JPH06333874A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06333874A
JPH06333874A JP12116093A JP12116093A JPH06333874A JP H06333874 A JPH06333874 A JP H06333874A JP 12116093 A JP12116093 A JP 12116093A JP 12116093 A JP12116093 A JP 12116093A JP H06333874 A JPH06333874 A JP H06333874A
Authority
JP
Japan
Prior art keywords
film
fine
semiconductor device
atmosphere
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12116093A
Other languages
English (en)
Inventor
Toshihiko Katsura
敏彦 桂
Takeshi Kubota
剛 久保田
Masayasu Abe
正泰 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12116093A priority Critical patent/JPH06333874A/ja
Publication of JPH06333874A publication Critical patent/JPH06333874A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】この発明は、微細ホ−ルの底部にボイドが生じ
ることを抑制することにより、微細ホ−ルにおける金属
膜のマイグレ−ション信頼性を向上させる。 【構成】シリコン基板31の表面上に熱酸化膜32を設け、
熱酸化膜32にコンタクトホ−ル32a を設け、コンタクト
ホ−ル32a の内および熱酸化膜32の上にバリアメタル33
を形成し、バリアメタル33の上に圧力が数mmTorr
の雰囲気でスパッタリング法によりAl合金膜34を形成
する。この際、Al合金膜34をコンタクトホ−ル32a の
上でブリッジングさせる。次に、シリコン基板31を、図
示せぬレ−ザ・メルト装置におけるプロセス室に入れ、
このプロセス室内の圧力を0.8Torr以上の雰囲気
とし、前記Al合金膜34にレ−ザ光を照射し、前記Al
合金膜34をコンタクトホ−ル32a 内に埋め込む。従っ
て、微細ホ−ルの底部にボイドが生じることを抑制でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造方
法に係わり、特に多層配線技術におけるコンタクトホ−
ル又はビアホ−ルへのレ−ザ・メルト法による主配線材
料埋込みに使用されるものである。
【0002】
【従来の技術】図4及び図5は、従来の半導体装置の製
造方法、即ちレ−ザ・メルト法による微細ホ−ルへの主
配線材料埋込み方法を示す断面図である。シリコン基板
11の上には厚さが1.0μm程度の熱酸化膜12が形
成され、この熱酸化膜12には底部の径12bが0.7
μmの微細ホ−ル12aが設けられる。この微細ホ−ル
12aは、底部に対するホ−ル12a側壁の傾きの角度
が82°とされている。この微細ホ−ル12aの内およ
び熱酸化膜12の上には下層が例えば200オングスト
ロ−ム程度のTi膜、上層が例えば1000オングスト
ロ−ム程度のTiN膜からなるバリアメタル13がスパ
ッタリング法により形成される。この後、このバリアメ
タル13の上にはスパッタリング法により主配線材料、
即ち厚さが8000オングストロ−ム程度のAl−(1
%)Si−(0.5%)CuからなるAl合金膜14が
形成される。
【0003】次に、図5に示すように、前記シリコン基
板11は、図示せぬレ−ザ・メルト装置におけるレ−ザ
光を照射するプロセス室に入れられる。このプロセス室
内は真空排気され、加熱温度が例えば400℃程度とさ
れている。このプロセス室内において、前記シリコン基
板11上に形成されたAl合金膜14表面に、エネルギ
−密度が2.5J/cm2 のXeCl等のレ−ザ光が照
射される。これにより、前記Al合金膜14は、微細ホ
−ル12a内に流動、即ちリフロ−されることによって
埋め込まれる。
【0004】図6は、上記のレ−ザ・メルト法により微
細ホ−ル内に主配線材料が埋込まれた半導体装置を示す
断面図であり、図5と同一部分には同一符号を付し、異
なる部分について説明する。
【0005】熱酸化膜12には底部の径22bが0.6
μmの微細ホ−ル22aが設けられ、この微細ホ−ル2
2a内および熱酸化膜12の上にはバリアメタル13が
形成される。このバリアメタル13の上にはAl合金膜
14が形成され、このAl合金膜14表面にはレ−ザ光
が照射される。これにより、Al合金膜14は微細ホ−
ル22a内に埋め込まれる。この際、微細ホ−ル22a
の底部にはボイド15が生じる。
【0006】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、微細ホ−ルの底部の径が縮
小されるに伴い、微細ホ−ルの底部に微小なボイドが生
ずる。具体的には、図5に示すように、底部の径12b
が0.7μmである微細ホ−ル12a内にAl合金膜1
4を埋め込む場合にはボイドが発生しない。しかし、図
6に示すように、底部の径22bが0.6μmである微
細ホ−ル22a内にAl合金膜14を埋め込む場合には
ボイド15が発生する。すなわち、底部の径が0.7μ
m以上である微細ホ−ル内にAl合金膜を埋め込む場合
にはボイドが発生しないが、底部の径が0.6μm以下
である微細ホ−ル内にAl合金膜を埋め込む場合にはボ
イドが発生する。この結果、微細ホ−ルにおけるコンタ
クト抵抗値が増加し、微細ホ−ルにおけるAl合金膜の
マイグレ−ション信頼性が劣化する。
【0007】この発明は上記のような事情を考慮してな
されたものであり、その目的は、レ−ザ・メルト法によ
り微細ホ−ル内に金属膜を埋め込む際、微細ホ−ルの底
部にボイドが生じることを抑制することにより、微細ホ
−ルにおける金属膜のマイグレ−ション信頼性を向上さ
せた半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上に絶縁膜を設ける工程
と、前記絶縁膜に微細ホ−ルを設ける工程と、前記微細
ホ−ルの内および前記絶縁膜の上にバリアメタル及び主
配線材金属膜を設ける工程と、圧力が0.8Torr以
上の雰囲気で、前記主配線材金属膜にレ−ザ光を照射す
ることにより、前記主配線材金属膜によって前記微細ホ
−ル内を埋め込む工程とを具備することを特徴としてい
る。
【0009】また、半導体基板の上に絶縁膜を設ける工
程と、前記絶縁膜に微細ホ−ルを設ける工程と、圧力が
数mmTorrの雰囲気で、前記絶縁膜の上にバリアメ
タルを設けた後に、主配線材金属膜を前記微細ホ−ルの
上にブリッジングさせた状態で設ける工程と、圧力が
0.8Torr以上の雰囲気で、前記主配線材金属膜に
レ−ザ光を照射することにより、前記主配線材金属膜に
よって前記微細ホ−ル内を埋め込む工程とを具備するこ
とを特徴としている。また、前記主配線材金属膜は、A
l、Al合金、Au、AgまたはCuのうちのいずれか
であることを特徴としている。
【0010】
【作用】この発明は、半導体基板の上に絶縁膜を設け、
この絶縁膜に微細ホ−ルを設ける。次に、圧力が数mm
Torrの雰囲気で、前記絶縁膜の上にバリアメタルを
形成後、主配線材金属膜を前記微細ホ−ルの上にブリッ
ジングさせた状態で設けている。この際、前記微細ホ−
ル内にボイドが生じ、このボイド内の圧力も数mmTo
rrとなる。この後、圧力が0.8Torr以上の雰囲
気で、前記金属膜にレ−ザ光を照射する。これにより、
前記金属膜をリフロ−し、前記微細ホ−ル内を埋め込
む。この際、前記ボイド内と前記ボイド外の圧力差によ
り、このボイドは消滅する。したがって、微細ホ−ルの
底部にボイドが生じることを抑制することができる。こ
れにより、微細ホ−ルにおける金属膜のマイグレ−ショ
ン信頼性を向上させることができる。
【0011】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。図1は、この発明の実施例による半導
体装置の製造方法を示す断面図である。先ず、シリコン
基板31の表面上には厚さが1.0μm程度の熱酸化膜
32が設けられる。この熱酸化膜32には底部の径46
が0.4μmのコンタクトホ−ル32aがフォト・リソ
グラフィ技術とRIE(Reactive Ion Etching)により設
けられる。このコンタクトホ−ル32aは、底部に対す
るコンタクトホ−ル32a側壁の傾きの角度が82°と
されている。
【0012】この後、前記コンタクトホ−ル32aの内
および熱酸化膜32の上には下層が例えば200オング
ストロ−ム程度のTi膜、上層が例えば1000オング
ストロ−ム程度のTiN膜からなるバリアメタル33が
スパッタリング法により形成される。次に、このバリア
メタル33の上には圧力が数mmTorrの雰囲気でス
パッタリング法により主配線材料、即ち厚さが8000
オングストロ−ム程度のAl−(1%)Si−(0.5
%)CuからなるAl合金膜34が形成される。この
際、このAl合金膜34は、スパッタAl粒子をシリコ
ン基板31の表面に斜方入射させることにより、前記コ
ンタクトホ−ル32aの上でブリッジングされる。この
結果、前記コンタクトホ−ル32a内にはボイド35が
生じる。
【0013】次に、前記シリコン基板31は、図示せぬ
レ−ザ・メルト装置におけるプロセス室に入れられる。
このプロセス室内は圧力が1.0×10-4Pa程度まで
真空排気される。この後、温度が例えば400℃程度ま
でシリコン基板31が加熱され、前記プロセス室内にA
rガスが導入され、前記プロセス室内の圧力が0.8T
orr以上の雰囲気とされる。この後、前記Al合金膜
34にはレ−ザエネルギ−密度が2.7J/cm2 のX
eCl等のレ−ザ光が30nsec間、照射される。こ
れによって、前記Al合金膜34は、コンタクトホ−ル
32a内にリフロ−されることにより埋め込まれる。こ
の結果、前記ボイド35は消失する。
【0014】上記実施例によれば、バリアメタル33の
上に圧力が数mmTorrの雰囲気でAl合金膜34を
コンタクトホ−ル32aの上においてブリッジングさせ
た状態で形成している。このため、コンタクトホ−ル3
2aに生じたボイド35内の圧力も数mmTorrにな
る。この結果、レ−ザ・メルト装置におけるプロセス室
内において、圧力が0.8Torrの雰囲気でAl合金
膜34にレ−ザ光を照射することにより、前記ボイド3
5をAl合金膜34で埋めることができる。つまり、A
l合金膜34にレ−ザ光を照射してAl合金膜34をリ
フロ−させると、0.8Torr以上の圧力によりボイ
ド35を埋めることができる。したがって、レ−ザ・メ
ルト法によりコンタクトホ−ル32a内にAl合金膜3
4を埋め込む際、コンタクトホ−ル32aの底部にボイ
ドが生じることを抑制することができる。これにより、
コンタクトホ−ル21aにおけるAl合金膜34のマイ
グレ−ション信頼性を向上させることができる。
【0015】尚、上記実施例では、主配線材料としてA
l−(1%)Si−(0.5%)CuからなるAl合金
膜34を用いているが、主配線材料としてAl膜、Au
膜、Ag膜又はCu膜を用いることも可能である。
【0016】また、プロセス室内の雰囲気ガスにArを
用いているが、Heを用いることも可能である。また、
シリコン基板31の上に熱酸化膜32を設け、この熱酸
化膜32にコンタクトホ−ル32aを設け、このコンタ
クトホ−ル32a内に主配線材料を埋め込んでいるが、
シリコン基板31の上方に配線を設け、この配線の上に
絶縁膜を設け、この絶縁膜にビアホ−ルを設け、このビ
アホ−ル内に主配線材料を埋め込むことも可能である。
【0017】以下、この発明の製造方法により製造され
た半導体装置においてコンタクト抵抗値を測定した結果
を説明する。図2は、この発明の製造方法により製造さ
れたコンタクト・チェイン・パタ−ンを示す平面図であ
る。先ず、図示せぬシリコン基板には第1及び第2のP
+ 型の拡散層31a、31bが形成され、前記シリコン
基板の表面上には図示せぬ熱酸化膜が設けられる。この
熱酸化膜には前記第1及び第2のP+ 型の拡散層31
a、31bそれぞれの両端に位置し、底部の径が0.4
μmの第1乃至第4のコンタクトホ−ル32b〜32e
が設けられる。
【0018】この後、前記コンタクトホ−ル32b〜3
2eそれぞれの内および熱酸化膜の上には下層が例えば
200オングストロ−ム程度のTi膜、上層が例えば1
000オングストロ−ム程度のTiN膜からなる図示せ
ぬバリアメタルがスパッタリング法により形成される。
次に、このバリアメタルの上にはスパッタリング法によ
り厚さが8000オングストロ−ム程度のAl合金膜3
4が形成される。
【0019】次に、前記シリコン基板は、図示せぬレ−
ザ・メルト装置におけるプロセス室に入れられる。この
後、前記Al合金膜34にはレ−ザ光が照射される。こ
の後、前記Al合金膜34及びバリアメタルがパタ−ニ
ングされることにより、前記熱酸化膜の上には第1乃至
第3の配線36〜38が形成される。この第1の配線3
6は第1のコンタクトホ−ル32bにより第1のP+
の拡散層31aと電気的に接続される。前記第2の配線
37は第2及び第3のコンタクトホ−ル32c、32d
それぞれにより第1及び第2のP+ 型の拡散層31a、
31bと電気的に接続される。前記第3の配線38は第
4のコンタクトホ−ル32eにより第2のP+ 型の拡散
層31bと電気的に接続される。
【0020】上述したような構造はコンタクト・チェイ
ン・パタ−ンである。このような構成が複数連なり、コ
ンタクトホ−ルは1万個形成されている。このコンタク
ト・チェイン・パタ−ンの両端は第1、第2のパッド3
9、40に接続されている。
【0021】次に、上記の製造方法により製造された半
導体装置を第1のサンプルとして、この第1のサンプル
の1個当りのコンタクト抵抗値が測定される。すなわ
ち、前記第1及び第2のパッド39、40相互間の電気
抵抗値が測定され、この電気抵抗値から1個当りのコン
タクトホ−ルにおけるコンタクト抵抗値が計算される。
【0022】図3は、上記半導体装置の製造方法におけ
るレ−ザ光を照射するプロセス室内のAr雰囲気圧力と
半導体装置におけるコンタクトホ−ルの1個当りのコン
タクト抵抗値との関係を示すものである。41は、前記
第1のサンプルの抵抗値を示すものであり、前記レ−ザ
・メルト装置におけるプロセス室内のAr雰囲気の圧力
を0.4Torrとして製造されたものである。42
は、上記の製造方法において、プロセス室内のAr雰囲
気の圧力を0.6Torrとして製造された半導体装置
である第2のサンプルの抵抗値を示すものである。43
は、前記プロセス室内のAr雰囲気の圧力を0.8To
rrとして製造された半導体装置である第3のサンプル
の抵抗値を示すものである。44は、前記プロセス室内
のAr雰囲気圧力を1.0Torrとして製造された半
導体装置である第4のサンプルの抵抗値を示すものであ
る。45は、前記プロセス室内のAr雰囲気圧力を1.
2Torrとして製造された半導体装置である第5のサ
ンプルの抵抗値を示すものである。
【0023】この図から、前記プロセス室内のAr雰囲
気の圧力を0.8Torr以上として製造した半導体装
置における1個当りのコンタクトホ−ルのコンタクト抵
抗値は400Ω程度となることがわかる。これは、圧力
が0.8Torr以上の雰囲気でAl合金膜にレ−ザ光
を照射すれば、コンタクトホ−ルの底部におけるボイド
の発生が抑制されるからであると考えられる。したがっ
て、前記プロセス室内のAr雰囲気の圧力を0.8To
rr以上とすれば、前記ボイドの発生が抑制され、コン
タクト抵抗値が低下することが確認できた。
【0024】
【発明の効果】以上説明したようにこの発明によれば、
レ−ザ・メルト法によって圧力が0.8Torr以上の
雰囲気で、バリアメタル上の金属膜にレ−ザ光を照射す
ることにより、前記金属膜によって微細ホ−ル内を埋め
込んでいる。したがって、微細ホ−ルの底部にボイドが
生じることを抑制することができる。これにより、微細
ホ−ルにおける金属膜のマイグレ−ション信頼性を向上
させることができる。
【図面の簡単な説明】
【図1】この発明の実施例による半導体装置の製造方法
を示す断面図。
【図2】この発明の製造方法により製造された半導体装
置、即ちコンタクト・チェイン・パタ−ンを示す平面
図。
【図3】この発明の半導体装置の製造方法におけるレ−
ザ光を照射するプロセス室内のAr雰囲気圧力と半導体
装置におけるコンタクトホ−ルの1個当りのコンタクト
抵抗値との関係を示す図。
【図4】従来の半導体装置の製造方法、即ちレ−ザ・メ
ルト法による微細ホ−ルへの主配線材料埋込み方法を示
す断面図。
【図5】従来の半導体装置の製造方法を示すものであ
り、図4の次の工程を示す断面図。
【図6】従来の半導体装置の製造方法により微細ホ−ル
内に主配線材料が埋込まれた半導体装置を示すものであ
り、従来の半導体装置の製造方法の問題点を示す断面
図。
【符号の説明】
31…シリコン基板、31a …第1のP+ 型の拡散層、31b
…第2のP+ 型の拡散層、32…熱酸化膜、32a …コンタ
クトホ−ル、32b …第1のコンタクトホ−ル、32c …第
2のコンタクトホ−ル、32d …第3のコンタクトホ−
ル、32e …第4のコンタクトホ−ル、33…バリアメタ
ル、34…Al合金膜、35…ボイド、36…第1の配線、37
…第2の配線、38…第3の配線、39…第1のパッド、40
…第2のパッド、41…第1のサンプルの抵抗値、42…第
2のサンプルの抵抗値、43…第3のサンプルの抵抗値、
44…第4のサンプルの抵抗値、45…第5のサンプルの抵
抗値、46…底部の径

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に絶縁膜を設ける工程
    と、 前記絶縁膜に微細ホ−ルを設ける工程と、 前記微細ホ−ルの内および前記絶縁膜の上にバリアメタ
    ル及び主配線材金属膜を設ける工程と、 圧力が0.8Torr以上の雰囲気で、前記主配線材金
    属膜にレ−ザ光を照射することにより、前記主配線材金
    属膜によって前記微細ホ−ル内を埋め込む工程と、 を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体基板の上に絶縁膜を設ける工程
    と、 前記絶縁膜に微細ホ−ルを設ける工程と、 圧力が数mmTorrの雰囲気で、前記絶縁膜の上にバ
    リアメタル及び主配線材金属膜を前記微細ホ−ルの上に
    ブリッジングさせた状態で設ける工程と、 圧力が0.8Torr以上の雰囲気で、前記主配線材金
    属膜にレ−ザ光を照射することにより、前記主配線材金
    属膜によって前記微細ホ−ル内を埋め込む工程と、 を具備することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記主配線材金属膜は、Al、Al合
    金、Au、AgまたはCuのうちのいずれかであること
    を特徴とする請求項1または2記載の半導体装置の製造
    方法。
JP12116093A 1993-05-24 1993-05-24 半導体装置の製造方法 Pending JPH06333874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12116093A JPH06333874A (ja) 1993-05-24 1993-05-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12116093A JPH06333874A (ja) 1993-05-24 1993-05-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06333874A true JPH06333874A (ja) 1994-12-02

Family

ID=14804336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12116093A Pending JPH06333874A (ja) 1993-05-24 1993-05-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06333874A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002175A (en) * 1995-10-05 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved connection hole for embedding an electrically conductive layer portion
KR100357192B1 (ko) * 2000-12-08 2002-10-19 주식회사 하이닉스반도체 메탈 배선 형성 방법
KR100389927B1 (ko) * 2001-06-07 2003-07-04 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
KR100423065B1 (ko) * 1996-12-28 2004-06-10 주식회사 하이닉스반도체 반도체소자의키-홀발생방지방법
KR100473161B1 (ko) * 1997-12-31 2005-06-22 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002175A (en) * 1995-10-05 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved connection hole for embedding an electrically conductive layer portion
KR100423065B1 (ko) * 1996-12-28 2004-06-10 주식회사 하이닉스반도체 반도체소자의키-홀발생방지방법
KR100473161B1 (ko) * 1997-12-31 2005-06-22 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100357192B1 (ko) * 2000-12-08 2002-10-19 주식회사 하이닉스반도체 메탈 배선 형성 방법
KR100389927B1 (ko) * 2001-06-07 2003-07-04 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US5932289A (en) Method for filling substrate recesses using pressure and heat treatment
JPH05190549A (ja) 半導体装置およびその製造方法
JPH05304149A (ja) 半導体装置の製造方法
JP2000021813A (ja) 半導体装置の製造方法
JPH06333874A (ja) 半導体装置の製造方法
US6376369B1 (en) Robust pressure aluminum fill process
JPS60227446A (ja) 半導体装置の製造方法
JPH0228253B2 (ja)
JPH05206301A (ja) 金属の埋め込み構造およびその製造方法
JP2560626B2 (ja) 半導体装置の製造方法
JPH10242274A (ja) 多層配線基板の製造方法
JPH06314690A (ja) 半導体装置及びその製造方法
JPH10125678A (ja) 半導体装置
JP2694950B2 (ja) 高融点金属膜の形成方法
JPH05275369A (ja) 半導体装置の製造方法
JPS60173857A (ja) 半導体装置の製造方法
JP2924106B2 (ja) アルミニウム電極配線を備えた半導体装置の製造方法
JPH0714839A (ja) 半導体装置の製造方法およびその製造装置
JP3315252B2 (ja) 半導体装置の製造方法
JPH04298029A (ja) 半導体装置の製造方法
JP2790156B2 (ja) 半導体装置の製造方法
JPH07245345A (ja) 配線形成法
JPH06151607A (ja) 半導体装置及びその製造方法
JPH1140516A (ja) 半導体装置の製造方法
JPH0613469A (ja) 半導体装置の製造方法