JPH0714839A - 半導体装置の製造方法およびその製造装置 - Google Patents

半導体装置の製造方法およびその製造装置

Info

Publication number
JPH0714839A
JPH0714839A JP14732793A JP14732793A JPH0714839A JP H0714839 A JPH0714839 A JP H0714839A JP 14732793 A JP14732793 A JP 14732793A JP 14732793 A JP14732793 A JP 14732793A JP H0714839 A JPH0714839 A JP H0714839A
Authority
JP
Japan
Prior art keywords
substrate
alloy
film
depositing
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14732793A
Other languages
English (en)
Inventor
Minoru Fujii
稔 藤井
Mikio Nishio
幹夫 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14732793A priority Critical patent/JPH0714839A/ja
Publication of JPH0714839A publication Critical patent/JPH0714839A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 本発明は、高アスペクト比の開孔部を完全に
埋め込んだAlまたはAl合金の形成方法を提供する。 【構成】 シリコン基板11の表面にシリコン酸化膜1
2を堆積し、これにコンタクトホール13を形成する工
程と、シリコン酸化膜12表面とコンタクトホール13
の底面及び側面にTi合金膜14を均一に堆積する工程
と、シリコン基板11上にAl合金15を堆積する工程
と、シリコン基板11を加熱すると同時にシリコン基板
11に超音波振動を印加することによりTi合金膜14
とAl合金15の濡れを促進し、Al合金15をコンタ
クトホール13の底部まで流し込む事を特徴とする半導
体装置の製造方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板上の絶縁膜
に形成した開口部に、アルミニウムまたはアルミニウム
合金薄膜を充填する方法及び装置に関するものである。
【0002】
【従来の技術】近年、LSIの高速化、大規模化が進む
につれ、多層配線の役割が重要になっている。高集積化
に伴い、素子の寸法は微細化し、その内部配線プロセス
に於いては、アセペクト比の高いコンタクトホール、ス
ルーホールの配線材料による接続が重要な課題になって
いる。しかしながら、従来のスパッタ法によるAlまた
はAl合金の成膜では、いわゆるシャドーイング効果の
ため、孔内でAlのカバレッジが悪くなり、エレクトロ
マイグレーションやストレスマイグレーションによる断
線不良を発生しやすい。このため、この接続孔を配線材
で埋め込むプロセス技術の向上が必要不可欠になってき
ている。
【0003】接続孔埋め込み技術の一つとしてAlまた
はAl合金のスパッタ+リフローが検討されている。図
4に、C.S.Parkら、Proceeding o
fVMIC Conferance (1991)32
6に記載されているリフローによるAl埋め込みのプロ
セスを示す。まず、図4(a)に示すように、例えばシ
リコン基板11上にシリコン酸化膜12を1.5μm程度堆
積し、直径0.6μm程度の開孔13をフォトリソグラフィ
ー及び反応性イオンエッチングにより形成する。次に、
図4(b)に示すように、バリアメタル及び濡れ層とし
て、Ti/TiN/Tiをそれぞれ100nm/100
nm/30nm程度スパッタリング法で堆積する(Ti
合金膜14)。次にAl合金15をスパッタリングによ
り、0.8μm程度堆積する(図4(c))。この状態で
は、開口内部のAl合金の被覆率は非常に悪く、ボイド
16が形成される場合もある。最後に、500℃程度で
熱処理を行うことにより開口部にAlまたはAl合金を
流し込み、図4(d)に示すようにAl配線を形成す
る。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、AlまたはAl合金の埋め込み特性は開孔
部の形状に非常に敏感であり、開孔部の微小な凹凸、側
壁角度のばらつきが強く影響する。このため、アスペク
ト比の大きい開孔の場合、開孔中にボイド(図4(d)
16)が発生する可能性があり、例えば6インチ基板全
面の全ての開孔部を完全に埋め込むのは非常に難しい。
【0005】そこで本発明は上記問題点に鑑み、開孔部
にAlまたはAl合金を埋め込み配線層を形成するに際
して、開孔部の微小な形状に影響されず、すべての開孔
部を完全に埋め込み、より平坦な配線層を形成する方法
と装置を提供することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、基板表面に絶縁膜を堆積し前記絶縁膜に
開口部を形成する工程と、前記絶縁膜表面と前記開口部
の底面及び側面にAlまたはAlを主成分とする合金に
対して濡れのよい物質の薄膜(濡れ層)を均一に堆積す
る工程と、前記基板上に前記AlまたはAlを主成分と
する合金を堆積する工程と、前記基板を加熱すると同時
に前記基板に超音波を印加することにより前記Alまた
はAlを主成分とする合金を開口部の底部まで流し込む
工程を備えるものである。叉、基板加熱装置の基板保持
部に超音波振動子が取り付けられ、基板保持部に超音波
振動を印加する機構を備えたことを特徴とする半導体装
置の製造装置を提供するものである。
【0007】
【作用】本発明において、上記した構成によってAlま
たはAl合金を堆積した基板の加熱中に超音波振動を加
えることにより、開口部をAlまたはAl合金で完全に
埋め込み、信頼性の高い配線コンタクトを形成する。
【0008】
【実施例】以下本発明の実施例の半導体装置の製造方法
と製造装置について、図面を参照しながら説明する。
【0009】図1は本発明の実施例における半導体装置
の製造方法を説明するための工程を示す半導体装置の断
面図である。図1において、11はシリコン基板であ
り、12はシリコン基板11上に形成されたシリコン酸
化膜であり、13はコンタクトホールであり、14はT
iN/Ti/TiNよりなるチタン合金膜である、15
はAl合金膜である。
【0010】まず、図1(a)に示すように、例えばシ
リコン基板11上にシリコン酸化膜12を1.5μm程度堆
積し、直径0.5μm程度の開孔13をフォトリソグラ
フィー及び反応性イオンエッチングにより形成する。次
に、図1(b)に示すように、上層に形成するAl合金
膜の濡れを良くし、Al合金のコンタクトホールへの流
動性を向上させるため、TiとTiNとTiの3層構造
からなるTi合金膜14をスパッタリング法またはCV
D法によりそれぞれ100nm/100nm/30nm
程度堆積する。次にAl合金膜15をスパッタリングに
より、0.8μm程度堆積する(図1(c))。この状態
では、開口部のAl合金膜の被覆率は非常に悪く、ボイ
ド16が形成される場合もある。
【0011】次に図1(d)に示すように、基板11を
500℃に加熱した状態で15kHz〜40kHz程度
の超音波振動を印加することにより、Al合金膜15を
流動させ、コンタクトホール内部に完全にAl合金が入
り込み、ボイドのないコンタクトホール埋め込みを行
う。
【0012】図2は、上記基板を加熱した状態で基板に
超音波振動を印加するための装置の断面図である。図2
において、チャンバー21には排気系とガス導入系がつ
ながれており、チャンバー内は各種のガス雰囲気を保つ
ことができる。基板支持台23は内蔵されている加熱ヒ
ーター24により600℃まで昇温可能であり、基板2
5も600℃まで昇温可能である。基板支持台23上面
には超音波発生用圧電素子26が備え付けられ、高周波
電力の印加により基板支持台23に15〜40kHz程
度の超音波振動を印加し、その上に載置された基板にこ
れをつたえる。これにより、基板25上に堆積された膜
に間接的に超音波振動を印加し、超音波振動印加状態で
熱処理を行う。
【0013】図3は上記装置と同じく、基板を加熱した
状態で基板に超音波振動を印加するための装置の断面図
である。図2の装置との違いは、基板の加熱に加熱ラン
プを用いる点である。加熱ランプ29を用いて基板を加
熱することにより冷却が容易になり、基板25の急熱急
冷ができるため、基板の加熱を必要最小限にとどめ、シ
リコン基板への熱的ダメージ、例えばAl合金とSi基板の
反応を抑制することができる。
【0014】本実施例において、Al合金スパッタリン
グ装置から、上記熱処理装置にウエハーを移動するにあ
たって、基板を大気暴露すると、濡れ層のTi合金膜表
面が酸化し、Al合金との濡れ性が著しく低下すると共
に、Al合金膜表面が酸化し、Al合金の流動性が著し
く低下しコンタクトホールを十分埋め込めない場合があ
った。このため本実施例では、Ti合金膜の活性を維持
し、Al合金膜表面の酸化を防止するために、スパッタ
リングチャンバーと熱処理チャンバーの両者を備え、両
チャンバー間のウエハーの移送を真空状態で行える装置
を用い、基板を大気に暴露することなくスパッタリング
チャンバーから熱処理チャンバーに移動し、超音波印加
状態で熱処理をおこなった。その結果アスペクト比3の
コンタクトホールを完全に埋め込むことができた。
【0015】以上、本実施例の半導体装置の製造方法お
よび製造装置により、高アスペクト比の開孔部を有する
大面積基板において、均一で開孔部を完全に埋め込ん
だ、低抵抗で信頼性の高い配線を低コストで形成でき
る。
【0016】なお本実施例において配線材料としてAl
合金を用いたが、これはCuまたはAgでも全く同様で
あり、コンタクトホールに埋め込むことができる。
【0017】また、本実施例において、Al合金と基板
の濡れ性を向上させるため、Ti/TiN/Tiの3層
からなる合金をスパッタリンク法またはCVD法により
形成したが、これは、Al合金と濡れのよい材質なら
ば、例えば、W、TiN、TiWや、他の合金やシリサ
イド等を用いてもよい。
【0018】
【発明の効果】以上のように本発明は、凸凹パタ−ンを
形成した基板上に堆積したAlまたはAl合金を、基板
に超音波振動を印加した状態で熱処理することにより、
高アスペクト比を持つコンタクトホール内にAlまたは
Al合金を完全に埋め込み、低抵抗かつ長寿命の配線コ
ンタクトを形成できる。
【図面の簡単な説明】
【図1】本発明の実施例における配線工程を説明するた
めの半導体装置の断面図
【図2】本発明の実施例における半導体装置の製造装置
の断面図
【図3】本発明の実施例における半導体装置の製造装置
の断面図
【図4】従来方法を用いた半導体製造方法を説明するた
めの配線形成工程の概略断面図
【符号の説明】
11 シリコン基板 12 シリコン酸化膜 13 コンタクトホール 14 Ti合金濡れ層 15 Al合金

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板表面に絶縁膜を堆積し前記絶縁膜に開
    口部を形成する工程と、前記絶縁膜表面と前記開口部の
    底面及び側面にアルミニウム(Al)またはアルミニウ
    ム(Al)を主成分とする合金に対して濡れのよい物質
    の薄膜(濡れ層)を均一に堆積する工程と、前記基板上
    に前記AlまたはAlを主成分とする合金を堆積する工
    程と、前記基板を加熱すると同時に前記基板に超音波を
    印加することにより前記濡れ層と前記AlまたはAlを
    主成分とする合金の濡れを促進し、前記AlまたはAl
    を主成分とする合金を開口部の底部まで流し込む工程と
    を備えた半導体装置の製造方法。
  2. 【請求項2】AlまたはAlを主成分とする合金を堆積
    する装置と、基板の加熱及び超音波印加を行う装置の間
    の移動を真空中で行う事により、前記AlまたはAlを
    主成分とする合金の流動性を向上させることを特徴とす
    る請求項1記載の半導体装置の製造方法。
  3. 【請求項3】真空またはガス中で基板を加熱する装置に
    おいて、基板保持装置に超音波振動発振機構を備えるこ
    とにより、基板に超音波を印加することを特徴とする半
    導体装置の製造装置。
JP14732793A 1993-06-18 1993-06-18 半導体装置の製造方法およびその製造装置 Pending JPH0714839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14732793A JPH0714839A (ja) 1993-06-18 1993-06-18 半導体装置の製造方法およびその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14732793A JPH0714839A (ja) 1993-06-18 1993-06-18 半導体装置の製造方法およびその製造装置

Publications (1)

Publication Number Publication Date
JPH0714839A true JPH0714839A (ja) 1995-01-17

Family

ID=15427680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14732793A Pending JPH0714839A (ja) 1993-06-18 1993-06-18 半導体装置の製造方法およびその製造装置

Country Status (1)

Country Link
JP (1) JPH0714839A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204004A (ja) * 1995-01-25 1996-08-09 Hiroshima Nippon Denki Kk 半導体装置の製造方法
EP0779099A2 (en) * 1995-12-12 1997-06-18 Applied Materials, Inc. Ultrasonic wave assisted contact hole filling
JP2008153303A (ja) * 2006-12-14 2008-07-03 Napura:Kk 回路基板、電子デバイス及びその製造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204004A (ja) * 1995-01-25 1996-08-09 Hiroshima Nippon Denki Kk 半導体装置の製造方法
EP0779099A2 (en) * 1995-12-12 1997-06-18 Applied Materials, Inc. Ultrasonic wave assisted contact hole filling
EP0779099A3 (en) * 1995-12-12 1997-09-03 Applied Materials Inc Contact hole filling supported by ultrasonic waves
JP2008153303A (ja) * 2006-12-14 2008-07-03 Napura:Kk 回路基板、電子デバイス及びその製造
JP4570051B2 (ja) * 2006-12-14 2010-10-27 有限会社ナプラ 回路基板、電子デバイス及びその製造

Similar Documents

Publication Publication Date Title
JP4169950B2 (ja) 半導体装置の製造方法
JP2718842B2 (ja) 半導体集積回路用配線金属膜の製造方法
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
JPH0714839A (ja) 半導体装置の製造方法およびその製造装置
KR100256523B1 (ko) 배선층의 형성방법
JPH05206301A (ja) 金属の埋め込み構造およびその製造方法
JPH1074710A (ja) 半導体装置の製造方法及びスパッタ装置
JPH10233444A (ja) 半導体装置の製造方法
JPH08181047A (ja) 開口部埋没装置およびこれを利用した半導体素子 製造方法
JPH06333874A (ja) 半導体装置の製造方法
KR950000108B1 (ko) 다층 금속 배선방법
JP3547027B2 (ja) 銅配線製造方法
JP2001135722A (ja) 半導体装置の製造方法およびスパッタリング装置
JP2765625B2 (ja) 半導体装置の製造方法とスルーホールのTi膜の腐食防止方法
JP3518110B2 (ja) 多層配線形成方法
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
JP3237294B2 (ja) 半導体装置の製造方法
JPH06310605A (ja) 半導体装置およびその製造方法および半導体製造装置
JPH04348548A (ja) 半導体装置及びその製造方法
JPH09306987A (ja) 半導体装置の製造方法
JPH11274106A (ja) 枚葉式cvd装置および枚葉式cvd方法
JPH0936112A (ja) Al配線の形成方法
JPH07130851A (ja) 配線形成方法
JPH04291763A (ja) 半導体装置およびその製造方法
JPH03283622A (ja) 半導体装置の多層配線構造