JPH03283622A - 半導体装置の多層配線構造 - Google Patents
半導体装置の多層配線構造Info
- Publication number
- JPH03283622A JPH03283622A JP8421790A JP8421790A JPH03283622A JP H03283622 A JPH03283622 A JP H03283622A JP 8421790 A JP8421790 A JP 8421790A JP 8421790 A JP8421790 A JP 8421790A JP H03283622 A JPH03283622 A JP H03283622A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- upper layer
- layer wiring
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 239000010410 layer Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 3
- 239000002365 multiple layer Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の多層配線構造に関し、特に、層間
絶縁膜の平坦化に関する。
絶縁膜の平坦化に関する。
多層配線構造において、下層配線パターンにより生ずる
層間絶縁膜の凹凸をなくすための平坦化技術が、高集積
化のため各種開発されている。
層間絶縁膜の凹凸をなくすための平坦化技術が、高集積
化のため各種開発されている。
本発明は、各種の方法のうちで広く用いられている、塗
布膜コートによる平坦化技術による多層配線構造を対象
とする。この方法による構造は、第５図に示すように、
下層配線１５のパターン上に、プラズマＣＶＤ法等によ
るＣＶＤシリコン酸化膜１３を形成してから塗布膜１４
をスピンコードして、平坦化した層間絶縁膜を形成し、
その上に上層配線１６を配置している。
布膜コートによる平坦化技術による多層配線構造を対象
とする。この方法による構造は、第５図に示すように、
下層配線１５のパターン上に、プラズマＣＶＤ法等によ
るＣＶＤシリコン酸化膜１３を形成してから塗布膜１４
をスピンコードして、平坦化した層間絶縁膜を形成し、
その上に上層配線１６を配置している。
上記の平坦化技術による塗布膜は、ＣＶＤ法またはスパ
ッタ法による成膜に比較して、膜構造が緻密でないため
、これらの膜より機械的応力が弱い、そのため、ポンデ
ィング時もしくはその後の熱処理のとき、第５図に示す
ように。
ッタ法による成膜に比較して、膜構造が緻密でないため
、これらの膜より機械的応力が弱い、そのため、ポンデ
ィング時もしくはその後の熱処理のとき、第５図に示す
ように。
（ａ）の部分で剥がれてしまうという欠点があった・
本発明の目的は、上記の欠点を除去し、特に応力のかか
る部分の機械的強度の改良をはかつた多層配線構造を提
供することにある。
る部分の機械的強度の改良をはかつた多層配線構造を提
供することにある。
本発明の多層配線構造は、上層配線のボンディングパッ
ドなどの外力の加わる特定部分の層間絶縁膜はＣＶＤ法
またはスパッタ法により形成された一層もしくは複数層
の絶縁膜であって、前記特定部分以外の層間絶縁膜は配
線の平坦化技術による有機質もしくは無機質の塗布膜を
含むような構造としている。
ドなどの外力の加わる特定部分の層間絶縁膜はＣＶＤ法
またはスパッタ法により形成された一層もしくは複数層
の絶縁膜であって、前記特定部分以外の層間絶縁膜は配
線の平坦化技術による有機質もしくは無機質の塗布膜を
含むような構造としている。
上層配線のうちのボンディングパッド等の外力の加わる
特定部分の下方の層間絶縁膜中には、塗布膜が存在しな
いので、機械的強度が大きく、剥がれるような事故は生
じない、その他の部分は、塗布膜の存在により充分平坦
化されている。
特定部分の下方の層間絶縁膜中には、塗布膜が存在しな
いので、機械的強度が大きく、剥がれるような事故は生
じない、その他の部分は、塗布膜の存在により充分平坦
化されている。
以下、ｒＥＪ面を参照して１本発明の実施例につき説明
する。第１図は第１実施例の断面図である。シリコン基
板ｌの上に形成したシリコン酸化膜２上に下層配線５の
パターンが形成され。
する。第１図は第１実施例の断面図である。シリコン基
板ｌの上に形成したシリコン酸化膜２上に下層配線５の
パターンが形成され。
その上にプラズマＣＶＤによるシリコン酸化膜３と塗１
ｒＪ３１１４による平坦化された層間絶縁膜１０が形成
されている。半導体基板上の大部分は上記層間絶縁膜１
０におおわれ、その上に上層配線６がなされて、多層配
線構造になっている。しかし５図に示すように上層配線
６の特定部６Ａは、塗布膜４ではなく、シリコン酸化膜
３上に配置されている。
ｒＪ３１１４による平坦化された層間絶縁膜１０が形成
されている。半導体基板上の大部分は上記層間絶縁膜１
０におおわれ、その上に上層配線６がなされて、多層配
線構造になっている。しかし５図に示すように上層配線
６の特定部６Ａは、塗布膜４ではなく、シリコン酸化膜
３上に配置されている。
上記の多層配線構造の形成工程につき説明する。第２図
に示すように、下層配線５のパターン形成後、プラズマ
ＣｖＤによるシリコン酸化膜３を １．０μｍ成長させ
１次に平坦化のために有ｍ塗布Ｍ４をスピンコードする
。このとき平坦部の膜厚は０．３μｍ程度になるように
、塗布液滴下量および回転数を調節する。モして、１０
０℃〜３００℃の熱処理および０２プラズマ処理で水分
、有機の溶媒成分を除去するガス出しを行なう。
に示すように、下層配線５のパターン形成後、プラズマ
ＣｖＤによるシリコン酸化膜３を １．０μｍ成長させ
１次に平坦化のために有ｍ塗布Ｍ４をスピンコードする
。このとき平坦部の膜厚は０．３μｍ程度になるように
、塗布液滴下量および回転数を調節する。モして、１０
０℃〜３００℃の熱処理および０２プラズマ処理で水分
、有機の溶媒成分を除去するガス出しを行なう。
次に、第３図に示すように、全面にホトレジスト７を被
着後、ホトリソグラフィ技術を用い、ボンディングパッ
ドとなる部分のホトレジストを開口する。この開口部８
の塗布膜４を反応性イオンエツチングで除去する。これ
により、第１図の上層配線６Ａの下方に相当する部分に
は塗布膜が存在しないことになり、シリコン酸化膜３に
直接に上層配線６Ａを施すことができ、第１図の構造に
なる。
着後、ホトリソグラフィ技術を用い、ボンディングパッ
ドとなる部分のホトレジストを開口する。この開口部８
の塗布膜４を反応性イオンエツチングで除去する。これ
により、第１図の上層配線６Ａの下方に相当する部分に
は塗布膜が存在しないことになり、シリコン酸化膜３に
直接に上層配線６Ａを施すことができ、第１図の構造に
なる。
以上説明した第１実施例では、組立時に４５０°以上の
高温を加えると、塗布膜と上層配線（第１図の上層配線
６）とが接触しているので、両者の熱膨張率の差により
、塗布膜にクラックが生ずることがある。そこで、第２
実施例では、第１実施例の塗布膜の一部を除去する工程
（第３図）までは同一に行ない、次に、第４図に示すよ
うに、全面に第２のプラズマＣＶＤによるシリコン酸化
膜９を ０．５ｐｍ形成してから、上層配線６．６Ａを
行なう、このとき、ボンディングパッド部にあたる上層
配線６Ａの下方には、塗布膜は存在しないことは第１実
施例と同様であり、一方上層配線６は塗布膜４とは、直
接接触しないので膨張率の差によるクラックは生じない
。
高温を加えると、塗布膜と上層配線（第１図の上層配線
６）とが接触しているので、両者の熱膨張率の差により
、塗布膜にクラックが生ずることがある。そこで、第２
実施例では、第１実施例の塗布膜の一部を除去する工程
（第３図）までは同一に行ない、次に、第４図に示すよ
うに、全面に第２のプラズマＣＶＤによるシリコン酸化
膜９を ０．５ｐｍ形成してから、上層配線６．６Ａを
行なう、このとき、ボンディングパッド部にあたる上層
配線６Ａの下方には、塗布膜は存在しないことは第１実
施例と同様であり、一方上層配線６は塗布膜４とは、直
接接触しないので膨張率の差によるクラックは生じない
。
なお、実施例では絶縁膜としてプラズマｃｖＤによるシ
リコン酸化膜について述べたが、シリコン酸化膜に限ら
ず、シリコン窒化膜その他ＣＶＤ法もしくはスパッタ法
で形成される緻密な構造の絶縁膜であればよい。
リコン酸化膜について述べたが、シリコン酸化膜に限ら
ず、シリコン窒化膜その他ＣＶＤ法もしくはスパッタ法
で形成される緻密な構造の絶縁膜であればよい。
以上、説明したように、本発明によれば多層配線構造と
して有機質または無ａｊｊの塗布膜による平坦化技術に
よって、ボンディングパッド部のように外力が印加され
る配線部分以外は。
して有機質または無ａｊｊの塗布膜による平坦化技術に
よって、ボンディングパッド部のように外力が印加され
る配線部分以外は。
表面に凹凸がなくなり、上層配線に配線不良が生じない
ばかりでなく、外力の印加される配線部分にクラックが
生じ、剥がれるという欠点を完全に除去しうる効果があ
る。
ばかりでなく、外力の印加される配線部分にクラックが
生じ、剥がれるという欠点を完全に除去しうる効果があ
る。
第１図は本発明の第１実施例の断面図、第２図、第３図
は、第１図の構造を形成する工程の断面図、第４図は第
２実施例の断面図。 は従来例の断面図である。 ３・・・（プラズマＣＶＤによる） シリコン酸化膜。 ４・・・塗布膜、 ５・・・下層配線、 ６．６Ａ・・・上層配線、 ９・・・（プラズマＣＶＤによる） シリコン酸化膜。 １０・・・層間絶縁膜。 第５図
は、第１図の構造を形成する工程の断面図、第４図は第
２実施例の断面図。 は従来例の断面図である。 ３・・・（プラズマＣＶＤによる） シリコン酸化膜。 ４・・・塗布膜、 ５・・・下層配線、 ６．６Ａ・・・上層配線、 ９・・・（プラズマＣＶＤによる） シリコン酸化膜。 １０・・・層間絶縁膜。 第５図
Claims (1)
- 半導体装置の多層配線構造において、上層配線のボン
ディングパッドなどの外力の加わる特定部分の層間絶縁
膜はＣＶＤ法またはスパッタ法により形成された一層も
しくは複数層の絶縁膜であって、前記特定部分以外の層
間絶縁膜は配線の平坦化技術による有機質もしくは無機
質の塗布膜を含むものであることを特徴とする多層配線
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8421790A JPH03283622A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8421790A JPH03283622A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283622A true JPH03283622A (ja) | 1991-12-13 |
Family
ID=13824315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8421790A Pending JPH03283622A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置の多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650002B1 (en) | 1997-04-24 | 2003-11-18 | Sharp Kabushiki Kaishi | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film |
-
1990
- 1990-03-30 JP JP8421790A patent/JPH03283622A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650002B1 (en) | 1997-04-24 | 2003-11-18 | Sharp Kabushiki Kaishi | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film |
| US6864562B1 (en) | 1997-04-24 | 2005-03-08 | Sharp Kabushiki Kaisha | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPH03283622A (ja) | 半導体装置の多層配線構造 | |
| JPH03246937A (ja) | 半導体装置の製造方法 | |
| JPH0327551A (ja) | 半導体装置の配線構造 | |
| JPH03234041A (ja) | 半導体装置の製造方法 | |
| JPS6255703B2 (ja) | ||
| JPH02142162A (ja) | 半導体装置およびその製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH07115132A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JP3718261B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0193147A (ja) | 半導体装置の製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JPH0372657A (ja) | 表面平坦化成膜法 | |
| JPH0260128A (ja) | 半導体装置 | |
| JPH0362554A (ja) | 半導体装置及びその製造方法 | |
| JPH0493029A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH0337857B2 (ja) | ||
| JPS6322067B2 (ja) | ||
| JPH04326553A (ja) | 半導体装置の製造方法 |