JPS62277750A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS62277750A JPS62277750A JP12265786A JP12265786A JPS62277750A JP S62277750 A JPS62277750 A JP S62277750A JP 12265786 A JP12265786 A JP 12265786A JP 12265786 A JP12265786 A JP 12265786A JP S62277750 A JPS62277750 A JP S62277750A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- layer
- electrode wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 239000010408 film Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 21
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 239000005368 silicate glass Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000009774 resonance method Methods 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線の形成方法に関し、特に金属配線間
に低温成長絶縁膜を設けて形成される半導体集積回路の
多層配線の形成方法に関する。
に低温成長絶縁膜を設けて形成される半導体集積回路の
多層配線の形成方法に関する。
従来、金属配線としてはアルミニウムが、壕だ、配線間
の絶縁膜としては気相成長法によるシリコン酸化膜やプ
ラズマ窒化膜等が使用されてきた。
の絶縁膜としては気相成長法によるシリコン酸化膜やプ
ラズマ窒化膜等が使用されてきた。
上述した配線間の絶縁膜全形成する際アルミニウムに３
００°Ｃ〜４００℃の熱が加わり、そのためアルミニウ
ムの膨張によるアルミニウム表面の一部突出、いわゆる
ヒロックが発生する。このヒロックによって生ずる問題
点について第２図ケ診照して説明する。第２図ｆａ）〜
ｆｃ）は従来のアルミニウム多層配線の形成方法を説明
するための生簀工程順縦断面図である。
００°Ｃ〜４００℃の熱が加わり、そのためアルミニウ
ムの膨張によるアルミニウム表面の一部突出、いわゆる
ヒロックが発生する。このヒロックによって生ずる問題
点について第２図ケ診照して説明する。第２図ｆａ）〜
ｆｃ）は従来のアルミニウム多層配線の形成方法を説明
するための生簀工程順縦断面図である。
まず、第２図（ａ）に示すように、半導体基板１１の表
面に酸化膜１２を設け、その上に一層目アルミニウム電
極配線１３を形成する。
面に酸化膜１２を設け、その上に一層目アルミニウム電
極配線１３を形成する。
次に、第２図（ｂｌに示すように、アルミニウム電極配
線１３を有する半導体基板１１の全面にプラズマ窒化膜
１４を１．０μｍの厚さに被着する。その際、プラズマ
窒化層成長時に加わる熱によりアルミニウム電極配線１
３にヒロック１５が発生する。
線１３を有する半導体基板１１の全面にプラズマ窒化膜
１４を１．０μｍの厚さに被着する。その際、プラズマ
窒化層成長時に加わる熱によりアルミニウム電極配線１
３にヒロック１５が発生する。
次に、第２図ｔｃ＋に示すように、二層目アルミニウム
電極配線工６を形成する。
電極配線工６を形成する。
上述した従来のアルミニウム多層配線の形成方法は、一
層目アルミニウム電極配線１３にヒロック１５が発生し
、層間絶縁膜や配線の微細加工に悪影響を及ぼすだけで
はなく、ついにはヒロック１５を介して−、二層目アル
ミニウム電極配線１３及び１６が短絡してしまうという
信頼性上の問題点を有している。
層目アルミニウム電極配線１３にヒロック１５が発生し
、層間絶縁膜や配線の微細加工に悪影響を及ぼすだけで
はなく、ついにはヒロック１５を介して−、二層目アル
ミニウム電極配線１３及び１６が短絡してしまうという
信頼性上の問題点を有している。
不発明の多層配線の形成方法は、半導体基板上に設けら
れた第１の絶縁膜表面に纂１の配線を形成する工程と、
マイクロ波電子サイクロトロン共鳴プラズマを利用した
薄腺形成法を用いて前記第１の配線表面を覆い前記第１
の絶縁膜上に延びる第２の絶縁膜を形成する工程と、前
記第２の絶縁膜表面にケイ素化合物を主成分とする溶液
を塗布し焼成して第３の絶縁膜を形成する工程と、前記
第３の絶縁膜上に第２の配線を形成する工程を含むこと
を特徴とする。
れた第１の絶縁膜表面に纂１の配線を形成する工程と、
マイクロ波電子サイクロトロン共鳴プラズマを利用した
薄腺形成法を用いて前記第１の配線表面を覆い前記第１
の絶縁膜上に延びる第２の絶縁膜を形成する工程と、前
記第２の絶縁膜表面にケイ素化合物を主成分とする溶液
を塗布し焼成して第３の絶縁膜を形成する工程と、前記
第３の絶縁膜上に第２の配線を形成する工程を含むこと
を特徴とする。
次に、不発明拠ついて図面？参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するだ
めの工程順に示した縦断面図である。
めの工程順に示した縦断面図である。
まず、第１図（ａ）に示すように、半導体基板１の上に
酸化膜２を設け、その上に下層電極配線として一層目ア
ルミニウム電極配腺３をたとえば１．０μｍＯ厚さに形
成する。
酸化膜２を設け、その上に下層電極配線として一層目ア
ルミニウム電極配腺３をたとえば１．０μｍＯ厚さに形
成する。
次に、第１図（ｂ）に示すように、マイクロ波電子サイ
クロトロン共鳴法（以下ＥＣＲ法という。例えばＳｅｍ
１ｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ、 １９８５年１
月号７３ページ参照。）によりシリコン窒イビ膜７を０
、１μｍの厚さに被着する。このＥＣＲ法により形成さ
れる薄膜は、シリコン窒化膜に限らずシリコン酸化膜で
もよい。また膜厚としてはＯ，ＯＳ〜０．２μｍが最も
良い。
クロトロン共鳴法（以下ＥＣＲ法という。例えばＳｅｍ
１ｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ、 １９８５年１
月号７３ページ参照。）によりシリコン窒イビ膜７を０
、１μｍの厚さに被着する。このＥＣＲ法により形成さ
れる薄膜は、シリコン窒化膜に限らずシリコン酸化膜で
もよい。また膜厚としてはＯ，ＯＳ〜０．２μｍが最も
良い。
ここで、ＥＣＲ法により形成された薄膜は、室温で形成
できるため一層目アルミニウム′＃ＩＬ極配線表面にヒ
ロックは全く発生しない。
できるため一層目アルミニウム′＃ＩＬ極配線表面にヒ
ロックは全く発生しない。
次に、第１図（Ｃ）に示すように、シリコン窒化膜７の
上にケイ素化合物を主成分とするシリケートガラス膜（
Ｓｐｉｎ ｏｎ Ｇｌａｓｓ、 以下５ＯＧＪＩＩ）
８を塗布し焼成する。
上にケイ素化合物を主成分とするシリケートガラス膜（
Ｓｐｉｎ ｏｎ Ｇｌａｓｓ、 以下５ＯＧＪＩＩ）
８を塗布し焼成する。
次に、第１図（ｄ）に示すように、プラズマ窒化膜９を
０．５μｍの厚さに被着する。このプラズマ窒化膜９＃
−ｔＥｃＲ法によシ被着しても良く、またシリコン酸化
膜でも良い。膜厚は０．５μｍとしたが０．２〜０．８
μｍの間であれば良い。
０．５μｍの厚さに被着する。このプラズマ窒化膜９＃
−ｔＥｃＲ法によシ被着しても良く、またシリコン酸化
膜でも良い。膜厚は０．５μｍとしたが０．２〜０．８
μｍの間であれば良い。
さらに１絶縁膜７，８及び９に−、二層配線接続用の開
孔部（図示せず）を設けた後、第１図ｆｅ）に示すよう
に二層目アルミニウム電極配線６を形成する。
孔部（図示せず）を設けた後、第１図ｆｅ）に示すよう
に二層目アルミニウム電極配線６を形成する。
上述したＥＣＲ法で形成された薄膜は、低温で生成され
るにもかかわらず、緻密性に優れ昼゛品質なため、その
後の熱処理においても配線表面のヒロックの発生は完全
に抑えられる。
るにもかかわらず、緻密性に優れ昼゛品質なため、その
後の熱処理においても配線表面のヒロックの発生は完全
に抑えられる。
さらに、Ｔ２ＣＲ法によ）形成される薄膜は、段部の側
壁にはほとんど被着せずまたオーバーハングの形状にな
ることは無いので、ＳＯＧ膜を塗布し焼成する際、一層
目電極配線の配線間隔が狭い部分でもＳＯＧ膜が十分大
シ込みＳＯＧ膜表面はほぼ平坦化されるため、二層目ア
ルミニウム電極配線の膜厚を薄くでき微細多層配線を形
成し高集積化が可能となる。
壁にはほとんど被着せずまたオーバーハングの形状にな
ることは無いので、ＳＯＧ膜を塗布し焼成する際、一層
目電極配線の配線間隔が狭い部分でもＳＯＧ膜が十分大
シ込みＳＯＧ膜表面はほぼ平坦化されるため、二層目ア
ルミニウム電極配線の膜厚を薄くでき微細多層配線を形
成し高集積化が可能となる。
また、以上の実施例においては、を極配〜としてアルミ
ニウムを用いたＳ＋について説明したが、本発明はアル
ミニウムを主成分とする配線等のヒロックを生じやすい
配線に対して同様に適用できることはもちろんである。
ニウムを用いたＳ＋について説明したが、本発明はアル
ミニウムを主成分とする配線等のヒロックを生じやすい
配線に対して同様に適用できることはもちろんである。
〔発明の効果〕
以上説明したように本発明は、一層目電極配線形成後、
ＥＣＲ法によシ低温にて緻密で高品寅な第１の絶縁膜を
被着形成し、さらにこの第１の絶縁膜上にＳＯＧ膜を塗
布し焼成して膜表面の凹凸が少ない第２の絶縁膜を形成
することによシ、一層目電極配線表面のヒロックの発生
２抑えることができ、かつ、微細な−、二層電極配線を
有する多層配線を形成することができる。
ＥＣＲ法によシ低温にて緻密で高品寅な第１の絶縁膜を
被着形成し、さらにこの第１の絶縁膜上にＳＯＧ膜を塗
布し焼成して膜表面の凹凸が少ない第２の絶縁膜を形成
することによシ、一層目電極配線表面のヒロックの発生
２抑えることができ、かつ、微細な−、二層電極配線を
有する多層配線を形成することができる。
第１図（ａｌ〜（ｅ）は不発明の一実Ｐｌａ例を説明す
るための工程順に示した縦断面図、第２図（ａ）〜（Ｃ
１は従来の多層上、線の形成方法を説明するだめの工程
順に示した縦断面図である。 １．１１・・・・・・半導体基板、２．１２・・・・・
・酸化族、３．１３−−・・・・一層目アルミニウム配
線、４，１４・・・・・・プラズマ？化膜、５．１５・
−・・・・ヒロック、６゜１６・・・・・・二へ賃目ア
ルミニウム配走１λ、７・・・・・・Ｅ ＣＲ法により
被着したシリコン望化膜、８・・・・・・ＳＯＧ膜、９
・・・・・・プラズマ屋化膜。 代理人 弁理士 内 原 晋 茅／図
るための工程順に示した縦断面図、第２図（ａ）〜（Ｃ
１は従来の多層上、線の形成方法を説明するだめの工程
順に示した縦断面図である。 １．１１・・・・・・半導体基板、２．１２・・・・・
・酸化族、３．１３−−・・・・一層目アルミニウム配
線、４，１４・・・・・・プラズマ？化膜、５．１５・
−・・・・ヒロック、６゜１６・・・・・・二へ賃目ア
ルミニウム配走１λ、７・・・・・・Ｅ ＣＲ法により
被着したシリコン望化膜、８・・・・・・ＳＯＧ膜、９
・・・・・・プラズマ屋化膜。 代理人 弁理士 内 原 晋 茅／図
Claims (1)
- 半導体基板上に設けられた第１の絶縁膜表面に第１の配
線を形成する工程と、マイクロ波電子サイクロトロン共
鳴プラズマを利用した薄膜形成法を用いて前記第１の配
線表面を覆い前記第１の絶縁膜上に延びる第２の絶縁膜
を形成する工程と、前記第２の絶縁膜表面にケイ素化合
物を主成分とする溶液を塗布し焼成して第３の絶縁族を
形成する工程と、前記第３の絶縁膜上に第２の配線を形
成する工程を含むことを特徴とする多層配線の形成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12265786A JPH0691160B2 (ja) | 1986-05-27 | 1986-05-27 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12265786A JPH0691160B2 (ja) | 1986-05-27 | 1986-05-27 | 多層配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62277750A true JPS62277750A (ja) | 1987-12-02 |
| JPH0691160B2 JPH0691160B2 (ja) | 1994-11-14 |
Family
ID=14841400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12265786A Expired - Lifetime JPH0691160B2 (ja) | 1986-05-27 | 1986-05-27 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691160B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202869A (ja) * | 1988-02-08 | 1989-08-15 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
| JPH03214627A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH05198690A (ja) * | 1992-01-20 | 1993-08-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH06163521A (ja) * | 1992-11-17 | 1994-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH06252275A (ja) * | 1993-02-25 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
-
1986
- 1986-05-27 JP JP12265786A patent/JPH0691160B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01202869A (ja) * | 1988-02-08 | 1989-08-15 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
| JPH03214627A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH05198690A (ja) * | 1992-01-20 | 1993-08-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH06163521A (ja) * | 1992-11-17 | 1994-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH06252275A (ja) * | 1993-02-25 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691160B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62277750A (ja) | 多層配線の形成方法 | |
| JPS63224240A (ja) | 半導体集積回路装置 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH0362554A (ja) | 半導体装置及びその製造方法 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS6251243A (ja) | 半導体装置の製造方法 | |
| JPS59215747A (ja) | 半導体装置の製造方法 | |
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| JPH04165651A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS6327038A (ja) | 多層配線の形成方法 | |
| JPH05160126A (ja) | 多層配線形成法 |