JPS6327038A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS6327038A JPS6327038A JP17023686A JP17023686A JPS6327038A JP S6327038 A JPS6327038 A JP S6327038A JP 17023686 A JP17023686 A JP 17023686A JP 17023686 A JP17023686 A JP 17023686A JP S6327038 A JPS6327038 A JP S6327038A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- layer
- aluminum
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 abstract 4
- 150000001875 compounds Chemical class 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線の形成方法に関する。
従来、アルミニウム配線間の眉間絶縁膜としては、気相
成長法による酸化シリコン膜や窒化シリコン膜が使われ
てきた。
成長法による酸化シリコン膜や窒化シリコン膜が使われ
てきた。
従来の多層配線の形成方法の一例として、眉間絶縁膜に
、プラズマＣＶＤ法により形成された窒化シリコン膜を
用いた場合のアルミニウム２層配線の形成方法を第２図
を参照して説明する。
、プラズマＣＶＤ法により形成された窒化シリコン膜を
用いた場合のアルミニウム２層配線の形成方法を第２図
を参照して説明する。
まず、第２図（ａ）に示すように、表面が酸ｆヒシリコ
ン膜２で覆われたシリコン基板１上に第１層目のアルミ
ニウム配線１３を形成する。次に、第２図（ｂ）に示す
ように、シリコン基板１の全面にプラズマＣＶＤ法によ
り窒化シリコン膜７を形成する。
ン膜２で覆われたシリコン基板１上に第１層目のアルミ
ニウム配線１３を形成する。次に、第２図（ｂ）に示す
ように、シリコン基板１の全面にプラズマＣＶＤ法によ
り窒化シリコン膜７を形成する。
次に、第２図（ｃ）に示しように、この窒化シリコン膜
７の所望の位置に第１層目のアルミニウム配線１３に達
する開孔部１０を設ける。次に、第２図（ｄ）に示すよ
うに、窒化シリコン膜７の開孔部１０を覆うアルミニウ
ム層を設けたのちパターニングし第１層目のアルミニウ
ム配線３と他の素子をオーミックに接続する第２層目の
アルミニウム配線１９を形成する。
７の所望の位置に第１層目のアルミニウム配線１３に達
する開孔部１０を設ける。次に、第２図（ｄ）に示すよ
うに、窒化シリコン膜７の開孔部１０を覆うアルミニウ
ム層を設けたのちパターニングし第１層目のアルミニウ
ム配線３と他の素子をオーミックに接続する第２層目の
アルミニウム配線１９を形成する。
上述した従来の多層配線の形成方法では、第１層目のア
ルミニウム配線１３の段部で窒化シリコン膜などの眉間
絶縁膜はオーバーハング形状となり、さらに上層のアル
ミニウム配線を形成した際、そのオーバーハング形状に
なった段部で第２１２（ｄ）にボしたように、アルミニ
ウム配線１９が薄く形成され断線してしまうという欠点
を有する。
ルミニウム配線１３の段部で窒化シリコン膜などの眉間
絶縁膜はオーバーハング形状となり、さらに上層のアル
ミニウム配線を形成した際、そのオーバーハング形状に
なった段部で第２１２（ｄ）にボしたように、アルミニ
ウム配線１９が薄く形成され断線してしまうという欠点
を有する。
この断線は、下層の配線間隔が小さくなるほど起こりや
すいため、配線ピッチを小さくすることができず、デバ
イスの高集積化のさまたげとなっている。
すいため、配線ピッチを小さくすることができず、デバ
イスの高集積化のさまたげとなっている。
本発明の目的は、断線の生じることのない多層配線の形
成方法を提供することにある。
成方法を提供することにある。
本発明の多層配線の形成方法は、シリコン基板上゛の絶
縁膜上にアルミニウム又はアルミニウム合金と高融点金
属又は高融点金属化合物とアルミニウムとを順次被着し
たのちパターニングして３層構造の下層の金属配線を形
成する工程と、前記シリコン基板に負の電圧を印加する
バイアススパッタ法により前記下層の金属配線を含む全
面に酸化シリコン膜を形成する工程と、前記酸化シリコ
ン膜をエツチングし前記下層の金属配線の角部を露出さ
せる工程と、前記下層の金属配線を構成する上層のアル
ミニウムをエツチング除去すると同時に下層の金属配線
上の前記酸化シリコン膜を除去する工程と、前記下層の
金属配線を構成する高融点金属又は高融点金属化合物表
面を含む全面に窒化シリコン膜を形成する工程と、前記
窒化シリコン膜上にアルミニウム又はアルミニウム合金
を被着したのちパターニングし上層の金属配線を形成す
る工程とを含んで構成される。
縁膜上にアルミニウム又はアルミニウム合金と高融点金
属又は高融点金属化合物とアルミニウムとを順次被着し
たのちパターニングして３層構造の下層の金属配線を形
成する工程と、前記シリコン基板に負の電圧を印加する
バイアススパッタ法により前記下層の金属配線を含む全
面に酸化シリコン膜を形成する工程と、前記酸化シリコ
ン膜をエツチングし前記下層の金属配線の角部を露出さ
せる工程と、前記下層の金属配線を構成する上層のアル
ミニウムをエツチング除去すると同時に下層の金属配線
上の前記酸化シリコン膜を除去する工程と、前記下層の
金属配線を構成する高融点金属又は高融点金属化合物表
面を含む全面に窒化シリコン膜を形成する工程と、前記
窒化シリコン膜上にアルミニウム又はアルミニウム合金
を被着したのちパターニングし上層の金属配線を形成す
る工程とを含んで構成される。
次に、本発明の実施例を図面を用いて説明する。
第１図（ａ）〜（ｇ＞は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、表面にＳｉＯ□等の
絶縁膜２が形成されたシリコン基板１上に３層からなる
下層の金属配線を形成する。すなわち、アルミニウム又
はアルミニウム合金膜３を３０００〜１００００人、Ｔ
ｉ膜を５００〜３０００人及びアルミニウム膜５を５０
０〜２０００人の厚さに順次形成したのちパターニング
し３層構造の下層の金属配線１１Ａを形成する。
絶縁膜２が形成されたシリコン基板１上に３層からなる
下層の金属配線を形成する。すなわち、アルミニウム又
はアルミニウム合金膜３を３０００〜１００００人、Ｔ
ｉ膜を５００〜３０００人及びアルミニウム膜５を５０
０〜２０００人の厚さに順次形成したのちパターニング
し３層構造の下層の金属配線１１Ａを形成する。
次に、第１図（ｂ）に示すように、シリコン基板］に負
の電圧を印加するバイアススパッタ法により酸化シリコ
ン膜６を３層構造の下層の金属配線１１Ａとほぼ同じ膜
厚に形成する。
の電圧を印加するバイアススパッタ法により酸化シリコ
ン膜６を３層構造の下層の金属配線１１Ａとほぼ同じ膜
厚に形成する。
次に、第１図（ｃ）に示すように、バイアススパッタ装
置内でスパッタエツチングにより酸化シリコン膜６をエ
ツチングし、下層の金属配線１１Ａの角部、すなわち、
上層のアルミニウム膜５の端部を露出させる。
置内でスパッタエツチングにより酸化シリコン膜６をエ
ツチングし、下層の金属配線１１Ａの角部、すなわち、
上層のアルミニウム膜５の端部を露出させる。
酸化シリコン膜６を形成する際、基板に印加する負バイ
アスが大きな場合は下層の金属配線１１Ａの角部はシリ
コン酸化膜６に覆われることがないので、この工程を省
略することが可能である。
アスが大きな場合は下層の金属配線１１Ａの角部はシリ
コン酸化膜６に覆われることがないので、この工程を省
略することが可能である。
次に、第１図（ｄ）に示すように、リン酸溶液により上
層のアルミニウム膜５をエツチング除去すると同時に、
上層のアルミニウム膜５の上部の酸化シリコン膜６も同
時に除去する。この操作により下層の金属配線１１Ｂ間
に段部を形成する溝は平坦化される。また、リン酸溶液
によるアルミニウム膜５のエツチング時、エツチングは
Ｔｉ膜４で停止するため、下層のアルミニウム膜又はア
ルミニウム合金膜３がエツチングされることは無い。
層のアルミニウム膜５をエツチング除去すると同時に、
上層のアルミニウム膜５の上部の酸化シリコン膜６も同
時に除去する。この操作により下層の金属配線１１Ｂ間
に段部を形成する溝は平坦化される。また、リン酸溶液
によるアルミニウム膜５のエツチング時、エツチングは
Ｔｉ膜４で停止するため、下層のアルミニウム膜又はア
ルミニウム合金膜３がエツチングされることは無い。
次に、第１図（ｅ）に示すように、シリコン基板１の全
面にプラズマＣＶＤ法により窒化シリコン膜７を層間絶
縁膜として形成したのち、その表面をフォトレジスト膜
８で覆い、パターニングして所望の位置に開孔部１０Ａ
を設ける。
面にプラズマＣＶＤ法により窒化シリコン膜７を層間絶
縁膜として形成したのち、その表面をフォトレジスト膜
８で覆い、パターニングして所望の位置に開孔部１０Ａ
を設ける。
次に、第１図（ｆ）に示すように、このフォトレジスト
膜８をマスクとし、窒化シリコン膜７をエツチングし、
下層の金属配線１１Ｂに達する開孔部１０Ｂを設ける。
膜８をマスクとし、窒化シリコン膜７をエツチングし、
下層の金属配線１１Ｂに達する開孔部１０Ｂを設ける。
次に、第１図（ｇ＞に示すように、前工程で設けた窒化
シリコン膜７の開孔部１０Ｂを覆うアルミニウム膜又は
アルミニウム合金膜を設けたのちパターニングし、下層
の金属配線１１Ｂと他の素子をオーミックに接続する上
層の金属配線９を形成することにより２層配線が完成す
る。
シリコン膜７の開孔部１０Ｂを覆うアルミニウム膜又は
アルミニウム合金膜を設けたのちパターニングし、下層
の金属配線１１Ｂと他の素子をオーミックに接続する上
層の金属配線９を形成することにより２層配線が完成す
る。
このように本実施例によれば、下層の金属配線１１Ｂ間
の溝はその配線間隔によらず、バイアススパッタ法によ
る酸化シリコン膜６により埋められて平坦化されるため
、この上に窒化シリコン膜７を介して形成される上層の
金属配線９は断線することなく容易に形成できる。
の溝はその配線間隔によらず、バイアススパッタ法によ
る酸化シリコン膜６により埋められて平坦化されるため
、この上に窒化シリコン膜７を介して形成される上層の
金属配線９は断線することなく容易に形成できる。
また、下層及び上層の金属配線間をつなぐ開孔部１０Ｂ
を設ける際、第３図に示すように大きく位置がずれても
、さらに第４図に示すように開孔部１０Ｂの幅を下層の
金属配線１１Ｂの幅より大きくても、窒化シリコン膜７
と酸化シリコン膜６のエツチング比が大きくなるエツチ
ング条件を選んで窒化シリコン膜７をエツチングするこ
とで、開孔部１０Ｂは良好な形状が得られるので、上層
と下層の金属配線間は良好なオーミックコンタクト特性
が得られる。
を設ける際、第３図に示すように大きく位置がずれても
、さらに第４図に示すように開孔部１０Ｂの幅を下層の
金属配線１１Ｂの幅より大きくても、窒化シリコン膜７
と酸化シリコン膜６のエツチング比が大きくなるエツチ
ング条件を選んで窒化シリコン膜７をエツチングするこ
とで、開孔部１０Ｂは良好な形状が得られるので、上層
と下層の金属配線間は良好なオーミックコンタクト特性
が得られる。
したがって、下層の金属配線間隔が狭くなってもバイア
ススパッタ法による酸化シリコン膜により平坦化は可能
であり、また下層及び上層の金属配線間をつなぐ開孔部
を設ける際、下層の金属配線に対して余裕を持たせる必
要が無くなるため、配線ピッチを大幅に縮めることが可
能である。
ススパッタ法による酸化シリコン膜により平坦化は可能
であり、また下層及び上層の金属配線間をつなぐ開孔部
を設ける際、下層の金属配線に対して余裕を持たせる必
要が無くなるため、配線ピッチを大幅に縮めることが可
能である。
尚、上記実施例においては２層配線を形成する場合につ
いて説明したが、各層の金属配線を下層の金属配線１１
Ａと同様に３層構造とすることにより、２層以上の多層
配線を形成することができる。また、下層の金属配線を
構成する金属としてＴｉを用いたが、この他、Ｗ、Ｔｉ
Ｗ、ＴｉＮ等の高融点金属又は高融点金属化合物を用い
ることができる。
いて説明したが、各層の金属配線を下層の金属配線１１
Ａと同様に３層構造とすることにより、２層以上の多層
配線を形成することができる。また、下層の金属配線を
構成する金属としてＴｉを用いたが、この他、Ｗ、Ｔｉ
Ｗ、ＴｉＮ等の高融点金属又は高融点金属化合物を用い
ることができる。
以上説明したように本発明は、下層の金属配線をアルミ
ニウム又はアルミニウム合金と、高融点金属又は高融点
金属化合物とアルミニウムとの３層構造とし、この下層
の金属配線間の溝をバイアススパッタ法による酸化シリ
コン膜で埋めると共に、下層の金属配線表面の酸化シリ
コン膜を除去して平坦化することにより、この下層の金
属配線上に形成される層間絶縁膜としての窒化シリコン
膜は平坦となる。従って、この窒化シリコン膜上に形成
される上層の金属配線は従来のように断線することはな
く、しかも容易に形成することができる。
ニウム又はアルミニウム合金と、高融点金属又は高融点
金属化合物とアルミニウムとの３層構造とし、この下層
の金属配線間の溝をバイアススパッタ法による酸化シリ
コン膜で埋めると共に、下層の金属配線表面の酸化シリ
コン膜を除去して平坦化することにより、この下層の金
属配線上に形成される層間絶縁膜としての窒化シリコン
膜は平坦となる。従って、この窒化シリコン膜上に形成
される上層の金属配線は従来のように断線することはな
く、しかも容易に形成することができる。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の多層配線の形成方法を説明するため
の工程順に示した半導体チップの断面図、第３図及び第
４図は本発明の一実施例の効果を説明するための半導体
チップの断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・アル
ミニウム又はアルミニウム合金膜、４・・・Ｔｉ膜、５
・・・アルミニウム膜、６・・・酸化シリコン膜、７・
・・窒化シリコン膜、８・・・フォトレジスト膜、９・
・・上層の金属配線、１０．ｉｏＡ、ＩＯＢ・・・開孔
部、ｌＩＡ、ＩＩＢ・・・下層の金属配線、１３・・・
第１層目のアルミニウム配線、１９・・・第２層目のア
ルミニウム配線。 １ シリつン芸右シ ２． 車色Ｉ４．耳受 ５、アルＳコウム腰 ７： 窒化〉りつン膜
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の多層配線の形成方法を説明するため
の工程順に示した半導体チップの断面図、第３図及び第
４図は本発明の一実施例の効果を説明するための半導体
チップの断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・アル
ミニウム又はアルミニウム合金膜、４・・・Ｔｉ膜、５
・・・アルミニウム膜、６・・・酸化シリコン膜、７・
・・窒化シリコン膜、８・・・フォトレジスト膜、９・
・・上層の金属配線、１０．ｉｏＡ、ＩＯＢ・・・開孔
部、ｌＩＡ、ＩＩＢ・・・下層の金属配線、１３・・・
第１層目のアルミニウム配線、１９・・・第２層目のア
ルミニウム配線。 １ シリつン芸右シ ２． 車色Ｉ４．耳受 ５、アルＳコウム腰 ７： 窒化〉りつン膜
Claims (1)
- シリコン基板上の絶縁膜上にアルミニウム又はアルミ
ニウム合金と高融点金属又は高融点金属化合物とアルミ
ニウムとを順次被着したのちパターニングして３層構造
の下層の金属配線を形成する工程と、前記シリコン基板
に負の電圧を印加するバイアススパッタ法により前記下
層の金属配線を含む全面に酸化シリコン膜を形成する工
程と、前記酸化シリコン膜をエッチングし前記下層の金
属配線の角部を露出させる工程と、前記下層の金属配線
を構成する上層のアルミニウムをエッチング除去すると
同時に下層の金属配線上の前記酸化シリコン膜を除去す
る工程と、前記下層の金属配線を構成する高融点金属又
は高融点金属化合物表面を含む全面に窒化シリコン膜を
形成する工程と、前記窒化シリコン膜上にアルミニウム
又はアルミニウム合金を被着したのちパターニングし上
層の金属配線を形成する工程とを含むことを特徴とする
多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17023686A JPS6327038A (ja) | 1986-07-18 | 1986-07-18 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17023686A JPS6327038A (ja) | 1986-07-18 | 1986-07-18 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327038A true JPS6327038A (ja) | 1988-02-04 |
Family
ID=15901189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17023686A Pending JPS6327038A (ja) | 1986-07-18 | 1986-07-18 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327038A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830888A (ja) * | 1971-08-25 | 1973-04-23 | ||
| JPS6134956A (ja) * | 1984-07-26 | 1986-02-19 | Nec Corp | 配線層の形成方法 |
-
1986
- 1986-07-18 JP JP17023686A patent/JPS6327038A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830888A (ja) * | 1971-08-25 | 1973-04-23 | ||
| JPS6134956A (ja) * | 1984-07-26 | 1986-02-19 | Nec Corp | 配線層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| JPS5950113B2 (ja) | 半導体装置 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPS6327038A (ja) | 多層配線の形成方法 | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JP3039078B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPS6173350A (ja) | 半導体装置の製造方法 | |
| JPH0680739B2 (ja) | 半導体装置の製造方法 | |
| JPS5963746A (ja) | 多層配線を有する半導体装置 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPH0547706A (ja) | 半導体装置の製造方法 |