JPH05343613A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH05343613A JPH05343613A JP17623792A JP17623792A JPH05343613A JP H05343613 A JPH05343613 A JP H05343613A JP 17623792 A JP17623792 A JP 17623792A JP 17623792 A JP17623792 A JP 17623792A JP H05343613 A JPH05343613 A JP H05343613A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- electrode layer
- capacitor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 キャパシタを有する集積回路装置において、
単位面積当りのキャパシタンスを増大させると共にキャ
パシタンスのばらつきを低減する。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
にＡｌ等の一方の電極層１６Ａを形成した後、電極層１
６Ａを覆って堆積絶縁膜１８及び塗布絶縁膜２０を順次
に形成する。絶縁膜１８，２０の積層においてキャパシ
タを形成すべき部分に選択エッチング処理により孔を設
けた後、この孔を覆って絶縁膜２６を被着してから絶縁
膜２６の上に他方の電極層２８Ａを形成する。キャパシ
タは、電極層１６Ａ，２８Ａの間に誘電体として絶縁膜
２６を配置した構成になる。耐圧を高めるには、上方に
向けて孔サイズを増大するように絶縁層２４Ａを設けた
り、電極層１６Ａの表面層を高融点金属又はそのシリサ
イドで構成したりするとよい。
単位面積当りのキャパシタンスを増大させると共にキャ
パシタンスのばらつきを低減する。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
にＡｌ等の一方の電極層１６Ａを形成した後、電極層１
６Ａを覆って堆積絶縁膜１８及び塗布絶縁膜２０を順次
に形成する。絶縁膜１８，２０の積層においてキャパシ
タを形成すべき部分に選択エッチング処理により孔を設
けた後、この孔を覆って絶縁膜２６を被着してから絶縁
膜２６の上に他方の電極層２８Ａを形成する。キャパシ
タは、電極層１６Ａ，２８Ａの間に誘電体として絶縁膜
２６を配置した構成になる。耐圧を高めるには、上方に
向けて孔サイズを増大するように絶縁層２４Ａを設けた
り、電極層１６Ａの表面層を高融点金属又はそのシリサ
イドで構成したりするとよい。
Description
【０００１】
【産業上の利用分野】この発明は、キャパシタを有する
集積回路装置に関し、層間絶縁膜の一部を薄く形成して
キャパシタの誘電体として使用することにより単位面積
当りのキャパシタンスを増大させると共にキャパシタン
スのばらつきを低減可能としたものである。
集積回路装置に関し、層間絶縁膜の一部を薄く形成して
キャパシタの誘電体として使用することにより単位面積
当りのキャパシタンスを増大させると共にキャパシタン
スのばらつきを低減可能としたものである。
【０００２】
【従来の技術】従来、集積回路装置のキャパシタとして
は、図８〜９に示すものが提案されている。
は、図８〜９に示すものが提案されている。
【０００３】図８において、半導体基板１の表面を覆う
絶縁膜２の上には、金属からなる一方の電極層３が形成
されると共に電極層３を覆って絶縁膜４が形成され、絶
縁膜４の上には、電極層３に対向して金属からなる他方
の電極層５が形成される。キャパシタは、電極層３，５
の間に誘電体として絶縁膜４を配置した構成となる。
絶縁膜２の上には、金属からなる一方の電極層３が形成
されると共に電極層３を覆って絶縁膜４が形成され、絶
縁膜４の上には、電極層３に対向して金属からなる他方
の電極層５が形成される。キャパシタは、電極層３，５
の間に誘電体として絶縁膜４を配置した構成となる。
【０００４】図９のキャパシタは、絶縁膜４を第１の堆
積絶縁膜４ａ、ＳＯＧ（スピン・オン・ガラス）等の塗
布絶縁膜４ｂ及び第２の堆積絶縁膜４ｃの積層で構成し
た点を除き図８のものと同様の構成である。
積絶縁膜４ａ、ＳＯＧ（スピン・オン・ガラス）等の塗
布絶縁膜４ｂ及び第２の堆積絶縁膜４ｃの積層で構成し
た点を除き図８のものと同様の構成である。
【０００５】
【発明が解決しようとする課題】図８又は９に示したキ
ャパシタは、電極層３，５が金属からなっているため、
シリーズ抵抗が低く、周波数特性が優れている。
ャパシタは、電極層３，５が金属からなっているため、
シリーズ抵抗が低く、周波数特性が優れている。
【０００６】しかし、図８のキャパシタにあっては、絶
縁膜４が上下配線層間の層間絶縁膜を兼ねているため、
相当に厚く形成される。従って、単位面積当りのキャパ
シタンスが低くなるという問題点がある。
縁膜４が上下配線層間の層間絶縁膜を兼ねているため、
相当に厚く形成される。従って、単位面積当りのキャパ
シタンスが低くなるという問題点がある。
【０００７】また、図９のキャパシタにあっては、高集
積化に伴いＳＯＧ等の塗布絶縁膜４ｂの流動性を利用し
て表面平坦化を図ったものであるが、基板（ウエハ）内
又は基板間で絶縁膜４の厚さが不均一となる。従って、
キャパシタンスが基板内又は基板間で相当にばらつくと
いう問題点がある。
積化に伴いＳＯＧ等の塗布絶縁膜４ｂの流動性を利用し
て表面平坦化を図ったものであるが、基板（ウエハ）内
又は基板間で絶縁膜４の厚さが不均一となる。従って、
キャパシタンスが基板内又は基板間で相当にばらつくと
いう問題点がある。
【０００８】この発明の目的は、キャパシタを有する集
積回路装置において、単位面積当りのキャパシタンスを
増大させると共にキャパシタンスのばらつきを低減する
ことにある。
積回路装置において、単位面積当りのキャパシタンスを
増大させると共にキャパシタンスのばらつきを低減する
ことにある。
【０００９】
【課題を解決するための手段】この発明は、集積回路が
形成された基板と、この基板の絶縁性表面の上に形成さ
れ、前記集積回路に接続されたキャパシタとをそなえた
集積回路装置において、前記キャパシタが、前記絶縁性
表面の上に形成された一方の電極層と、この一方の電極
層を覆って前記絶縁性表面の上に形成された第１の絶縁
膜であって該一方の電極層の一部に対応した孔を有する
ものと、この第１の絶縁膜の孔内で前記一方の電極層を
覆って形成された第２の絶縁膜と、この第２の絶縁膜を
介して前記一方の電極層に対向するように形成された他
方の電極層とで構成されることを特徴とするものであ
る。
形成された基板と、この基板の絶縁性表面の上に形成さ
れ、前記集積回路に接続されたキャパシタとをそなえた
集積回路装置において、前記キャパシタが、前記絶縁性
表面の上に形成された一方の電極層と、この一方の電極
層を覆って前記絶縁性表面の上に形成された第１の絶縁
膜であって該一方の電極層の一部に対応した孔を有する
ものと、この第１の絶縁膜の孔内で前記一方の電極層を
覆って形成された第２の絶縁膜と、この第２の絶縁膜を
介して前記一方の電極層に対向するように形成された他
方の電極層とで構成されることを特徴とするものであ
る。
【００１０】
【作用】この発明の構成によれば、第１の絶縁膜の孔内
に形成される第２の絶縁膜をキャパシタの誘電体として
用いるようにしたので、第１の絶縁膜を層間絶縁膜と兼
用しても第２の絶縁膜は薄く且つ均一に形成することが
できる。
に形成される第２の絶縁膜をキャパシタの誘電体として
用いるようにしたので、第１の絶縁膜を層間絶縁膜と兼
用しても第２の絶縁膜は薄く且つ均一に形成することが
できる。
【００１１】
【実施例】図１〜４は、この発明の一実施例による集積
回路装置の製法を示すもので、各々の図に対応する工程
（１）〜（４）を順次に説明する。
回路装置の製法を示すもので、各々の図に対応する工程
（１）〜（４）を順次に説明する。
【００１２】（１）シリコン等の半導体基板１０の表面
に形成されたシリコンオキサイド等の絶縁膜１２の上に
は、スパッタ法等によりＡｌ層及びＷＳｉ（タングステ
ンシリサイド）層を順次に被着してパターニングするこ
とによりＡｌ層１４Ａ及びＷＳｉ層１５Ａからなる電極
層１６Ａと、Ａｌ層１４Ｂ及びＷＳｉ層１５からなる配
線層１６Ｂとを形成する。そして、基板上面には、電極
層１６Ａ及び配線層１６Ｂを覆ってＣＶＤ（ケミカル・
ベーパー・デポジション）法等によりシリコンオキサイ
ドからなる絶縁膜１８を形成した後、絶縁膜１８を覆っ
て回転塗布法によりＳＯＧ等からなる絶縁膜２０を形成
する。絶縁膜１８は、絶縁膜２０中の不純物が電極層１
６Ａ，配線層１６Ｂ等に達するのを阻止できる程度の厚
さに形成する。
に形成されたシリコンオキサイド等の絶縁膜１２の上に
は、スパッタ法等によりＡｌ層及びＷＳｉ（タングステ
ンシリサイド）層を順次に被着してパターニングするこ
とによりＡｌ層１４Ａ及びＷＳｉ層１５Ａからなる電極
層１６Ａと、Ａｌ層１４Ｂ及びＷＳｉ層１５からなる配
線層１６Ｂとを形成する。そして、基板上面には、電極
層１６Ａ及び配線層１６Ｂを覆ってＣＶＤ（ケミカル・
ベーパー・デポジション）法等によりシリコンオキサイ
ドからなる絶縁膜１８を形成した後、絶縁膜１８を覆っ
て回転塗布法によりＳＯＧ等からなる絶縁膜２０を形成
する。絶縁膜１８は、絶縁膜２０中の不純物が電極層１
６Ａ，配線層１６Ｂ等に達するのを阻止できる程度の厚
さに形成する。
【００１３】絶縁膜２０を形成した後、基板上面には、
絶縁膜２０を覆ってレジスト層２２を形成する。そし
て、レジスト層２２には、ホトリソグラフィ処理により
所望のキャパシタ形成パターンに対応する孔２２Ａを形
成する。
絶縁膜２０を覆ってレジスト層２２を形成する。そし
て、レジスト層２２には、ホトリソグラフィ処理により
所望のキャパシタ形成パターンに対応する孔２２Ａを形
成する。
【００１４】（２）次に、レジスト層２２をマスクとす
る選択エッチング処理により絶縁膜１８，２０の積層に
孔２２Ａに対応した孔２３Ａを形成し、電極層１６Ａの
中央部を露呈させる。そして、基板上面には、電極層１
６Ａの露呈部及び絶縁膜２０を覆ってＣＶＤ法等により
シリコンオキサイド等の絶縁膜２４を形成する。絶縁膜
２４は、後述のエッチバック処理により絶縁膜１８，２
０の積層の孔２３Ａの形状を変更するのに用いられるも
のである。
る選択エッチング処理により絶縁膜１８，２０の積層に
孔２２Ａに対応した孔２３Ａを形成し、電極層１６Ａの
中央部を露呈させる。そして、基板上面には、電極層１
６Ａの露呈部及び絶縁膜２０を覆ってＣＶＤ法等により
シリコンオキサイド等の絶縁膜２４を形成する。絶縁膜
２４は、後述のエッチバック処理により絶縁膜１８，２
０の積層の孔２３Ａの形状を変更するのに用いられるも
のである。
【００１５】（３）次に、異方性エッチングにより絶縁
膜２４をエッチバックすることにより絶縁膜２４を絶縁
膜１８，２０の積層の孔２３Ａの内壁に沿う部分２４Ａ
が残るように除去する。この結果、孔２３Ａは、絶縁膜
２４の残存部分２４Ａにより上方に向けて孔サイズが増
大するような形状となる。
膜２４をエッチバックすることにより絶縁膜２４を絶縁
膜１８，２０の積層の孔２３Ａの内壁に沿う部分２４Ａ
が残るように除去する。この結果、孔２３Ａは、絶縁膜
２４の残存部分２４Ａにより上方に向けて孔サイズが増
大するような形状となる。
【００１６】この後、基板上面には、電極層１６Ａの露
呈部、絶縁膜２４の残存部分２４Ａ及び絶縁膜２０を覆
ってＣＶＤ法等によりシリコンオキサイド等の絶縁膜２
６を所要の層間膜厚が得られるように形成する。
呈部、絶縁膜２４の残存部分２４Ａ及び絶縁膜２０を覆
ってＣＶＤ法等によりシリコンオキサイド等の絶縁膜２
６を所要の層間膜厚が得られるように形成する。
【００１７】（４）次に、レジスト層をマスクとする選
択エッチング処理により絶縁膜１８，２０，２６の一部
を除去して配線層１６Ｂの一部に対応した接続孔を形成
する。そして、基板上面には、Ａｌ又はＡｌ合金等の金
属を被着してパターニングすることにより電極層１６Ａ
に対向する電極層２８Ａと、配線層１６Ｂにつながる配
線層２８Ｂとを形成する。この結果、電極層１６Ａ及び
２８Ａの間に誘電体として絶縁膜２６を配置した構成の
キャパシタが得られる。
択エッチング処理により絶縁膜１８，２０，２６の一部
を除去して配線層１６Ｂの一部に対応した接続孔を形成
する。そして、基板上面には、Ａｌ又はＡｌ合金等の金
属を被着してパターニングすることにより電極層１６Ａ
に対向する電極層２８Ａと、配線層１６Ｂにつながる配
線層２８Ｂとを形成する。この結果、電極層１６Ａ及び
２８Ａの間に誘電体として絶縁膜２６を配置した構成の
キャパシタが得られる。
【００１８】このようなキャパシタにあっては、第１の
絶縁膜（１８，２０）の孔内に第２の絶縁膜（２６）を
薄く形成することができるので、単位面積当りのキャパ
シタンスを増大させることができる。また、第２の絶縁
膜は、基板内又は基板間で均一な厚さに形成することが
できるので、キャパシタンスのばらつきを低減すること
ができる。
絶縁膜（１８，２０）の孔内に第２の絶縁膜（２６）を
薄く形成することができるので、単位面積当りのキャパ
シタンスを増大させることができる。また、第２の絶縁
膜は、基板内又は基板間で均一な厚さに形成することが
できるので、キャパシタンスのばらつきを低減すること
ができる。
【００１９】図５は、キャパシタの変形例を示すもの
で、図１〜４と同様の部分には同様の符号を付してあ
る。図５のキャパシタが図１〜４のものと異なる点は、
第１の絶縁膜３０をシリコンオキサイド等の堆積絶縁膜
の単層構成としたことである。
で、図１〜４と同様の部分には同様の符号を付してあ
る。図５のキャパシタが図１〜４のものと異なる点は、
第１の絶縁膜３０をシリコンオキサイド等の堆積絶縁膜
の単層構成としたことである。
【００２０】図４又は図５のキャパシタにあっては、図
６に示すように絶縁膜２４を省略する構成にすることも
できる。このようにすると、キャパシタ形成孔の段差部
Ｓにて絶縁膜２６のステップカバレッジが悪化するた
め、耐圧劣化を招くことがある。しかし、図４又は図５
に示したようにキャパシタ形成孔内に絶縁膜２４の残存
部分２４Ａを配置して孔サイズを上方に向けて徐々に増
大させるようにすると、段差の急峻性が緩和されると共
に段差近傍での電界集中が緩和される。従って、絶縁膜
２６として薄い膜の使用が可能となり、耐圧劣化も防止
できる。
６に示すように絶縁膜２４を省略する構成にすることも
できる。このようにすると、キャパシタ形成孔の段差部
Ｓにて絶縁膜２６のステップカバレッジが悪化するた
め、耐圧劣化を招くことがある。しかし、図４又は図５
に示したようにキャパシタ形成孔内に絶縁膜２４の残存
部分２４Ａを配置して孔サイズを上方に向けて徐々に増
大させるようにすると、段差の急峻性が緩和されると共
に段差近傍での電界集中が緩和される。従って、絶縁膜
２６として薄い膜の使用が可能となり、耐圧劣化も防止
できる。
【００２１】キャパシタ形成孔を上方に向けて孔サイズ
が増大するように形成する方法としては、上記したもの
に限らず、レジストエッジの後退を利用するもの、等方
性エッチングと異方性エッチングを組合せるもの等公知
のものを適宜使用可能である。
が増大するように形成する方法としては、上記したもの
に限らず、レジストエッジの後退を利用するもの、等方
性エッチングと異方性エッチングを組合せるもの等公知
のものを適宜使用可能である。
【００２２】図４又は図５のキャパシタにあっては、図
７に示すように電極層１６ＡをＡｌ層１４Ａの単層構成
にすることもできる。このようにすると、Ａｌ層１４Ａ
にてＡｌヒロックＡが発生して絶縁膜２６を損傷し、耐
圧劣化や電極層１４Ａ，２８Ａの短絡を招くことがあ
る。しかし、図４又は図５に示したように下方の電極層
１６ＡをＡｌ層及びＷＳｉ層の積層構成にすると、Ａｌ
ヒロックの発生を抑制することができる。従って、耐圧
劣化や電極短絡を防止できると共に絶縁膜２６として薄
い膜の使用が可能となる。
７に示すように電極層１６ＡをＡｌ層１４Ａの単層構成
にすることもできる。このようにすると、Ａｌ層１４Ａ
にてＡｌヒロックＡが発生して絶縁膜２６を損傷し、耐
圧劣化や電極層１４Ａ，２８Ａの短絡を招くことがあ
る。しかし、図４又は図５に示したように下方の電極層
１６ＡをＡｌ層及びＷＳｉ層の積層構成にすると、Ａｌ
ヒロックの発生を抑制することができる。従って、耐圧
劣化や電極短絡を防止できると共に絶縁膜２６として薄
い膜の使用が可能となる。
【００２３】なお、上記実施例において、Ａｌ層１４Ａ
の代りにＡｌ合金層を用いてもよい。また、ＷＳｉ層の
代りにＷ、Ｔｉ等の高融点金属を用いたり、ＷＳｉとは
別の高融点金属シリサイドを用いたりしてもよい。
の代りにＡｌ合金層を用いてもよい。また、ＷＳｉ層の
代りにＷ、Ｔｉ等の高融点金属を用いたり、ＷＳｉとは
別の高融点金属シリサイドを用いたりしてもよい。
【００２４】
【発明の効果】以上のように、この発明によれば、第１
の絶縁膜の孔内に第２の絶縁膜を薄く且つ均一に形成し
てキャパシタの誘電体として用いるようにしたので、単
位面積当りのキャパシタンスを増大可能になると共にキ
ャパシタンスのばらつきを低減可能になる効果が得られ
るものである。
の絶縁膜の孔内に第２の絶縁膜を薄く且つ均一に形成し
てキャパシタの誘電体として用いるようにしたので、単
位面積当りのキャパシタンスを増大可能になると共にキ
ャパシタンスのばらつきを低減可能になる効果が得られ
るものである。
【００２５】また、第１の絶縁膜の孔を上方に向けて孔
サイズが増大する構成としたので、第２の絶縁膜のステ
ップカバレッジが向上すると共にキャパシタの端縁部で
電界集中が緩和される。従って、耐圧が向上し、第２の
絶縁膜を薄くすることでキャパシタンスの増大を図るこ
とも可能である。
サイズが増大する構成としたので、第２の絶縁膜のステ
ップカバレッジが向上すると共にキャパシタの端縁部で
電界集中が緩和される。従って、耐圧が向上し、第２の
絶縁膜を薄くすることでキャパシタンスの増大を図るこ
とも可能である。
【００２６】さらに、下方の電極層を、Ａｌ又はＡｌ合
金層上に高融点金属又はそのシリサイドを積層して構成
したので、下方の電極層でのＡｌヒロック発生が抑制さ
れ、第２の絶縁膜の損傷が防止される。従って、耐圧が
向上し、第２の絶縁膜を薄くすることでキャパシタンス
の増大を図ることも可能である。
金層上に高融点金属又はそのシリサイドを積層して構成
したので、下方の電極層でのＡｌヒロック発生が抑制さ
れ、第２の絶縁膜の損傷が防止される。従って、耐圧が
向上し、第２の絶縁膜を薄くすることでキャパシタンス
の増大を図ることも可能である。
【図１】〜
【図４】 この発明の一実施例による集積回路装置の製
法を示す基板断面図である。
法を示す基板断面図である。
【図５】〜
【図７】 集積回路装置のキャパシタの変形例を示す断
面図である。
面図である。
【図８】及び
【図９】 従来の集積回路装置のキャパシタを示す基板
断面図である。
断面図である。
【符号の説明】 １０：半導体基板、１２，１８，２０，２４，２６，３
０：絶縁膜、１４Ａ，１４Ｂ：Ａｌ層、１５Ａ，１５
Ｂ：ＷＳｉ層、１６Ａ，２８Ａ：電極層、１６Ｂ，２８
Ｂ：配線層。
０：絶縁膜、１４Ａ，１４Ｂ：Ａｌ層、１５Ａ，１５
Ｂ：ＷＳｉ層、１６Ａ，２８Ａ：電極層、１６Ｂ，２８
Ｂ：配線層。
Claims (3)
- 【請求項１】 集積回路が形成された基板と、この基板
の絶縁性表面の上に形成され、前記集積回路に接続され
たキャパシタとをそなえた集積回路装置において、 前記キャパシタは、前記絶縁性表面の上に形成された一
方の電極層と、この一方の電極層を覆って前記絶縁性表
面の上に形成された第１の絶縁膜であって該一方の電極
層の一部に対応した孔を有するものと、この第１の絶縁
膜の孔内で前記一方の電極層を覆って形成された第２の
絶縁膜と、この第２の絶縁膜を介して前記一方の電極層
に対向するように形成された他方の電極層とで構成され
ることを特徴とする集積回路装置。 - 【請求項２】 前記第１の絶縁膜の孔は、上方に向けて
孔サイズを増大する構成になっていることを特徴とする
請求項１記載の集積回路装置。 - 【請求項３】 前記一方の電極層は、Ａｌ又はＡｌ合金
からなる第１の層と、この第１の層の上面を覆って形成
された高融点金属又はそのシリサイドからなる第２の層
とで構成されることを特徴とする請求項１記載の集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17623792A JP3163761B2 (ja) | 1992-06-10 | 1992-06-10 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17623792A JP3163761B2 (ja) | 1992-06-10 | 1992-06-10 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343613A true JPH05343613A (ja) | 1993-12-24 |
| JP3163761B2 JP3163761B2 (ja) | 2001-05-08 |
Family
ID=16010040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17623792A Expired - Fee Related JP3163761B2 (ja) | 1992-06-10 | 1992-06-10 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163761B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0975018A1 (fr) | 1998-07-21 | 2000-01-26 | STMicroelectronics SA | Procédé de formation d'une capacité sur un circuit intégré |
| US6156594A (en) * | 1996-11-19 | 2000-12-05 | Sgs-Thomson Microelectronics S.A. | Fabrication of bipolar/CMOS integrated circuits and of a capacitor |
| US6180442B1 (en) | 1996-11-19 | 2001-01-30 | Sgs-Thomson Microelectronics S.A. | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method |
| US6788521B2 (en) | 2001-09-28 | 2004-09-07 | Fujitsu Quantum Devices Limited | Capacitor and method for fabricating the same |
| JP2007041433A (ja) * | 2005-08-05 | 2007-02-15 | Seiko Epson Corp | 電気光学装置、電子機器及び電気光学装置の製造方法 |
-
1992
- 1992-06-10 JP JP17623792A patent/JP3163761B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156594A (en) * | 1996-11-19 | 2000-12-05 | Sgs-Thomson Microelectronics S.A. | Fabrication of bipolar/CMOS integrated circuits and of a capacitor |
| US6180442B1 (en) | 1996-11-19 | 2001-01-30 | Sgs-Thomson Microelectronics S.A. | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method |
| EP0975018A1 (fr) | 1998-07-21 | 2000-01-26 | STMicroelectronics SA | Procédé de formation d'une capacité sur un circuit intégré |
| FR2781603A1 (fr) * | 1998-07-21 | 2000-01-28 | St Microelectronics Sa | Procede de formation d'une capacite sur un circuit integre |
| US6372570B1 (en) | 1998-07-21 | 2002-04-16 | Stmicroelectronics S. A. | Method of formation of a capacitor on an integrated circuit |
| US6788521B2 (en) | 2001-09-28 | 2004-09-07 | Fujitsu Quantum Devices Limited | Capacitor and method for fabricating the same |
| JP2007041433A (ja) * | 2005-08-05 | 2007-02-15 | Seiko Epson Corp | 電気光学装置、電子機器及び電気光学装置の製造方法 |
| JP4650153B2 (ja) * | 2005-08-05 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び電気光学装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3163761B2 (ja) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918135A (en) | Methods for forming integrated circuit capacitors including dual electrode depositions | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JP2704575B2 (ja) | 容量素子の製造方法 | |
| US20040137693A1 (en) | Method for forming an MIM capacitor | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2704576B2 (ja) | 容量素子の製造方法 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JPH0418751A (ja) | 半導体装置の製造方法 | |
| JPH08167589A (ja) | 半導体装置及びその製造方法 | |
| JP3750362B2 (ja) | 誘電体薄膜の形成方法 | |
| JPH01189950A (ja) | 半導体容量素子の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JP2005167124A (ja) | 半導体装置及びその製造方法 | |
| JP2003188265A (ja) | Ｍｉｍ型容量素子の製造方法 | |
| JPH06177260A (ja) | 半導体装置 | |
| JPS6224660A (ja) | 半導体装置の製造方法 | |
| JPH10150146A (ja) | 半導体装置の製造方法 | |
| JPH09237832A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120302 |
|
| LAPS | Cancellation because of no payment of annual fees |