JP2704576B2 - 容量素子の製造方法 - Google Patents
容量素子の製造方法Info
- Publication number
- JP2704576B2 JP2704576B2 JP4125509A JP12550992A JP2704576B2 JP 2704576 B2 JP2704576 B2 JP 2704576B2 JP 4125509 A JP4125509 A JP 4125509A JP 12550992 A JP12550992 A JP 12550992A JP 2704576 B2 JP2704576 B2 JP 2704576B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- insulating film
- film
- electrode
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路などの半導体装
置に用いられる容量素子を製造する方法に関し、特に多
層配線工程においてプロセスの負担をかけることなく容
易に形成可能な容量素子の製造方法に関するものであ
る。
置に用いられる容量素子を製造する方法に関し、特に多
層配線工程においてプロセスの負担をかけることなく容
易に形成可能な容量素子の製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体集積回路を作製する場合、抵抗素
子や容量素子を容易に作製できることが望まれている。
特に、アナログ回路においては、容量素子は必須であ
る。従来、容量素子はポリシリコン電極上に絶縁膜を形
成し、その上に電極配線を形成して容量を作製してい
た。この場合、ポリシリコン上に作製する理由として、
ポリシリコン上であれば、高温の熱ＣＶＤ法により絶縁
膜が形成できるためであった。
子や容量素子を容易に作製できることが望まれている。
特に、アナログ回路においては、容量素子は必須であ
る。従来、容量素子はポリシリコン電極上に絶縁膜を形
成し、その上に電極配線を形成して容量を作製してい
た。この場合、ポリシリコン上に作製する理由として、
ポリシリコン上であれば、高温の熱ＣＶＤ法により絶縁
膜が形成できるためであった。
【０００３】しかし、近年、半導体集積回路の製造法に
おいて、高集積化が進み、プロセスにおいても多層配線
工程が必須の時代となっている。従って、多層配線工程
で容易に形成できれば、プロセス及び回路設計上もメリ
ットが多いことは言うまでもない。しかしながら、電極
配線、特にアルミ系配線上に低温で良質の絶縁膜を形成
することは不可能であり、仮に堆積したとしても、厚い
膜を形成することにより、膜質の悪さをカバーしている
のが実状である。この場合、言うまでもなく、所望の容
量値を得るために容量面積が大きくなることは必須であ
り、高集積化の障害になっていることは明らかである。
おいて、高集積化が進み、プロセスにおいても多層配線
工程が必須の時代となっている。従って、多層配線工程
で容易に形成できれば、プロセス及び回路設計上もメリ
ットが多いことは言うまでもない。しかしながら、電極
配線、特にアルミ系配線上に低温で良質の絶縁膜を形成
することは不可能であり、仮に堆積したとしても、厚い
膜を形成することにより、膜質の悪さをカバーしている
のが実状である。この場合、言うまでもなく、所望の容
量値を得るために容量面積が大きくなることは必須であ
り、高集積化の障害になっていることは明らかである。
【０００４】ここで、配線工程に用いられている絶縁膜
の電流−電圧特性を図５に示す。絶縁膜の形成法とし
て、ＣＶＤ法，オゾンＴＥＯＳ（テトラエトキシシラ
ン）法，プラズマＴＥＯＳＣＶＤで 500Å形成した時の
特性１２〜１４をそれぞれ示す。いずれも基板加熱温度
は 400℃であり、アルミ系の多層配線工程では限界の温
度である。この電流−電圧特性は、シリコン基板上に種
々の絶縁膜を形成し、その上にメタル電極を設けたＭＩ
Ｓ構造において、逆方向の電圧を印加した時の電流特性
を調べたものであり、電流値が大きいことは、その絶縁
膜の絶縁特性が悪いことを意味する。図５より、絶縁膜
としては大きい電界強度で小さい電流値が望まれる。ま
た、この電流−電圧特性はシリコン基板上であり、金属
上であれば、表面の荒れ等を考慮すると、さらに劣化す
ることは明らかである。
の電流−電圧特性を図５に示す。絶縁膜の形成法とし
て、ＣＶＤ法，オゾンＴＥＯＳ（テトラエトキシシラ
ン）法，プラズマＴＥＯＳＣＶＤで 500Å形成した時の
特性１２〜１４をそれぞれ示す。いずれも基板加熱温度
は 400℃であり、アルミ系の多層配線工程では限界の温
度である。この電流−電圧特性は、シリコン基板上に種
々の絶縁膜を形成し、その上にメタル電極を設けたＭＩ
Ｓ構造において、逆方向の電圧を印加した時の電流特性
を調べたものであり、電流値が大きいことは、その絶縁
膜の絶縁特性が悪いことを意味する。図５より、絶縁膜
としては大きい電界強度で小さい電流値が望まれる。ま
た、この電流−電圧特性はシリコン基板上であり、金属
上であれば、表面の荒れ等を考慮すると、さらに劣化す
ることは明らかである。
【０００５】
【発明が解決しようとする課題】すなわち、現状の配線
工程に用いられる絶縁膜では、メタル上に薄く絶縁膜を
形成し、これをもとに、容量素子を作製することは不可
能である。一方、容量素子を作製するプロセスの簡易化
においても、薄膜化が困難なために不可能である。
工程に用いられる絶縁膜では、メタル上に薄く絶縁膜を
形成し、これをもとに、容量素子を作製することは不可
能である。一方、容量素子を作製するプロセスの簡易化
においても、薄膜化が困難なために不可能である。
【０００６】本発明はこのような事情に鑑みてなされた
ものであり、その目的は、多層配線工程において、電極
配線上にバイアスＥＣＲプラズマＣＶＤ法により良質の
薄い絶縁膜を形成することにより、プロセス及び回路設
計に負担をかけることなく容易に容量素子を形成できる
方法を提供することにある。
ものであり、その目的は、多層配線工程において、電極
配線上にバイアスＥＣＲプラズマＣＶＤ法により良質の
薄い絶縁膜を形成することにより、プロセス及び回路設
計に負担をかけることなく容易に容量素子を形成できる
方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明は、第１の電極配線層を形成した後に層間絶縁
膜を形成し、前記層間絶縁膜の容量素子用領域をエッチ
ング除去し、次いで容量素子を形成するための絶縁膜を
バイアスＥＣＲプラズマＣＶＤ法により形成した後、第
２の電極配線層を形成してその第２の電極配線層の一部
を一方の電極として容量素子を形成するようにしたもの
である。
め本発明は、第１の電極配線層を形成した後に層間絶縁
膜を形成し、前記層間絶縁膜の容量素子用領域をエッチ
ング除去し、次いで容量素子を形成するための絶縁膜を
バイアスＥＣＲプラズマＣＶＤ法により形成した後、第
２の電極配線層を形成してその第２の電極配線層の一部
を一方の電極として容量素子を形成するようにしたもの
である。
【０００８】
【作用】したがって本発明においては、通常の層間絶縁
膜を形成した後に容量素子部の開口と絶縁膜形成工程が
増えるだけで容易に容量素子を形成できる。しかも、容
量素子のための絶縁膜の膜厚は2000Å以下と薄く形成す
るため、プロセス上の問題は極めて少なく、良好な特性
を有する容量素子を実現できる。
膜を形成した後に容量素子部の開口と絶縁膜形成工程が
増えるだけで容易に容量素子を形成できる。しかも、容
量素子のための絶縁膜の膜厚は2000Å以下と薄く形成す
るため、プロセス上の問題は極めて少なく、良好な特性
を有する容量素子を実現できる。
【０００９】
【実施例】図１は本発明の実施例を説明する主要工程の
断面図である。図１(a) において１及び３は各々の層間
絶縁膜、２は電極配線層であり、下層の層間絶縁膜１上
に選択的に第１の電極配線層２が形成された後、その上
に上層の層間絶縁膜３が積層形成されている。本実施例
では、層間絶縁膜１，３としてＣＶＤ法により5000Å形
成した。電極配線層２としては、アルミ合金系のＡｌ−
Ｓｉをスパッタ法で5000Å堆積し加工した。
断面図である。図１(a) において１及び３は各々の層間
絶縁膜、２は電極配線層であり、下層の層間絶縁膜１上
に選択的に第１の電極配線層２が形成された後、その上
に上層の層間絶縁膜３が積層形成されている。本実施例
では、層間絶縁膜１，３としてＣＶＤ法により5000Å形
成した。電極配線層２としては、アルミ合金系のＡｌ−
Ｓｉをスパッタ法で5000Å堆積し加工した。
【００１０】図１(b)は、同図(a)の工程後に第１の電極
配線層２上の所望位置に容量素子を形成するために層間
絶縁膜３をエッチング除去して容量素子の領域４を形成
し、次いでその上に容量素子用の絶縁膜５を被着形成し
た態様を示している。すなわち、本実施例では、まず容
量素子部４をパターニングした後、ドライエッチングで
層間絶縁膜３を電極配線層２のＡｌ−Ｓｉの表面が露出
するまでエッチングして開口部６を形成する。次いで、
その上に容量素子用の絶縁膜５として、バイアスＥＣＲ
プラズマＣＶＤ法によりＳｉＯ2を2000Å以下形成し
た。
配線層２上の所望位置に容量素子を形成するために層間
絶縁膜３をエッチング除去して容量素子の領域４を形成
し、次いでその上に容量素子用の絶縁膜５を被着形成し
た態様を示している。すなわち、本実施例では、まず容
量素子部４をパターニングした後、ドライエッチングで
層間絶縁膜３を電極配線層２のＡｌ−Ｓｉの表面が露出
するまでエッチングして開口部６を形成する。次いで、
その上に容量素子用の絶縁膜５として、バイアスＥＣＲ
プラズマＣＶＤ法によりＳｉＯ2を2000Å以下形成し
た。
【００１１】この時、容量素子用のＳｉＯ2 の膜の決定
は、配線プロセスや信頼性と歩留の観点から可能な膜厚
であれば、いずれの膜厚でもよいことは言うまでもな
い。一般に、薄い方が同じ容量面積において大きい容量
が得られる。しかし、薄い膜厚では、歩留や信頼性の問
題を生じかねない。一方、厚い膜では、次のスルーホー
ルの加工等に支障をきたす可能性がある。本実施例で
は、最大膜厚として2000Åを設定した。
は、配線プロセスや信頼性と歩留の観点から可能な膜厚
であれば、いずれの膜厚でもよいことは言うまでもな
い。一般に、薄い方が同じ容量面積において大きい容量
が得られる。しかし、薄い膜厚では、歩留や信頼性の問
題を生じかねない。一方、厚い膜では、次のスルーホー
ルの加工等に支障をきたす可能性がある。本実施例で
は、最大膜厚として2000Åを設定した。
【００１２】さて、ここで、バイアスＥＣＲプラズマＣ
ＶＤ法についてその特徴を記す。本方法は、電子サイク
ロトロン共鳴法を用いてプラズマを生成し、薄膜を形成
するとともに基板ホルダーにｒｆバイアスを印加しスパ
ッタエッチングにより平坦化及び膜質改善を行う方法で
あり、ガス圧１０-5〜１０-3Ｔｏｒｒの低圧で 200℃以
下の低温で良質の薄膜を形成することが可能である。
ＶＤ法についてその特徴を記す。本方法は、電子サイク
ロトロン共鳴法を用いてプラズマを生成し、薄膜を形成
するとともに基板ホルダーにｒｆバイアスを印加しスパ
ッタエッチングにより平坦化及び膜質改善を行う方法で
あり、ガス圧１０-5〜１０-3Ｔｏｒｒの低圧で 200℃以
下の低温で良質の薄膜を形成することが可能である。
【００１３】特に、図２にＭＩＳダイオードによる電流
−電圧特性を示す。すべてのＳｉＯ2膜の膜厚は500Åで
ある。図２より、バイアスＥＣＲプラズマＣＶＤ法によ
るシリコン酸化膜は他の絶縁膜に比較して優れた絶縁特
性１１を示していることがわかる。本実施例ではマイク
ロ波パワー700Ｗ， ｒｆパワー200Ｗ，ＳｉＨ4とＯ2を
用いてガス圧1.0 ｍＴｏｒｒの条件のもとにＳｉＯ2を
形成した。本条件では、ｒｆパワーを印加しているが、
ｒｆパワーを印加しなくても良質のＳｉＯ2膜が得られ
るので、ｒｆパワーの印加はプロセス上に依存する。
−電圧特性を示す。すべてのＳｉＯ2膜の膜厚は500Åで
ある。図２より、バイアスＥＣＲプラズマＣＶＤ法によ
るシリコン酸化膜は他の絶縁膜に比較して優れた絶縁特
性１１を示していることがわかる。本実施例ではマイク
ロ波パワー700Ｗ， ｒｆパワー200Ｗ，ＳｉＨ4とＯ2を
用いてガス圧1.0 ｍＴｏｒｒの条件のもとにＳｉＯ2を
形成した。本条件では、ｒｆパワーを印加しているが、
ｒｆパワーを印加しなくても良質のＳｉＯ2膜が得られ
るので、ｒｆパワーの印加はプロセス上に依存する。
【００１４】このようにして層間絶縁膜３上に容量素子
用の絶縁膜５を形成し、次いでスルーホール開口工程
後、第２層の電極配線（第２の電極配線層）７を形成す
ることにより、図１（ｃ）に示すように、多層配線を実
現するとともに容量素子８を形成することができる。す
なわち、上層の開口部６を含む層間絶縁膜３上に容量素
子用のＳｉＯ２膜５を形成し、次いで層間接続用のスル
ーホールをパターニングしドライエッチングによりＳｉ
Ｏ２をエッチング除去して層間接続用スルーホール部９
を形成する。しかる後、第２層の電極配線７としてアル
ミ合金系のＡｌ−Ｓｉをスパッタ法で５０００Å堆積し
た後に、それを加工して多層配線とともに、第２層の電
極配線７の一部を上部電極７ａとした容量素子８を実現
したものである。
用の絶縁膜５を形成し、次いでスルーホール開口工程
後、第２層の電極配線（第２の電極配線層）７を形成す
ることにより、図１（ｃ）に示すように、多層配線を実
現するとともに容量素子８を形成することができる。す
なわち、上層の開口部６を含む層間絶縁膜３上に容量素
子用のＳｉＯ２膜５を形成し、次いで層間接続用のスル
ーホールをパターニングしドライエッチングによりＳｉ
Ｏ２をエッチング除去して層間接続用スルーホール部９
を形成する。しかる後、第２層の電極配線７としてアル
ミ合金系のＡｌ−Ｓｉをスパッタ法で５０００Å堆積し
た後に、それを加工して多層配線とともに、第２層の電
極配線７の一部を上部電極７ａとした容量素子８を実現
したものである。
【００１５】本実施例で作製した容量素子の特性につい
て、以下に説明する。バイアスＥＣＲプラズマＣＶＤ法
により形成したＳｉＯ2 が膜厚1100Åの時、設定容量値
85ｐＦに対して、平均値83ｐＦ面内及びウエハ間ばらつ
き±5.0 ％以下の素子が得られた。この時のリーク特性
を図３に示す。この図３より、電圧を７Ｖ印加しても歩
留１００％が得られている。
て、以下に説明する。バイアスＥＣＲプラズマＣＶＤ法
により形成したＳｉＯ2 が膜厚1100Åの時、設定容量値
85ｐＦに対して、平均値83ｐＦ面内及びウエハ間ばらつ
き±5.0 ％以下の素子が得られた。この時のリーク特性
を図３に示す。この図３より、電圧を７Ｖ印加しても歩
留１００％が得られている。
【００１６】次に、周波数依存性を図４に示す。周波数
の変化に対して、容量値が変化せずに良好な特性を示し
ていることがわかる。これは、ポリシリコンを用いた容
量素子では不可能である。また、メタル上でＳｉＯ2 の
膜厚が1100Åであるから、スルーホール工程等に支障を
きたさないことは言うまでもない。また、薄く実現でき
ることにより、容量面積が小さくできることも言うまで
もないことである。すなわち、本実施例によると、バイ
アスＥＣＲプラズマＣＶＤ法により形成したシリコン酸
化膜を用いることにより、これまでになく容易に容量素
子を作製でき、かつ、良好な特性を有する容量素子を実
現することができる。
の変化に対して、容量値が変化せずに良好な特性を示し
ていることがわかる。これは、ポリシリコンを用いた容
量素子では不可能である。また、メタル上でＳｉＯ2 の
膜厚が1100Åであるから、スルーホール工程等に支障を
きたさないことは言うまでもない。また、薄く実現でき
ることにより、容量面積が小さくできることも言うまで
もないことである。すなわち、本実施例によると、バイ
アスＥＣＲプラズマＣＶＤ法により形成したシリコン酸
化膜を用いることにより、これまでになく容易に容量素
子を作製でき、かつ、良好な特性を有する容量素子を実
現することができる。
【００１７】なお、上述した実施例では、容量素子を形
成するための絶縁膜として、バイアスＥＣＲプラズマＣ
ＶＤ法により形成したシリコン酸化膜を用いる場合つい
て示したが、本発明はこれに限定されるものではなく、
同様のＥＣＲプラズマＣＶＤ法で形成可能なシリコン窒
化膜あるいはオキシナイトライドなどを用いても、同等
の効果が得られる。
成するための絶縁膜として、バイアスＥＣＲプラズマＣ
ＶＤ法により形成したシリコン酸化膜を用いる場合つい
て示したが、本発明はこれに限定されるものではなく、
同様のＥＣＲプラズマＣＶＤ法で形成可能なシリコン窒
化膜あるいはオキシナイトライドなどを用いても、同等
の効果が得られる。
【００１８】
【発明の効果】以上説明したように本発明は、多層配線
工程においてバイアスＥＣＲプラズマＣＶＤ法により形
成したシリコン酸化膜などの良質の薄い絶縁膜を容量素
子の絶縁膜として用いることにより、多層配線工程に容
量素子部の開口工程と容量用絶縁膜の堆積工程が増加す
るだけであり、しかも、その工程は非常に容易であるた
め、安定にして高信頼性，高歩留の容量素子を提供する
ことができる。
工程においてバイアスＥＣＲプラズマＣＶＤ法により形
成したシリコン酸化膜などの良質の薄い絶縁膜を容量素
子の絶縁膜として用いることにより、多層配線工程に容
量素子部の開口工程と容量用絶縁膜の堆積工程が増加す
るだけであり、しかも、その工程は非常に容易であるた
め、安定にして高信頼性，高歩留の容量素子を提供する
ことができる。
【図１】本発明の一実施例を説明する主要工程の断面図
である。
である。
【図２】本実施例におけるバイアスＥＣＲプラズマＣＶ
Ｄ法で形成したシリコン酸化膜と通常の絶縁膜との電流
−電圧特性を対比して示した図である。
Ｄ法で形成したシリコン酸化膜と通常の絶縁膜との電流
−電圧特性を対比して示した図である。
【図３】本実施例により得られた容量素子のリーク特性
を示す図である。
を示す図である。
【図４】本実施例により得られた容量素子の周波数依存
性を示す図である。
性を示す図である。
【図５】通常の各種絶縁膜の電流−電圧特性を示す図で
ある。
ある。
１ 下層の層間絶縁膜 ２ 第１の電極配線層 ３ 最上層の層間絶縁膜 ４ 容量素子の領域 ５ 容量素子用の絶縁膜（シリコン酸化膜） ６ 容量素子用の開口部 ７ 第２層の電極配線 ８ 容量素子 ９ 層間接続用のスルーホール部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾崎 義治 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 三浦 賢次 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭62−98660（ＪＰ，Ａ) 特開 平４−92897（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 第１と第２の電極配線層間に層間絶縁膜
を介在させて多層配線を形成する配線工程において、 第１の電極配線層上に層間絶縁膜を形成し、前記層間絶
縁膜の容量素子用領域をエッチング除去し、次いで容量
素子用の絶縁膜をバイアスＥＣＲプラズマＣＶＤ法によ
り形成した後、その上に第２の電極配線層を形成してそ
の第２の電極配線層の一部を一方の電極として容量素子
を形成することを特徴とする容量素子の製造方法。 - 【請求項２】 請求項１において、容量素子用の絶縁膜
として、バイアスＥＣＲプラズマＣＶＤ法で形成可能な
シリコン酸化膜，あるいはシリコン窒化膜，あるいはオ
キシナイトライドを用いることを特徴とする容量素子の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4125509A JP2704576B2 (ja) | 1992-04-20 | 1992-04-20 | 容量素子の製造方法 |
| US08/034,906 US5674771A (en) | 1992-04-20 | 1993-03-22 | Capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4125509A JP2704576B2 (ja) | 1992-04-20 | 1992-04-20 | 容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299583A JPH05299583A (ja) | 1993-11-12 |
| JP2704576B2 true JP2704576B2 (ja) | 1998-01-26 |
Family
ID=14911895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4125509A Expired - Lifetime JP2704576B2 (ja) | 1992-04-20 | 1992-04-20 | 容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704576B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6451601B2 (ja) * | 2015-11-11 | 2019-01-16 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298660A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 半導体装置 |
| JPH0492897A (ja) * | 1990-08-08 | 1992-03-25 | Nec Corp | 酸化タンタル膜の化学気相成長法および化学気相成長装置 |
-
1992
- 1992-04-20 JP JP4125509A patent/JP2704576B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299583A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU729376B2 (en) | Semiconductor device having a metal-insulator-metal capacitor | |
| US6821839B2 (en) | Method for fabricating MIM capacitor | |
| US5674771A (en) | Capacitor and method of manufacturing the same | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| JP2561011B2 (ja) | 半導体装置の製造方法 | |
| US20040087082A1 (en) | Mim capacitor and manufacturing method thereor | |
| US8003462B2 (en) | Manufacture method for semiconductor device having MIM capacitor, and semiconductor device | |
| US20080038895A1 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
| US5238863A (en) | Process for fabricating gate insulating structure of a charge coupled device | |
| JP2704575B2 (ja) | 容量素子の製造方法 | |
| US11784214B2 (en) | Method for fabricating metal-insulator-metal capacitor | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP2753789B2 (ja) | 容量素子の製造方法 | |
| JP2704576B2 (ja) | 容量素子の製造方法 | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| JPH04109623A (ja) | ｐｎ接合を有する半導体装置 | |
| US7268038B2 (en) | Method for fabricating a MIM capacitor having increased capacitance density and related structure | |
| CN105719948B (zh) | 电容结构及其形成方法 | |
| US6767768B2 (en) | Method for forming antifuse via structure | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JP2707017B2 (ja) | 容量素子 | |
| US20030038371A1 (en) | Method of forming a metallic interconnect structure with a metallic spacer | |
| JP2003174092A (ja) | 半導体装置及びその製造方法 | |
| JPH08306862A (ja) | 半導体集積回路用静電容量素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |