JP2695324B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2695324B2 JP2695324B2 JP3286203A JP28620391A JP2695324B2 JP 2695324 B2 JP2695324 B2 JP 2695324B2 JP 3286203 A JP3286203 A JP 3286203A JP 28620391 A JP28620391 A JP 28620391A JP 2695324 B2 JP2695324 B2 JP 2695324B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- present
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、下層配線と上層配線間の層間絶縁膜の形成方法
に適用することができ、特に、下地のＡｌ配線層の信頼
性を低下させることなくＡｌ配線層上に層間絶縁膜を形
成することができる半導体装置の製造方法に関する。
に係り、下層配線と上層配線間の層間絶縁膜の形成方法
に適用することができ、特に、下地のＡｌ配線層の信頼
性を低下させることなくＡｌ配線層上に層間絶縁膜を形
成することができる半導体装置の製造方法に関する。
【０００２】近年の半導体装置には、高信頼性を保ちな
がらも、より高集積度なものが求められている。そのた
めのひとつの手段として、多層配線構造における層間絶
縁膜の信頼性を高める必要がある。
がらも、より高集積度なものが求められている。そのた
めのひとつの手段として、多層配線構造における層間絶
縁膜の信頼性を高める必要がある。
【０００３】
【従来の技術】従来の半導体装置の製造方法において
は、図７（ａ）、（ｂ）に示すように、ＳｉＯ2 等の下
地絶縁膜31上に形成されたＡｌ等の配線層32上にプラズ
マＣＶＤ（以後、ＰＥＣＶＤと略す）、減圧ＣＶＤ（以
後、ＬＰＣＶＤと略す）あるいは常圧ＣＶＤ（以後、Ａ
ＰＣＶＤと略す）等によって絶縁膜33、34、35を形成し
ていた。ここで、図７（ａ）は、Ａｌ配線層32上にＡＰ
ＣＶＤによってＳｉＯ2 等の絶縁膜33とＰＥＣＶＤによ
ってＳｉ3 Ｎ4 等の絶縁膜34を形成した場合であり、図
７（ｂ）は、Ａｌ配線層32上にＰＥＣＶＤによってＳｉ
3 Ｎ4 等の絶縁膜35を形成した場合である。ＰＥＣＶＤ
の成長温度は 350〜 400℃である。
は、図７（ａ）、（ｂ）に示すように、ＳｉＯ2 等の下
地絶縁膜31上に形成されたＡｌ等の配線層32上にプラズ
マＣＶＤ（以後、ＰＥＣＶＤと略す）、減圧ＣＶＤ（以
後、ＬＰＣＶＤと略す）あるいは常圧ＣＶＤ（以後、Ａ
ＰＣＶＤと略す）等によって絶縁膜33、34、35を形成し
ていた。ここで、図７（ａ）は、Ａｌ配線層32上にＡＰ
ＣＶＤによってＳｉＯ2 等の絶縁膜33とＰＥＣＶＤによ
ってＳｉ3 Ｎ4 等の絶縁膜34を形成した場合であり、図
７（ｂ）は、Ａｌ配線層32上にＰＥＣＶＤによってＳｉ
3 Ｎ4 等の絶縁膜35を形成した場合である。ＰＥＣＶＤ
の成長温度は 350〜 400℃である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、半導体装置の高集
積化の要求に伴い、図７（ａ）、（ｂ）に示すように、
デバイスルール、例えば配線層32同士間あるいは配線層
32の厚さや幅が小さくなるにつれて絶縁膜33、34、35も薄
くなり、段差部でのステップカバレージがオーバーハン
グ形状になってしまい、段差での下地絶縁膜31と配線層
32間におけるエッジａ部で成膜される膜厚が薄くなって
しまっていた。このため、その絶縁膜33、35エッジａ部
より水分が浸入し易くなってしまい、Ａｌ配線層32にコ
ロージョン等が生じたりしてＡｌ配線層32の信頼性が低
下してしまうという問題があった。
た従来の半導体装置の製造方法では、半導体装置の高集
積化の要求に伴い、図７（ａ）、（ｂ）に示すように、
デバイスルール、例えば配線層32同士間あるいは配線層
32の厚さや幅が小さくなるにつれて絶縁膜33、34、35も薄
くなり、段差部でのステップカバレージがオーバーハン
グ形状になってしまい、段差での下地絶縁膜31と配線層
32間におけるエッジａ部で成膜される膜厚が薄くなって
しまっていた。このため、その絶縁膜33、35エッジａ部
より水分が浸入し易くなってしまい、Ａｌ配線層32にコ
ロージョン等が生じたりしてＡｌ配線層32の信頼性が低
下してしまうという問題があった。
【０００５】この問題を解決するためには、絶縁膜33、
35の膜厚ｂ部を厚くすればよいと考えられるが、この方
法では、Ａｌ配線層32にかかる応力が大きくなってしま
い、Ａｌ配線層32に断線等が生じたりしてＡｌ配線層32
の信頼性が低下してしまうという問題があった。そこで
本発明では、配線層を覆う絶縁膜の膜厚を厚くすること
なく下地絶縁膜と配線層間のエッジ部分における絶縁膜
の膜厚を厚くすることができ、配線層にコロージョン等
の水分による障害を生じ難くすることができるととも
に、配線層にかかる応力を小さくして断線を生じ難くす
ることができ、配線層の信頼性を向上させることができ
る半導体装置の製造方法を提供することを目的としてい
る。
35の膜厚ｂ部を厚くすればよいと考えられるが、この方
法では、Ａｌ配線層32にかかる応力が大きくなってしま
い、Ａｌ配線層32に断線等が生じたりしてＡｌ配線層32
の信頼性が低下してしまうという問題があった。そこで
本発明では、配線層を覆う絶縁膜の膜厚を厚くすること
なく下地絶縁膜と配線層間のエッジ部分における絶縁膜
の膜厚を厚くすることができ、配線層にコロージョン等
の水分による障害を生じ難くすることができるととも
に、配線層にかかる応力を小さくして断線を生じ難くす
ることができ、配線層の信頼性を向上させることができ
る半導体装置の製造方法を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、ＲＦバイアスが 1.2
以上 5.5Ｗ／cm2以下のパワー密度で印加されるＥＣＲ
プラズマ化学気相成長法によりＡｌを主成分とする配線
層上に絶縁膜を形成する工程を含むものである。
の製造方法は上記目的達成のため、ＲＦバイアスが 1.2
以上 5.5Ｗ／cm2以下のパワー密度で印加されるＥＣＲ
プラズマ化学気相成長法によりＡｌを主成分とする配線
層上に絶縁膜を形成する工程を含むものである。
【０００７】本発明において、ＲＦバイアスのパワー密
度の下限を 1.2Ｗ／cm2 としたのは、図１に示すよう
に、 1.2Ｗ／cm2 より小さくなると、絶縁膜を順テーパ
形状で形成し難くなり、下地絶縁膜とＡｌ配線層間のエ
ッジ部分における絶縁膜の膜厚を厚く形成し難くなりＡ
ｌ配線層にコロージョン等が生じ易くなって実用的でな
いからであり、また、上限を 5.5Ｗ／cm2 としたのは、
5.5Ｗ／cm2 より大きくなると、基板温度が 250℃以上
に上がってしまってＡｌ配線層にボイド、ヒロック等が
生じてＡｌ配線層の信頼性が著しく低下して実用的でな
いからである。
度の下限を 1.2Ｗ／cm2 としたのは、図１に示すよう
に、 1.2Ｗ／cm2 より小さくなると、絶縁膜を順テーパ
形状で形成し難くなり、下地絶縁膜とＡｌ配線層間のエ
ッジ部分における絶縁膜の膜厚を厚く形成し難くなりＡ
ｌ配線層にコロージョン等が生じ易くなって実用的でな
いからであり、また、上限を 5.5Ｗ／cm2 としたのは、
5.5Ｗ／cm2 より大きくなると、基板温度が 250℃以上
に上がってしまってＡｌ配線層にボイド、ヒロック等が
生じてＡｌ配線層の信頼性が著しく低下して実用的でな
いからである。
【０００８】本発明においては、前記絶縁膜を形成する
際の成長温度を100℃以上250℃以下とし、前記絶縁膜の
膜厚を 0.3μｍ以上 1.0μｍ以下にする。こうすると、
下地配線層への熱ストレスを緩和することができ、配線
層のマイグレーション耐性を向上させることができる。
ここで、成長温度の好ましい下限温度を 100℃としたの
は、 100℃より小さくなると、絶縁膜の成長速度が著し
く遅くなり好ましくないからであり、また、上限の好ま
しい温度を250℃としたのは、 250℃より大きくなる
と、下地配線層への熱ストレスが著しく大きくなり配線
層にヒロック等が生じて好ましくないからである。ま
た、絶縁膜の膜厚の好ましい下限膜厚を 0.3μｍとした
のは、 0.3μｍよりも小さくなると、後の工程による下
地配線層への熱ストレスが著しく大きくなり配線層にヒ
ロック等が生じて好ましくないからであり、また、好ま
しい上限膜厚を 1.0μｍとしたのは、 1.0μｍより大き
くなると、下地配線層への応力が著しく大きくなり、配
線層のストレスマイグレーション耐性が劣化して好まし
くないからである。
際の成長温度を100℃以上250℃以下とし、前記絶縁膜の
膜厚を 0.3μｍ以上 1.0μｍ以下にする。こうすると、
下地配線層への熱ストレスを緩和することができ、配線
層のマイグレーション耐性を向上させることができる。
ここで、成長温度の好ましい下限温度を 100℃としたの
は、 100℃より小さくなると、絶縁膜の成長速度が著し
く遅くなり好ましくないからであり、また、上限の好ま
しい温度を250℃としたのは、 250℃より大きくなる
と、下地配線層への熱ストレスが著しく大きくなり配線
層にヒロック等が生じて好ましくないからである。ま
た、絶縁膜の膜厚の好ましい下限膜厚を 0.3μｍとした
のは、 0.3μｍよりも小さくなると、後の工程による下
地配線層への熱ストレスが著しく大きくなり配線層にヒ
ロック等が生じて好ましくないからであり、また、好ま
しい上限膜厚を 1.0μｍとしたのは、 1.0μｍより大き
くなると、下地配線層への応力が著しく大きくなり、配
線層のストレスマイグレーション耐性が劣化して好まし
くないからである。
【０００９】更には、前記絶縁膜を形成する際の成長温
度よりも高温にして前記絶縁膜上に更に絶縁膜を形成す
るようにしてもよく、この場合、配線層のマイグレーシ
ョン耐性を更に向上させることができ好ましい。ここ
で、ＥＣＲ−ＰＥＣＶＤによる酸化膜の膜厚を変化させ
た時のＡｌ配線の信頼性に対する影響（いわゆるストレ
スマイグレーション）について図２〜５を用いて説明す
る。図２〜５は各々放置温度が 100℃、 150℃、 200
℃、 250℃であり、本発明１は成長時の基板温度を180
℃とし、ＲＦバイアスを2.4Ｗ／cm2 のパワー密度で印
加したＥＣＲ−ＰＥＣＶＤによる 0.3μｍ厚の酸化膜上
に成長温度 450℃で2.0μｍ厚のＰＳＧ膜を形成したも
のに上記放置温度で各々熱ストレスをかけた場合であ
り、本発明２は 0.5μｍ厚の酸化膜 (他の条件は本発明
１と同じ）の場合であり、本発明３は 0.7μｍ厚の酸化
膜 (他の条件は本発明１と同じ）の場合であり、本発明
４は 1.0μｍの酸化膜(他の条件は本発明１と同じ）の
場合であり、比較例１は成長時の基板温度温度を180℃
としたＥＣＲＣＰＥＶＤによる2.0μｍ厚の酸化膜の場
合であり、比較例２は成長温度を 450℃としたＬＰＰに
よる 2.0μｍ厚のＰＳＧ膜の場合である。
度よりも高温にして前記絶縁膜上に更に絶縁膜を形成す
るようにしてもよく、この場合、配線層のマイグレーシ
ョン耐性を更に向上させることができ好ましい。ここ
で、ＥＣＲ−ＰＥＣＶＤによる酸化膜の膜厚を変化させ
た時のＡｌ配線の信頼性に対する影響（いわゆるストレ
スマイグレーション）について図２〜５を用いて説明す
る。図２〜５は各々放置温度が 100℃、 150℃、 200
℃、 250℃であり、本発明１は成長時の基板温度を180
℃とし、ＲＦバイアスを2.4Ｗ／cm2 のパワー密度で印
加したＥＣＲ−ＰＥＣＶＤによる 0.3μｍ厚の酸化膜上
に成長温度 450℃で2.0μｍ厚のＰＳＧ膜を形成したも
のに上記放置温度で各々熱ストレスをかけた場合であ
り、本発明２は 0.5μｍ厚の酸化膜 (他の条件は本発明
１と同じ）の場合であり、本発明３は 0.7μｍ厚の酸化
膜 (他の条件は本発明１と同じ）の場合であり、本発明
４は 1.0μｍの酸化膜(他の条件は本発明１と同じ）の
場合であり、比較例１は成長時の基板温度温度を180℃
としたＥＣＲＣＰＥＶＤによる2.0μｍ厚の酸化膜の場
合であり、比較例２は成長温度を 450℃としたＬＰＰに
よる 2.0μｍ厚のＰＳＧ膜の場合である。
【００１０】この図２〜５から判るように、成長温度 4
50℃、 2.0μｍ厚で形成した比較例１、２は断線率が著
しく高くなっているのに対し（特に比較例２）、 0.3μ
ｍ、0.5μｍ、 0.7μｍ、 1.0μｍ厚で形成した本発明
１〜４は比較例１、２に較べて断線等が著しく低くなっ
ているのが判る。
50℃、 2.0μｍ厚で形成した比較例１、２は断線率が著
しく高くなっているのに対し（特に比較例２）、 0.3μ
ｍ、0.5μｍ、 0.7μｍ、 1.0μｍ厚で形成した本発明
１〜４は比較例１、２に較べて断線等が著しく低くなっ
ているのが判る。
【００１１】
【作用】本発明では、図６に示すように、ＲＦバイアス
を2.4Ｗ／cm2 のパワー密度で印加したＥＣＲ−ＰＥＣ
ＶＤ法により配線層２を覆うように層間絶縁膜となる絶
縁膜３を形成したため、前述した図１に示す如く、配線
層２への絶縁膜３のカバレージ角θを82度程度にするこ
とができ、順テーパ形状のステップカバレージを有する
絶縁膜３を形成することができる。このため、絶縁膜３
の膜厚ｂ部を厚くすることなく下地絶縁膜１と配線層２
間のエッジａ部での絶縁膜３の膜厚を厚くすることがで
きる。従って、絶縁膜３への水分の浸入に伴う配線層２
でのコロージョンを生じ難くすることができるととも
に、配線層２にかかる応力を小さくして断線を生じ難く
することができ、配線層２の信頼性を向上させることが
できる。
を2.4Ｗ／cm2 のパワー密度で印加したＥＣＲ−ＰＥＣ
ＶＤ法により配線層２を覆うように層間絶縁膜となる絶
縁膜３を形成したため、前述した図１に示す如く、配線
層２への絶縁膜３のカバレージ角θを82度程度にするこ
とができ、順テーパ形状のステップカバレージを有する
絶縁膜３を形成することができる。このため、絶縁膜３
の膜厚ｂ部を厚くすることなく下地絶縁膜１と配線層２
間のエッジａ部での絶縁膜３の膜厚を厚くすることがで
きる。従って、絶縁膜３への水分の浸入に伴う配線層２
でのコロージョンを生じ難くすることができるととも
に、配線層２にかかる応力を小さくして断線を生じ難く
することができ、配線層２の信頼性を向上させることが
できる。
【００１２】
【実施例】以下、本発明を図面に基づいて説明する。図
６は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図６において、１はＳｉＯ2 等の下
地絶縁膜であり、この下地絶縁膜１上にはＡｌ等の配線
層２が形成され、この配線層２を覆うように層間絶縁膜
となるＳｉＯ2 等の絶縁膜（第１の絶縁膜）３及びＳｉ
3 Ｎ4 等の絶縁膜（第２の絶縁膜）４が形成されてい
る。
６は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図６において、１はＳｉＯ2 等の下
地絶縁膜であり、この下地絶縁膜１上にはＡｌ等の配線
層２が形成され、この配線層２を覆うように層間絶縁膜
となるＳｉＯ2 等の絶縁膜（第１の絶縁膜）３及びＳｉ
3 Ｎ4 等の絶縁膜（第２の絶縁膜）４が形成されてい
る。
【００１３】次に、その半導体装置の製造方法を説明す
る。ここでは、下地絶縁膜１上の配線層２と層間絶縁膜
となる絶縁膜３、４の形成方法を具体的に説明する。ま
ず、スパッタ法によりＳｉＯ2 下地絶縁膜１上にＡｌを
膜厚0.8μｍ程度で堆積した後、ＲＩＥ等によりＡｌを
エッチングして配線層２を形成する。次いで、成長温度
を 180℃とし、ＲＦバイアスを 2.4Ｗ／cm2 のパワー密
度で印加したＥＣＲ−ＰＥＣＶＤ法により配線層２を覆
うようにＳｉＯ2 を堆積して膜厚0.5μｍ程度の形成し
た後、ＰＥＣＶＤ法により絶縁膜３上にＳｉ3 Ｎ4 を堆
積して膜厚 0.2μｍ程度の絶縁膜４を形成する。
る。ここでは、下地絶縁膜１上の配線層２と層間絶縁膜
となる絶縁膜３、４の形成方法を具体的に説明する。ま
ず、スパッタ法によりＳｉＯ2 下地絶縁膜１上にＡｌを
膜厚0.8μｍ程度で堆積した後、ＲＩＥ等によりＡｌを
エッチングして配線層２を形成する。次いで、成長温度
を 180℃とし、ＲＦバイアスを 2.4Ｗ／cm2 のパワー密
度で印加したＥＣＲ−ＰＥＣＶＤ法により配線層２を覆
うようにＳｉＯ2 を堆積して膜厚0.5μｍ程度の形成し
た後、ＰＥＣＶＤ法により絶縁膜３上にＳｉ3 Ｎ4 を堆
積して膜厚 0.2μｍ程度の絶縁膜４を形成する。
【００１４】このように、本実施例では、ＲＦバイアス
を2.4Ｗ／cm2 のパワー密度で印加したＥＣＲ−ＰＥＣ
ＶＤ法により配線層２を覆うように層間絶縁膜となる絶
縁膜３を形成したため、前述した図１に示す如く、配線
層２への絶縁膜３のカバレージ角θを82度程度にするこ
とができ、順テーパ形状のステップカバレージを有する
絶縁膜３を形成することができる。このため、絶縁膜３
の膜厚ｂ部を厚くすることなく下地絶縁膜１と配線層２
間のエッジａ部での絶縁膜３の膜厚を厚くすることがで
きる。従って、絶縁膜３への水分の浸入に伴う配線層２
でのコロージョンを生じ難くすることができるととも
に、配線層２にかかる応力を小さくして断線を生じ難く
することができ、配線層２の信頼性を向上させることが
できる。ここで、絶縁膜３が順テーパ形状になるのはＲ
Ｆバイアスが充分印加されてスパッタエッチングの効果
が生じていることによるものと考えられる。
を2.4Ｗ／cm2 のパワー密度で印加したＥＣＲ−ＰＥＣ
ＶＤ法により配線層２を覆うように層間絶縁膜となる絶
縁膜３を形成したため、前述した図１に示す如く、配線
層２への絶縁膜３のカバレージ角θを82度程度にするこ
とができ、順テーパ形状のステップカバレージを有する
絶縁膜３を形成することができる。このため、絶縁膜３
の膜厚ｂ部を厚くすることなく下地絶縁膜１と配線層２
間のエッジａ部での絶縁膜３の膜厚を厚くすることがで
きる。従って、絶縁膜３への水分の浸入に伴う配線層２
でのコロージョンを生じ難くすることができるととも
に、配線層２にかかる応力を小さくして断線を生じ難く
することができ、配線層２の信頼性を向上させることが
できる。ここで、絶縁膜３が順テーパ形状になるのはＲ
Ｆバイアスが充分印加されてスパッタエッチングの効果
が生じていることによるものと考えられる。
【００１５】また、成長温度を 180℃とし、 0.5μｍ厚
の絶縁膜３を形成するようにしたため、従来の成長温度
が 350℃〜 400℃で行う場合よりも下地配線層２への熱
ストレスを緩和することができ、配線層２のマイグレー
ション耐性を向上させることができる。なお、上記実施
例では、配線層２を覆うように層間絶縁膜としてＳｉＯ
2 からなる絶縁膜３を形成する場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
絶縁膜３まで上記実施例と同じ構成にし、絶縁膜３上に
更にＰＥＣＶＦ酸化膜、２層目Ａｌ配線層、ＥＣＲ−Ｐ
ＥＣＶＤＳ窒化膜を形成する場合であってもよく、また
例えばＲＦバイアスを 2.4Ｗ／cm2 のパワー密度で印加
したＥＣＲ−ＰＥＣＶＤ法により配線層２を覆うように
層間絶縁膜としてＳｉ3 Ｎ4 からなる絶縁膜を形成する
場合であってもよく、これらの場合、上記実施例と同様
の効果を得ることができる。
の絶縁膜３を形成するようにしたため、従来の成長温度
が 350℃〜 400℃で行う場合よりも下地配線層２への熱
ストレスを緩和することができ、配線層２のマイグレー
ション耐性を向上させることができる。なお、上記実施
例では、配線層２を覆うように層間絶縁膜としてＳｉＯ
2 からなる絶縁膜３を形成する場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
絶縁膜３まで上記実施例と同じ構成にし、絶縁膜３上に
更にＰＥＣＶＦ酸化膜、２層目Ａｌ配線層、ＥＣＲ−Ｐ
ＥＣＶＤＳ窒化膜を形成する場合であってもよく、また
例えばＲＦバイアスを 2.4Ｗ／cm2 のパワー密度で印加
したＥＣＲ−ＰＥＣＶＤ法により配線層２を覆うように
層間絶縁膜としてＳｉ3 Ｎ4 からなる絶縁膜を形成する
場合であってもよく、これらの場合、上記実施例と同様
の効果を得ることができる。
【００１６】
【発明の効果】本発明によれば、配線層を覆う絶縁膜の
膜厚を厚くすることなく下地絶縁膜と配線層間のエッジ
部分における絶縁膜の膜厚を厚くすることができ、配線
層にコロージョンを生じ難くすることができるととも
に、配線層にかかる応力を小さくして断線を生じ難くす
ることができ、配線層の信頼性を向上させることができ
るという効果がある。
膜厚を厚くすることなく下地絶縁膜と配線層間のエッジ
部分における絶縁膜の膜厚を厚くすることができ、配線
層にコロージョンを生じ難くすることができるととも
に、配線層にかかる応力を小さくして断線を生じ難くす
ることができ、配線層の信頼性を向上させることができ
るという効果がある。
【図１】本発明の原理説明のためのＳｉＨ4 とＯ2 を導
入した時のＲＦバイアスとカバレージ角θの関係を示す
図である。
入した時のＲＦバイアスとカバレージ角θの関係を示す
図である。
【図２】本発明の原理説明のための本発明と比較例の放
置温度に対する断線率の関係を示す図である。
置温度に対する断線率の関係を示す図である。
【図３】本発明の原理説明のための本発明と比較例の放
置温度に対する断線率の関係を示す図である。
置温度に対する断線率の関係を示す図である。
【図４】本発明の原理説明のための本発明と比較例の放
置温度に対する断線率の関係を示す図である。
置温度に対する断線率の関係を示す図である。
【図５】本発明の原理説明のための本発明と比較例の放
置温度に対する断線率の関係を示す図である。
置温度に対する断線率の関係を示す図である。
【図６】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図７】従来例の半導体装置の製造方法を説明する図で
ある。
ある。
１ 下地絶縁膜 ２ 配線層 ３、４、５ 絶縁膜
Claims (2)
- 【請求項１】半導体基板上に形成されたＡｌを主成分と
する配線層上に、ＲＦバイアスが 1.2以上 5.5Ｗ／cm2
以下のパワー密度で印加されるＥＣＲプラズマ化学気相
成長法により、第１の絶縁膜を形成する工程と、 前記第１の絶縁膜を形成する際の成長温度よりも高温に
して前記第１の絶縁膜上に第２の絶縁膜を形成する工程
と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１の絶縁膜を形成する際の成長温度
を 100℃以上 250℃以下とし、前記第２の絶縁膜の膜厚
を 0.3μｍ以上 1.0μｍ以下にすることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286203A JP2695324B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286203A JP2695324B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129281A JPH05129281A (ja) | 1993-05-25 |
| JP2695324B2 true JP2695324B2 (ja) | 1997-12-24 |
Family
ID=17701301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286203A Expired - Lifetime JP2695324B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695324B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007111092A1 (ja) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | 透明バリア性シートおよび透明バリア性シートの製造方法 |
| JPWO2007111075A1 (ja) | 2006-03-24 | 2009-08-06 | コニカミノルタエムジー株式会社 | 透明バリア性シート及び透明バリア性シートの製造方法 |
| EP2000298A1 (en) | 2006-03-24 | 2008-12-10 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| JPWO2007111098A1 (ja) | 2006-03-24 | 2009-08-06 | コニカミノルタエムジー株式会社 | 透明バリア性シート及びその製造方法 |
| EP2000296A2 (en) | 2006-03-24 | 2008-12-10 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and production method of transparent barrier sheet |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3018627B2 (ja) * | 1991-09-02 | 2000-03-13 | 富士電機株式会社 | 絶縁膜の製造方法 |
-
1991
- 1991-10-31 JP JP3286203A patent/JP2695324B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 前田 和夫著 最新ＬＳＩプロセス技術 工業調査会（１９８８−４−２０）ｐ．２２１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129281A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483162B2 (en) | Semiconductor device having improved metal line structure and manufacturing method therefor | |
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JP2008109043A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08162528A (ja) | 半導体装置の層間絶縁膜構造 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH08321545A (ja) | 配線形成法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| US6645859B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2704575B2 (ja) | 容量素子の製造方法 | |
| JPH1064897A (ja) | 半導体素子の保護膜及びその製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| KR20010058941A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0419707B2 (ja) | ||
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JP2704576B2 (ja) | 容量素子の製造方法 | |
| JPH10112461A (ja) | 半導体製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR940001396B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH0574959A (ja) | 半導体装置及びその製造方法 | |
| JPS6154645A (ja) | 半導体装置 | |
| JPH06349951A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |