KR940001396B1 - 반도체장치의 다층배선 형성방법 - Google Patents
반도체장치의 다층배선 형성방법 Download PDFInfo
- Publication number
- KR940001396B1 KR940001396B1 KR1019910004398A KR910004398A KR940001396B1 KR 940001396 B1 KR940001396 B1 KR 940001396B1 KR 1019910004398 A KR1019910004398 A KR 1019910004398A KR 910004398 A KR910004398 A KR 910004398A KR 940001396 B1 KR940001396 B1 KR 940001396B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- forming
- layer
- aluminum
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000010408 film Substances 0.000 claims abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000005289 physical deposition Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1a도∼제1c도는 종래의 AL/TiN 구조의 다층배선 형성방법을 나타낸 공정순서도.
제2a도∼제2c도는 본 발명에 의한 다층배선 형성방법을 나타낸 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1배선층 11 : 장벽층
12 : 층간 절연막 13 : 비아홀
15 : 제2배선층 16 : 완충용 배선막
본 발명은 반도체 장치의 다층배선 형성방법에 관한 것으로, 특히 TiN 장벽층을 가진 알루미늄 배선막의 다층배선 형성방법에 관한 것이다.
최근 반도체 메모리 장치의 초고집적화 경향으로 배선설계가 자유롭고 융이하며 배선저항 및 전류용량등의 설정이 여유있게 할 수 있는 다층배선기술에 관한 연구가 활발히 진행되고 있다.
다층배선기술에서는 하층배선의 표면요철 때문에 상층배선의 단선문제, 배선사이의 쇼트문제등을 최소화 시키기 위해 층간절연막을 PSG와 같은 저온에서 용융되어 유동가능한 글래스를 사용하여 피복성을 향상시키고 있다. 그러나 알루미늄과 PSG막의 계면에서 알루미늄과 실리콘의 확산이 발생되며 알루미늄 박막의 표면에 힐록(hillok)과 같은 돌기가 생성되어 상하 배선사이의 단선, PSG막의 자체 응력에 의한 크랙(creak)의 발생, PSG막에 의한 알루미늄막의 스트레스미그레이션에 의한 단선등 다층배선의 신뢰성을 저하시키는 문제점이 지적되고 있다. 따라서 알루미늄과 층간절연막 사이의 Al 및 Si의 확산을 방지하기 위해 이들 사이에 장벽층을 개재한 금속배선 기술이 소개되고 있다. 장벽층으로는 TiN이 최적재료로 평가되고 있다.
제Ia도부터 제1c도를 참조하면, 종래의 다층배선 형성방법을 제1층의 알류미늄 박막(10)상에 TiN의 장벽층(11)을 형성하고, 장벽층(11)상에 PSG와 같은 층간절연막(12)을 피복하고 층간절연막(12)에 통상의 사진식각공정에 의해 비아홀(13)을 제1a도와 같이 형성한다. 이어서 층간절연막(12)의 비아홀(13)을 형성한 후 장벽층(11)을 식각한다. 이때 과도식각되면 알루미늄 박막(10)의 일부까지 식각되어 비아홀(13)의 프로파일이 제1b도에 도시한 바와 같이 열화되고, 또한 장벽층식각시 절연물인 중합체가 비아홀(13)내에 잔유물로 형성되는 경우가 발생된다. 이어서, 제2층의 알루미늄 박막(15)을 물리적 중착방법으로 형성하면 제1c도와 같이 비아홀(13)을 통하여 제1층의 알루미늄 박막(15)과 제2층의 알루미늄 박막(15)이 접촉되게 된다. 이 접촉부에는 상술한 개구부의 프로파일의 열화되고 비아홀(13)의 내벽에 알루미늄 박막의 피복성이 나빠져 단선되거나 가늘어진 부분에 전류집중으로 용단되는 문제점과 접촉부에 형성된 절연물인 티타늄 중합체의 잔유물에 의해 접촉부의 저항이 증가되는 문제점으로 금속배선의 신뢰성을 저하시키는 폐단이 있었다.
본 발명의 목적을 상기와 같은 종래 기술의 문제점을 해결하기 위하여 장벽층과 층간절연막 사이에 완충용 알루미늄 배선막을 개재하여 장벽층의 식각을 없앰으로써 금속배선의 상호연결의 신뢰성을 향상시킬 수 있는 다층배선의 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 다층배선 형성방법에 있어서, 제1층의 알루미늄 박막, TiN으로된 장벽층 및 알루미늄으로된 완충용 배선막을 차례로 퇴적하고 사진식각공정에 의해 상기 막들의 적층구조로 된 제1배선층을 형성하고 상기 제1배선층을 층간 절연막으로 피복하는 공정 ; 상기 층간절연막에 사진식각공정에 의해 개구를 형성하는 공정 ; 및 상기 개구형성후, 물리적 중착법에 의해 알루미늄을 퇴적하고 사진식각 공정에 의해 제2배선층을 형성하는 공정을 구비하는 것을 특징으로 한다.
첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하면 다음과 같다.
제2a도를 참조하면, 본 발명의 방법을 제1층의 알루미늄, 박막(10)상에 TiN과 같은 고융점 금속 질화물로된 장벽층(11)을 형성하고, 장벽층(11)상에 1000Å 이하의 두께를 가지며 알루미늄으로 된 완충용 배선막(16)을 형성하며 통상의 사진식각공정에 의해 제1층 배선패턴을 형성한 후, 결과물의 전표면에 이 완충용 배선막(16)상에 PSG와 같은 저융점 글래스로 된 층간절연막(12)을 피복한다. 그리고 사진식각공정에 의해 층간절연막(12)에 제2b도에 도시한 바와 같이 비아홀(13)을 형성하여 제1층 배선의 제2층 배선과 접촉한 부분을 오픈시킨다.
제2b도를 참조하면, 비아홀(13)이 형성된 결과물의 전표면에 알루미늄을 물리중착법에 의해 퇴적시키고 사진식각공정에 의해 제2층의 알루미늄 박막(15)을 형성한다.
따라서, 제2층 알루미늄 박막(15)은 비아홀(13)을 통해 비아홀(13)내에 노출된 완충용 배선막(16)과 직접 접촉되게 되므로 TiN의 장벽층(11)을 식각할 필요가 없다. 그러므로 비아홀(13)의 프로파일이 열화되거나 접촉부에 절연물인 중합체의 잔유물이 형성되거나 하는 폐단을 방지할 수 있다. 그래서 다층배선의 신뢰성을 보다 향상시킬 수 있다.
Claims (2)
- 반도체장치의 다층배선 형성방법에 있어서, 제1층의 알루미늄 박막, TiN으로딘 장벽층 및 알루미늄으로된 완충용 배선막을 차례로 퇴적하고 사진식각공정에 의해 상기 막들의 적층구조로 된 제1배선층을 형성하고 상기 제1배선층을 층간 절연막으로 피복하는 공정 ; 상기 층간절연막에 사진식각공정에 의해 개구를 형성하는 공정 ; 및 상기 개구형성후, 물리적 중착법에 의해 알루미늄을 퇴적하고 사진 식각 공정에 의해 제2배선층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
- 제1항에 있어서, 상기 완충용 배선막을 1000Å 이하로 형성하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004398A KR940001396B1 (ko) | 1991-03-20 | 1991-03-20 | 반도체장치의 다층배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004398A KR940001396B1 (ko) | 1991-03-20 | 1991-03-20 | 반도체장치의 다층배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920018966A KR920018966A (ko) | 1992-10-22 |
| KR940001396B1 true KR940001396B1 (ko) | 1994-02-21 |
Family
ID=19312275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910004398A KR940001396B1 (ko) | 1991-03-20 | 1991-03-20 | 반도체장치의 다층배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001396B1 (ko) |
-
1991
- 1991-03-20 KR KR1019910004398A patent/KR940001396B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920018966A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6975033B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20060110920A1 (en) | Low temperature nitride used as cu barrier layer | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| US6215188B1 (en) | Low temperature aluminum reflow for multilevel metallization | |
| KR940001396B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| KR100367487B1 (ko) | 반도체소자의 제조방법 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20050042697A (ko) | 반도체 소자의 구리확산 방지막 형성방법 | |
| KR960014462B1 (ko) | 다층 금속배선 형성 방법 | |
| US20010053596A1 (en) | Method of fabricating vias | |
| KR100227622B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100283480B1 (ko) | 반도체 디바이스용 금속 배선 및 그 제조 방법 | |
| KR100305208B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0168163B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100223748B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100284076B1 (ko) | 반도체 소자의 콘택홀 매립방법 | |
| KR100702803B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0171323B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100219053B1 (ko) | 반도체 장치의 금속막 형성방법 | |
| KR0147598B1 (ko) | 적층형태의 콘택을 갖는 반도체 장치의 배선층 형성방법 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |