JPH0418751A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0418751A
JPH0418751A JP12202590A JP12202590A JPH0418751A JP H0418751 A JPH0418751 A JP H0418751A JP 12202590 A JP12202590 A JP 12202590A JP 12202590 A JP12202590 A JP 12202590A JP H0418751 A JPH0418751 A JP H0418751A
Authority
JP
Japan
Prior art keywords
insulating layer
capacitor
layer
insulating
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12202590A
Other languages
English (en)
Inventor
Manabu Ishii
学 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP12202590A priority Critical patent/JPH0418751A/ja
Publication of JPH0418751A publication Critical patent/JPH0418751A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関するもので、詳細
には半導体装置中のコンデンサの製造プロセスに関する
ものである。
〔従来の技術〕
従来より製造されているコンデンサに、2枚の金属電極
の間に絶縁層をはさんだ重ね合せ形のものかある。この
従来技術に係るコンデンサを第2図に示す。
同図では半導体基板1上に配線金属2が形成され、その
上に絶縁層3が堆積され、さらにその上に配線金属4が
形成されている。そして、配線金属2と配線金属4とを
電極としてコンデンサが構成される。
〔発明が解決しようとする課題〕
ところでコンデンサにおいては、電極間の絶縁層の厚さ
を薄くすれば容量値が大きくなることが一般に知られて
いる。従ってコンデンサの絶縁層の薄層化を図れば、単
位面積当りの容量か大きいコンデンサか作成できる。し
かし、この絶縁層の薄層化か配線層等を形成する部分に
まで及ぶと、配線層での寄生容量が増加して性能が低下
してしまう。このため、通常はコンデンサを配置する領
域の絶縁層と配線等を配置する領域の絶縁層との厚さを
変えることによってこの問題を解消し7ている。しかし
、この工程が加わるために、コンデンサの製造プロセス
が複雑なものとなっていた。
そこで本発明は、単位面積当りの容量が大きいコンデン
サを含む゛V導体装置を、比較的簡単なプロセスで製造
できる製造方法を提供するものである。
〔課題を解決するための手段〕
本発明に係る半導体装置の製造方法は、半導体基板の上
層部にコンデンサの一方の電極となる半導体導電層を形
成する第1の工程と、この半導体、21(板上に第1絶
縁層およびこの第1絶縁層に対して選択的除去が可能な
第2絶縁層を順次積層する第2の工程と、この第2絶縁
層のうち導711層の上部にあたる領域を部分的に除去
する第3工程と、この第3工程により露1」1シた第1
絶縁層上に前記コンデンサの他方の電極となる金属膜を
形成1.、第2絶縁層上に配線用金属膜を形成する第4
−[程とを備えるものである。
〔作用〕
本発明に係る半導体装置の製造方法によれば、コンデン
サを配置する領域については薄い絶縁層が、それ以外の
領域については厚い絶縁層がそれぞれ形成される。
また、これらの厚さの違う絶縁層は、エツチング特性の
異なる2層の絶縁層の内1層だけを選択的にエツチング
することにより簡単に形成される。
〔実施例〕
以ド、添付図面を参照して本発明の一実施例を説明する
第1図は本発明の実施例を示す工程図である。
第1の工程として、例えばGaAsからなる1′。
導体基板11上に、フォトレジスト パターンニングする。そしてそのフォl− 1ノジスト
12をマスクにして1 8 0 K e Vの加速電圧
のもとてI X 1 013cm ”のドーズ量でSi
イオンを注入して導電層]3を形成する(第1図(a)
参照)。
第2のに程として、フォトレジスト12を除去し、その
上にSiONの第1絶縁層21を、プラズマCVD法を
用いて50〇への厚さで堆積する。
この堆積には使用ガスと17で、SiH,NHおよびN
20が使用される。さらにその上にSiNの第2絶縁層
22を、プラズマCVD法を用いて1. O O O△
の厚さで堆積する。この堆積には使用ガスとヒC,Si
H  およびNH3が用いられる。
これらの絶縁層の堆積後、8 0 0 ’Cで20分間
アニーリングする(第1図(b)参照)。
第3の工程として、RIE (反応性イオンエッヂング
)装置を用いて、第2絶縁層22の電極を形成する部分
を選択的にエツチングする。このときの使用ガスとして
はSF6が用いられ、RFパワー0 、  0 6 W
 / cl、ガス圧9−15Paの条件のもとて行われ
る。このエツチングでは、第1絶縁層21と第2絶縁層
22が1対10の割合で除去されるので、第2絶縁層の
選択的な除去が可能である(第1図(C)参照)。
第4の工程として、゛第1絶縁層21、第2絶縁層22
上に配線金属23を形成し、コンデンサを形成する(第
1図(d)参照)。
以上の工程によれば、導電層13と配線金属23を電極
とし、絶縁層に第1絶縁層21を用いることによって、
薄い絶縁層を持つ高い容量のコンデンサが製造できる。
また配線等を配置する部分については、第1絶縁層21
、第2絶縁層22の二重の絶縁層上に形成されるため、
絶縁層が十分に厚くなる。この工程によって寄生容量か
小さくでき、またアニール処理において不純物の活性化
を安定させることができる。さらにコンデンサ形成にあ
たり金属配線層を一つしか用いないため、配線の自由度
が制限されるということもない。
なお、本実施例では第1絶縁層にSiON,第2絶縁層
にSiNを用いているが、第1絶縁層にSiN,第2絶
縁層にSiONを用いても、木実絶倒と同等のコンデン
サか形成できる。但し、例えばエツチング時のガス圧を
5〜7Pa程度に調整するなどして選択エツチングする
ための条件を変え、第2絶縁層のエツチングレートを第
1絶縁層よりも高くする必要がある。
また本実施例で使用した絶縁層と異なった材質の絶縁層
を用いても、同等のコンデンサが形成される。但し、こ
の場合も選択的にエツチングできる特性を持った絶縁層
であることが必要である。
〔発明の効果〕
以上、詳細に説明したように本発明に係る半導体装置の
製造方法によれば、比較曲部t4tなプロセスで高い容
量値を持つコンデンサが形成できる。
言い換えれば、同一容量のコンデンサであればその体積
を小さくすることができ、半導体装置の小型化、動作速
度の高速化、高い歩留り、および低コスト化か図れる。
遣方法を示す断面斜視図、第2図は従来例を示す断面斜
視図である。
11・・半導体基板、12・・・フ第1・レジスト、]
3・・導電層、2]・・・第1絶縁層、22・・・第2
絶縁層、23・・・配線金属。

Claims (1)

  1. 【特許請求の範囲】  コンデンサを含む半導体装置の製造方法において、 半導体基板の上層部に前記コンデンサの一方の電極とな
    る半導体導電層を形成する第1の工程と、前記半導体基
    板上に第1絶縁層およびこの第1絶縁層に対して選択的
    除去が可能な第2絶縁層を順次積層する第2の工程と、 前記第2絶縁層のうち前記導電層の上部にあたる領域を
    部分的に除去する第3工程と、 前記第3工程により露出した前記第1絶縁層上に前記コ
    ンデンサの他方の電極となる金属膜を形成し、前記第2
    絶縁層上に配線用金属膜を形成する第4工程とを備える
    ことを特徴とする半導体装置の製造方法。
JP12202590A 1990-05-11 1990-05-11 半導体装置の製造方法 Pending JPH0418751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12202590A JPH0418751A (ja) 1990-05-11 1990-05-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12202590A JPH0418751A (ja) 1990-05-11 1990-05-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0418751A true JPH0418751A (ja) 1992-01-22

Family

ID=14825727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12202590A Pending JPH0418751A (ja) 1990-05-11 1990-05-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0418751A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5370214A (en) * 1992-10-14 1994-12-06 Nsk Ltd. Movable member feed device
JP2007228688A (ja) * 2006-02-22 2007-09-06 Iai:Kk アクチュエータ
CN103413694A (zh) * 2013-07-24 2013-11-27 南京大学 一种平面固态超级电容器的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5370214A (en) * 1992-10-14 1994-12-06 Nsk Ltd. Movable member feed device
JP2007228688A (ja) * 2006-02-22 2007-09-06 Iai:Kk アクチュエータ
CN103413694A (zh) * 2013-07-24 2013-11-27 南京大学 一种平面固态超级电容器的制备方法
CN103413694B (zh) * 2013-07-24 2015-12-09 南京大学 一种平面固态超级电容器的制备方法

Similar Documents

Publication Publication Date Title
US6319767B1 (en) Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique
JPH0418751A (ja) 半導体装置の製造方法
KR100482029B1 (ko) 엠아이엠 캐패시터 형성방법
JPS59218773A (ja) バイポ−ラトランジスタ構造体
JPH05343636A (ja) 半導体記憶装置の製造方法
JP3163761B2 (ja) 集積回路装置
JPH0969605A (ja) 薄膜容量素子およびその製造方法
JPH0254960A (ja) 半導体装置の製造方法
KR20000011198A (ko) 반도체장치및그제조방법
JPH10163430A (ja) 半導体装置およびその製造方法
KR100268776B1 (ko) 반도체 소자 제조방법
KR100515008B1 (ko) 복합 반도체 소자의 제조방법
JP2670309B2 (ja) 半導体装置の製造方法
JPH08306871A (ja) 誘電体キャパシタの製造方法
KR100269608B1 (ko) 캐패시터 형성방법
JPH04263466A (ja) 半導体装置の製造方法
CN114496754A (zh) 一次光刻制作hemt的栅极、源极和漏极的方法
JPH0218942A (ja) 電界効果トランジスタおよびその製造方法
JPH0758128A (ja) 半導体デバイスの製造方法
JPH10150146A (ja) 半導体装置の製造方法
KR20040060483A (ko) 반도체소자의 커패시터 제조방법
JPS62177957A (ja) 半導体集積回路装置
JPH03286563A (ja) 半導体装置およびその製造方法
JPH065626A (ja) 半導体装置の製造方法
JPH09237832A (ja) 半導体装置の製造方法