JPH06177260A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06177260A JPH06177260A JP32635792A JP32635792A JPH06177260A JP H06177260 A JPH06177260 A JP H06177260A JP 32635792 A JP32635792 A JP 32635792A JP 32635792 A JP32635792 A JP 32635792A JP H06177260 A JPH06177260 A JP H06177260A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- sog
- sog film
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ＳＯＧ膜を含むＡｌ層間膜を用いた２層配線に
おいて、スルーホール側壁に露出したＳＯＧ膜の溶剤が
ガスとなって放出されＡｌ配線のステップカバレッジを
悪化させたり、段切れさせたりするのを防ぐ。 【構成】スルーホール９ｂ，９ｃ予定領域近傍に下層Ａ
ｌ配線５ｂの一部をエッチングしたプール領域１１を形
成する。第１のプラズマ酸化膜６を堆積したのち、ＳＯ
Ｇ溶液をスピンコートしてから熱処理してＳＯＧ膜７を
形成する。このとき大面積の下層Ａｌ配線５ｂの上のＳ
ＯＧ溶液はプール領域１１に流れ込む。そのあとエッチ
バックしてスルーホール９ｂ，９ｃ予定領域のＳＯＧ膜
７を除去する。つぎに第２のプラズマ酸化膜８を形成し
たのち、スルーホール９ａ，９ｂ，９ｃを形成してから
上層Ａｌ配線１０を形成する。
おいて、スルーホール側壁に露出したＳＯＧ膜の溶剤が
ガスとなって放出されＡｌ配線のステップカバレッジを
悪化させたり、段切れさせたりするのを防ぐ。 【構成】スルーホール９ｂ，９ｃ予定領域近傍に下層Ａ
ｌ配線５ｂの一部をエッチングしたプール領域１１を形
成する。第１のプラズマ酸化膜６を堆積したのち、ＳＯ
Ｇ溶液をスピンコートしてから熱処理してＳＯＧ膜７を
形成する。このとき大面積の下層Ａｌ配線５ｂの上のＳ
ＯＧ溶液はプール領域１１に流れ込む。そのあとエッチ
バックしてスルーホール９ｂ，９ｃ予定領域のＳＯＧ膜
７を除去する。つぎに第２のプラズマ酸化膜８を形成し
たのち、スルーホール９ａ，９ｂ，９ｃを形成してから
上層Ａｌ配線１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明はＡｌ（アルミニウム）系
の多層配線を有する半導体装置に関し、特にＳＯＧ（ｓ
ｐｉｎ−ｏｎ−ｇｌａｓｓ）膜を含む層間絶縁膜を有す
る半導体装置に関するものである。
の多層配線を有する半導体装置に関し、特にＳＯＧ（ｓ
ｐｉｎ−ｏｎ−ｇｌａｓｓ）膜を含む層間絶縁膜を有す
る半導体装置に関するものである。
【０００２】
【従来の技術】多層配線の材料としてポリシリコンやＷ
Ｓｉ（タングステンシリサイド）が用いられているが、
まだＡｌ系配線が用いられたものが多い。抵抗率が小さ
いＡｌ系配線が２層配線や３層配線に用いられている。
Ｓｉ（タングステンシリサイド）が用いられているが、
まだＡｌ系配線が用いられたものが多い。抵抗率が小さ
いＡｌ系配線が２層配線や３層配線に用いられている。
【０００３】従来の２層Ａｌ配線について図３（ａ）の
平面図およびそのＡ−Ｂ断面図である図３（ｂ）を参照
して説明する。
平面図およびそのＡ−Ｂ断面図である図３（ｂ）を参照
して説明する。
【０００４】シリコン基板１上に形成された厚いフィー
ルド酸化膜２を隔ててゲート配線３が形成され、全面が
ＣＶＤ法によって形成されたＢＰＳＧからなるゲート層
間膜４によって覆われている。
ルド酸化膜２を隔ててゲート配線３が形成され、全面が
ＣＶＤ法によって形成されたＢＰＳＧからなるゲート層
間膜４によって覆われている。
【０００５】その上に下層Ａｌ配線５ａ，５ｂが形成さ
れ、Ａｌ層間膜で覆われている。Ａｌ層間膜は第１のプ
ラズマ酸化膜６、ＳＯＧ膜７および第２のプラズマ酸化
膜８の３層構造からなる。
れ、Ａｌ層間膜で覆われている。Ａｌ層間膜は第１のプ
ラズマ酸化膜６、ＳＯＧ膜７および第２のプラズマ酸化
膜８の３層構造からなる。
【０００６】Ａｌ層間膜６，７，８には下層Ａｌ配線５
ａ，５ｂと上層配線１０とを接続するスルーホール９
ａ，９ｂ，９ｃが開口されている。
ａ，５ｂと上層配線１０とを接続するスルーホール９
ａ，９ｂ，９ｃが開口されている。
【０００７】
【発明が解決しようとする課題】従来の２層Ａｌ配線に
は図３（ａ），（ｂ）に示すようにＳＯＧ膜７が用いら
れている。ＳＯＧ膜７はＳＯＧ溶液をスピンコート（回
転塗布）してから熱処理により溶剤を気化して焼成した
のち、ＲＩＥ（反応性イオンエッチング）によりエッチ
バックして平坦化する工程を経て形成される。スピンコ
ートのとき面積が小さい下層Ａｌ配線５ａの付近ではＳ
ＯＧ溶液が流れ出してほとんど残らない。一方、面積が
大きい下層配線５ｂの外周ではＳＯＧ膜７が薄くなる
が、中央ではＳＯＧ膜７が厚く残る。
は図３（ａ），（ｂ）に示すようにＳＯＧ膜７が用いら
れている。ＳＯＧ膜７はＳＯＧ溶液をスピンコート（回
転塗布）してから熱処理により溶剤を気化して焼成した
のち、ＲＩＥ（反応性イオンエッチング）によりエッチ
バックして平坦化する工程を経て形成される。スピンコ
ートのとき面積が小さい下層Ａｌ配線５ａの付近ではＳ
ＯＧ溶液が流れ出してほとんど残らない。一方、面積が
大きい下層配線５ｂの外周ではＳＯＧ膜７が薄くなる
が、中央ではＳＯＧ膜７が厚く残る。
【０００８】ＲＩＥによりエッチバックするとき、スル
ーホール９予定領域の厚さの異なるＳＯＧ膜７の一部を
エッチングする。アンダーエッチングの場合は面積が大
きい下層Ａｌ配線５ｂの上の中央ではＳＯＧ膜７が残る
ので、スルーホール９ｃを開口したとき側壁にＳＯＧ膜
７が露出することになる。ＳＯＧ溶液をスピンコートし
たのち熱処理で溶剤を気化するが、完全に除去すること
はできない。スパッタ法により上層配線１０を形成する
ときの温度上昇により、ＳＯＧ膜７の側壁から溶剤がガ
スとなって放出されて上層配線１０の付着を妨げる。ス
テップカバレッジ（段差被覆性）を悪化させて上層配線
１０の段切れを発生させ、半導体装置の歩留を下げる。
ーホール９予定領域の厚さの異なるＳＯＧ膜７の一部を
エッチングする。アンダーエッチングの場合は面積が大
きい下層Ａｌ配線５ｂの上の中央ではＳＯＧ膜７が残る
ので、スルーホール９ｃを開口したとき側壁にＳＯＧ膜
７が露出することになる。ＳＯＧ溶液をスピンコートし
たのち熱処理で溶剤を気化するが、完全に除去すること
はできない。スパッタ法により上層配線１０を形成する
ときの温度上昇により、ＳＯＧ膜７の側壁から溶剤がガ
スとなって放出されて上層配線１０の付着を妨げる。ス
テップカバレッジ（段差被覆性）を悪化させて上層配線
１０の段切れを発生させ、半導体装置の歩留を下げる。
【０００９】一方、オーバーエッチングの場合は面積の
小さい下層Ａｌ配線５ａ上の第１のプラズマ酸化膜６が
薄くなったり、エッチングレートの大きいＳＯＧ膜７が
薄くなる。下層Ａｌ配線５ａ近傍のＳＯＧ膜７が薄くな
ると平坦性が悪くなって段差が残り、Ａｌエッチング工
程でショート不良を発生させ、半導体装置の歩留を下げ
る。
小さい下層Ａｌ配線５ａ上の第１のプラズマ酸化膜６が
薄くなったり、エッチングレートの大きいＳＯＧ膜７が
薄くなる。下層Ａｌ配線５ａ近傍のＳＯＧ膜７が薄くな
ると平坦性が悪くなって段差が残り、Ａｌエッチング工
程でショート不良を発生させ、半導体装置の歩留を下げ
る。
【００１０】
【課題を解決するための手段】本発明の半導体装置は半
導体基板の一主面上に下層配線、ＳＯＧ膜を含む層間絶
縁膜および上層配線が形成され、前記下層配線および前
記上層配線を接続するスルーホールが形成され、前記下
層配線の前記スルーホール直下を除く近傍に開口が形成
されたものである。
導体基板の一主面上に下層配線、ＳＯＧ膜を含む層間絶
縁膜および上層配線が形成され、前記下層配線および前
記上層配線を接続するスルーホールが形成され、前記下
層配線の前記スルーホール直下を除く近傍に開口が形成
されたものである。
【００１１】
【実施例】本発明の第１の実施例について図１（ａ）の
平面図およびそのＡ−Ｂ断面図である図１（ｂ）を参照
して説明する。
平面図およびそのＡ−Ｂ断面図である図１（ｂ）を参照
して説明する。
【００１２】シリコン基板１上に形成された厚いフィー
ルド酸化膜２を隔ててポリシリコンからなるゲート配線
３が形成され、全面がＣＶＤ法によって形成されたＢＰ
ＳＧからなるゲート層間膜４によって覆われている。
ルド酸化膜２を隔ててポリシリコンからなるゲート配線
３が形成され、全面がＣＶＤ法によって形成されたＢＰ
ＳＧからなるゲート層間膜４によって覆われている。
【００１３】その上にスパッタ法で形成された下層Ａｌ
配線５ａ，５ｂが形成され、Ａｌ層間膜で覆われてい
る。Ａｌ層間膜は第１のプラズマ酸化膜６、ＳＯＧ膜７
および第２のプラズマ酸化膜８の３層構造からなる。
配線５ａ，５ｂが形成され、Ａｌ層間膜で覆われてい
る。Ａｌ層間膜は第１のプラズマ酸化膜６、ＳＯＧ膜７
および第２のプラズマ酸化膜８の３層構造からなる。
【００１４】スルーホールが孤立している領域では従来
例と同様にしてＡｌ層間膜６，７，８に下層Ａｌ配線５
ａと上層配線１０とを接続するスルーホール９ａが開口
されている。一方、複数のスルーホールが形成される面
積が大きい下層Ａｌ配線５ｂは局所的にエッチングして
プール領域１１を形成した。このプール領域１１はＳＯ
Ｇ溶液をスピンコートするときの液溜めとなる。
例と同様にしてＡｌ層間膜６，７，８に下層Ａｌ配線５
ａと上層配線１０とを接続するスルーホール９ａが開口
されている。一方、複数のスルーホールが形成される面
積が大きい下層Ａｌ配線５ｂは局所的にエッチングして
プール領域１１を形成した。このプール領域１１はＳＯ
Ｇ溶液をスピンコートするときの液溜めとなる。
【００１５】面積が大きい下層Ａｌ配線５ｂ上には第１
のプラズマ酸化膜６を介してＳＯＧ膜７が形成されてい
るが、スピンコート工程においてＳＯＧ溶液がプール領
域１１に流れるので、下層Ａｌ配線５ｂ上に残るＳＯＧ
膜７は下層Ａｌ配線５ａ上に残るＳＯＧ膜７と同等の厚
さまで減少する。
のプラズマ酸化膜６を介してＳＯＧ膜７が形成されてい
るが、スピンコート工程においてＳＯＧ溶液がプール領
域１１に流れるので、下層Ａｌ配線５ｂ上に残るＳＯＧ
膜７は下層Ａｌ配線５ａ上に残るＳＯＧ膜７と同等の厚
さまで減少する。
【００１６】したがってエッチバックのあとは下層Ａｌ
配線５ａ，５ｂ上にＳＯＧ膜７は残らない。エッチバッ
ク時間は従来例よりも短くすることができるので、下層
Ａｌ配線５ａ，５ｂの間に残るＳＯＧ膜７の膜厚が厚く
なる。下層Ａｌ配線５ａ，５ｂ上の第１のパラズマ酸化
膜６の膜厚はほぼ等しくなり、平坦性が向上する。
配線５ａ，５ｂ上にＳＯＧ膜７は残らない。エッチバッ
ク時間は従来例よりも短くすることができるので、下層
Ａｌ配線５ａ，５ｂの間に残るＳＯＧ膜７の膜厚が厚く
なる。下層Ａｌ配線５ａ，５ｂ上の第１のパラズマ酸化
膜６の膜厚はほぼ等しくなり、平坦性が向上する。
【００１７】このあと下層Ａｌ配線５ａ，５ｂ上に形成
したスルーホール９ａ，９ｂ，９ｃの側壁にＳＯＧ膜７
が露出しないので、スルーホール９ａ，９ｂ，９ｃ上に
スパッタ法で形成する上層Ａｌ配線１０を形成しても問
題が生じる恐れがなくなった。
したスルーホール９ａ，９ｂ，９ｃの側壁にＳＯＧ膜７
が露出しないので、スルーホール９ａ，９ｂ，９ｃ上に
スパッタ法で形成する上層Ａｌ配線１０を形成しても問
題が生じる恐れがなくなった。
【００１８】つぎに本発明の第２の実施例について図２
（ａ）の平面図およびそのＡ−Ｂ断面図である図２
（ｂ）を参照して説明する。
（ａ）の平面図およびそのＡ−Ｂ断面図である図２
（ｂ）を参照して説明する。
【００１９】第１の実施例と違うところは本実施例では
スルーホール９ｂ，９ｃ形成予定領域に予めゲート配線
３ｂを形成する。すなわちゲート形成工程において、ゲ
ート配線３ａ，３ｂを同時に形成する。このゲート配線
３ｂは電気的には他の導体とは接続されていない。その
ほかは第１の実施例と同一である(3) 。
スルーホール９ｂ，９ｃ形成予定領域に予めゲート配線
３ｂを形成する。すなわちゲート形成工程において、ゲ
ート配線３ａ，３ｂを同時に形成する。このゲート配線
３ｂは電気的には他の導体とは接続されていない。その
ほかは第１の実施例と同一である(3) 。
【００２０】本実施例ではＳＯＧ溶液をスピンコートし
てＳＯＧ膜７を形成する工程で、スルーホール９ｂ，９
ｃ形成予定領域の第１のプラズマ酸化膜６とプール領域
１１との段差がゲート配線３ｂの膜厚だけ第１の実施例
よりも大きい。そのためスルーホール９ｂ，９ｃ形成予
定領域の第１のプラズマ酸化膜６の上のＳＯＧ膜７はさ
らに薄くなり、スルーホール９ａ形成予定領域の第１の
プラズマ酸化膜６とほとんど同一の膜厚になる。
てＳＯＧ膜７を形成する工程で、スルーホール９ｂ，９
ｃ形成予定領域の第１のプラズマ酸化膜６とプール領域
１１との段差がゲート配線３ｂの膜厚だけ第１の実施例
よりも大きい。そのためスルーホール９ｂ，９ｃ形成予
定領域の第１のプラズマ酸化膜６の上のＳＯＧ膜７はさ
らに薄くなり、スルーホール９ａ形成予定領域の第１の
プラズマ酸化膜６とほとんど同一の膜厚になる。
【００２１】
【発明の効果】Ａｌ層間膜のスルーホール形成予定領域
以外の下層Ａｌ配線の一部をエッチングしたプール領域
を設けた。その結果、Ａｌ層間膜の一部となるＳＯＧ溶
液をスピンコートするとき、スルーホール形成予定領域
上のＳＯＧ溶液がプール領域に流れて、エッチバック後
には全てのスルーホール形成予定領域上にはＳＯＧ膜が
残らないようにすることができる。
以外の下層Ａｌ配線の一部をエッチングしたプール領域
を設けた。その結果、Ａｌ層間膜の一部となるＳＯＧ溶
液をスピンコートするとき、スルーホール形成予定領域
上のＳＯＧ溶液がプール領域に流れて、エッチバック後
には全てのスルーホール形成予定領域上にはＳＯＧ膜が
残らないようにすることができる。
【００２２】したがってＡｌ層間膜をエッチングしてス
ルーホールを開口しても、スルーホール開口の側壁には
ＳＯＧ膜が露出することはない。その上に上層ＡＬ配線
を形成してもスルーホールからアウトガスを発生しな
い。スルーホールによる段差も小さくなってステップカ
バレッジが改善されて半導体装置の歩留および信頼性が
向上した。
ルーホールを開口しても、スルーホール開口の側壁には
ＳＯＧ膜が露出することはない。その上に上層ＡＬ配線
を形成してもスルーホールからアウトガスを発生しな
い。スルーホールによる段差も小さくなってステップカ
バレッジが改善されて半導体装置の歩留および信頼性が
向上した。
【図１】（ａ）は本発明の第１の実施例を示す平面図で
ある。（ｂ）は（ａ）のＡ−Ｂ断面図である。
ある。（ｂ）は（ａ）のＡ−Ｂ断面図である。
【図２】（ａ）は本発明の第２の実施例を示す平面図で
ある。（ｂ）は（ａ）のＡ−Ｂ断面図である。
ある。（ｂ）は（ａ）のＡ−Ｂ断面図である。
【図３】（ａ）は従来の２層配線を示す平面図である。
（ｂ）は（ａ）のＡ−Ｂ断面図である。
（ｂ）は（ａ）のＡ−Ｂ断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３，３ａ，３ｂ ゲート配線 ４ ゲート層間膜 ５ａ，５ｂ 下層Ａｌ配線 ６ 第１のプラズマ酸化膜 ７ ＳＯＧ膜 ８ 第２のプラズマ酸化膜 ９ａ，９ｂ，９ｃ スルーホール １０ 上層Ａｌ配線 １１ プール領域
Claims (4)
- 【請求項１】 半導体基板の一主面上に下層配線、ＳＯ
Ｇ膜を含む層間絶縁膜および上層配線が形成され、前記
下層配線および前記上層配線を接続するスルーホールが
形成され、前記下層配線の前記スルーホール直下を除く
近傍に開口が形成された半導体装置。 - 【請求項２】 金属膜からなる上層配線が形成された請
求項１記載の半導体装置。 - 【請求項３】 スルーホール直下の下層配線直下に段差
を有する請求項１記載の半導体装置。 - 【請求項４】 ＳＯＧ膜の上下に酸化膜または窒化膜が
形成されている請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32635792A JPH06177260A (ja) | 1992-12-07 | 1992-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32635792A JPH06177260A (ja) | 1992-12-07 | 1992-12-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177260A true JPH06177260A (ja) | 1994-06-24 |
Family
ID=18186895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32635792A Pending JPH06177260A (ja) | 1992-12-07 | 1992-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033388A (ja) * | 2000-07-17 | 2002-01-31 | Sony Corp | 半導体装置とその製造方法 |
-
1992
- 1992-12-07 JP JP32635792A patent/JPH06177260A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033388A (ja) * | 2000-07-17 | 2002-01-31 | Sony Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPH06177260A (ja) | 半導体装置 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH11289012A (ja) | 半導体装置及びその製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP2000269265A (ja) | 半導体装置 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH1187507A (ja) | 半導体装置およびその製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPH07240467A (ja) | 配線の形成方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH01272139A (ja) | 多層配線の形成方法 | |
| KR100271402B1 (ko) | 반도체소자의접촉구형성방법 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH0677332A (ja) | 半導体装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH09330976A (ja) | 半導体装置の製造方法 | |
| KR20050032305A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990622 |