JPS5968953A - モノリシツク集積回路の製造方法 - Google Patents

モノリシツク集積回路の製造方法

Info

Publication number
JPS5968953A
JPS5968953A JP58168096A JP16809683A JPS5968953A JP S5968953 A JPS5968953 A JP S5968953A JP 58168096 A JP58168096 A JP 58168096A JP 16809683 A JP16809683 A JP 16809683A JP S5968953 A JPS5968953 A JP S5968953A
Authority
JP
Japan
Prior art keywords
layer
metallization
polyimide
insulating layer
inorganic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58168096A
Other languages
English (en)
Inventor
ハラルト・エツガ−ス
アンドレアス・グラスル
マンフレ−ト・ケルシユバウム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS5968953A publication Critical patent/JPS5968953A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路のｐｎ接合を収容するのに用いられ
、単結晶のシリコンからなるのが望ましい半導体基板の
表面が５Ｌ０２層を備え、その８１０２層は導体路によ
って、もしくは半導体１古板の表面と５ｉ０２層を介在
させて容量的に結合さり。
た電極によって与えられる第一のメタライズ層のための
支持体として用いられ、第一のメタライズ層を作った後
にこのメタライズ層は絶縁層で覆われ、この絶縁層はそ
のパターン形成の後に導体路に加工されるべき別のメタ
ライズ層のための支持体として用いら、ｈるモノリシッ
ク集積回路の製造方法に関する。
このような方法によっていわゆる２層配線あるいは多層
配線をもつ集積回路が得られる。多層配線をもつ集積回
路の狭義の際には、最近の経験が示すように、隣接する
メタライズ平面（配線層）の間に平らな誘電体を挿入す
ることがますます必要になっている。横方向の構造の大
きさを減少させることがますます盛んとなっているが、
２層より多い配線層を使用する際に特（−５ＩＣ技術に
おける導体路の絶縁もしくは被覆のために通常用いられ
る誘電体（例えばＣＶＤ酸化物、すなわち気相析出Ｓｉ
Ｏ２、ＰＣＶＤ酸化物あるいはＰＣＶＤ窒化物、スパッ
タ酸化！ｌ（ロ）が中間誘電体としてその適用に限界が
あることが判明している。何故なら、製１亀上、および
得られた集積回路の信頼性に関して揺われるからである
。
それに代わる一つの方法は、フォトレジストのようζ二
その都度」！後のメタライズ平面の上（−設けられ１次
のメタライズ平面に対し支持体として上面の良好な平滑
化をもたらすポリイミドまたは他の有機絶縁材料を挿入
することである。このようなポリイミド層の設置につづ
く熱処理は、架橋（環化）とそれに伴ってこの層の安定
化とに導く。
イミドのフォトレジストに対する緊密な類似性はもちろ
ん別の工程段階の際５％に後続の導体路面のパターン形
成の際に重要な制限を表わす。それに加えて、プラズマ
窒化物からなる下地上のメタライズ層の伺着性との比較
が示すように、ポリイミド下地上のメタライズ層の僅か
な付着性が牛する。
個々の導体路面の間ζ二必要な導電接続のために必要な
コンタクトホールなポリイミドからなる絶縁層中に生成
するために、生成すべきコンタクトホールの場所に限定
して適用される特殊な溶媒を利用する。しかし例えば中
性のイオンビームを用いて実施することができるドライ
エツチングはより有効である。イオンビームの作用は、
適切なマスクを甲いてポリイミド層の目指す場所に限定
されなければならない。このためには無機材料からなる
補助マスク層が役立ち、それはメタライズ層を設ける前
にポリイミド層の表面から再び除去する。
本発明のｉ］的は、冒頭に述べた種類の方法において、
一方では個々の導体路面を覆うべきそれぞれ存在する絶
縁中間層の良好な平滑化と、他方では個々の導体路面を
形成するメタライズ層のそれぞれの下地への良好な付着
性とを保証するように配慮することにある。
この目的を達成するため本発明によれば５冒頭に述べた
ようなモノリシック集積回路の製造方法において、設け
られたメタライズ層をそのパターン形成の後にポリイミ
ド層により、またそのポリイミド、層をプラズマ放電に
より設けられる無機の絶縁層で覆い、その無機絶縁層を
導体路に加工されるべき別のメタライズ層の支持体とし
て用いるｌ〆。
個々のポリイミド層（たかだか最後のポリイミド層を除
いて）の上にそれぞれプラズマ放電により設けられる無
機絶Ｇ層は窒化シリコンからなることが望ましい。なぜ
ならそうすることにより、その上に設けられるメタライ
ズ層の餉々の導体路は極めて安定に付着するからである
。他方それぞれ下のメタライズ層と窒化シリコン層との
間にポリイミドからなる〜を使用することは、ポリイミ
ド層の厚さが非常に薄い場合でもその上にプラズマ放１
程によって設けられる無機絶縁層用特１′−窒化シリコ
ン層が平らな下地を得ることを保証する。
それによってとりわけ重なり合って配置されたメタライ
ズ平面に属し、それぞれ上の導体路の剥離に導きやすい
導体路の交差位置の影響が充分除かれる。そり、ぞれの
ポリイミド層を被覆する無機、電線層は、場合によって
は他の絶線材料、例えば５ｉｏ２からなることもできる
。個々のメタライズ平面のための金満としては５例えば
蒸着あるいはスパッタリングによって設けられるアルミ
ニウムを使用することが望ましい。
２層あるいは多層配線を有する集積半導体回路の通常の
製造方法におけると同様に１本発明の場合にも隣接する
導体路面間に備えられる導電接続の役をする５その下に
位置する導体路へのコンタクトボールの生成に役立つ絶
縁中間層のパターン形成が必要である。このコンタクト
ホールを次の導体路面の作成の目的に必要なメタライズ
の場合に、そ、ｌｔぞれ（新しいメタライズ層から形成
されるべき導体路を構成する）金属層により充てんする
。
本発明においては、それぞれ前にあるメタライズ層を覆
う絶縁層中にコンタクトホールな作成する際に、この絶
縁層の下部を形成するポリイミド層のパターン形成も、
ポリイミド層を覆う無機絶縁層のパターン形成も肝要で
あり、その場合両層の横方向に関してのパターン形成は
同一でなければならない。コンタクトホールの作成のた
めのポリイミド層のパターン形成は、既に述べたように
。
湿式化学的に（すなわち、例えばフォトレジスト現像液
または苛性カリ液のようなポリイミド用液体溶媒を使用
して）またはプラズマ放電によって行（２ うことかできる。このために先ず、全コ惑けられた無機
絶縁層を、生成されるべきパターンを限定するフォトレ
ジストマスクで覆い、それから始めて所望のパターン形
成を無機絶縁層に、それから七の下に存在するポリイミ
ド層に生成するのが有効である。
湿式化学的方法によって行うならば、まずパターン形成
された無機絶縁層がポリイミド層のパターン形成のため
のエッチマスクとして有効に役立つ。何故なら無機絶縁
層は多くの場合（例えば無機絶縁層用の材料として窒化
シリコンを用いた場合〕ポリイミド層のパターン形成の
ために使用すべき溶媒に対して安定であるからである。
他方無機絶縁層およびその下に存在するポリイミド層の
プラズマエツチングによる同時パターン形成の場合には
、無機絶縁層を覆うマスクが変更なくポリイミド層用の
パターン形成マスクとして役立つ。
本発明による方法は例えば次のように進められる。
ａ〕　下の導体路の上にポリイミド（例えば１．５μ山
の厚さ）およびプラズマ窒化物（例えばｏ、］５μ島の
厚さ）からなるサンドイッチを設け、ｂ）プラズマ窒化
層をコンタクトホールパターン作成のための通常の方法
によって処理し。
Ｃ）パターン形成されたプラズマ窒化層をポリイミド層
のパターン形成用のエツチングマスクとし％ｊ６よび上
の導体路面のメタライズ用の支持体として用いる。
ポリイミド層のパターン形成の場合に、プラズマ窒化物
マスクのアンダーエツチングを避けるべきである。これ
はイオンビームエツチングあるいは反応性イオンエツチ
ングのような鴇方性エツチング法０済用（二よって達成
することができる。
次に本発明の実施例を第１図および第２図を引用して記
述する。
単結晶シリコンからなることが望ましい、基板ＳＵの内
部に、ドーピングマスクとして５ｉｏ２層を使用して通
常の方法で集積回路のドーピング構造を作成した後、基
板ＳＵの表面に絶縁物として残留する５１０２層の上に
アルミニウムからなるのが望ましいメタライズ層が設け
られ、それが５ｉｎ２層中のコンタクトホールを介して
基板表面への必要な接続を自動的に得る。第一の導体路
面の基礎を形成するメタライズ層を適切にエツチングす
ることによって第一のツタライズ平面の導体路ＡＬＩを
得る。
本発明によれば、ここで第一のメタライズ平面の導体路
（もしくは半導体表面を容量的に制御する゛電極）によ
って覆われたＳ　ｉ　Ｏ７層の全面を約１．５μｍの厚
さのポリイミドからなる層］）ＯＬで覆う力ζそのこと
はフォトンシスト層の設置のための通常の方法で行うこ
とができる。最後に、設けられたパターン未形成のポリ
イミド層を、適当な反応ガス（例えばＮＪ（ｓ　ｔ　　
ＳｉＨ４およびＡｒまたはＨ２）中のプラズマ放電によ
って得られた０、１５μ鶏の厚さが有効な窒化シリコン
層５ｔ３Ｎ。
によって被覆する。
それからフォトレジスト・エツチング技術を使用して、
例えばプラズマエツチング技術を使用して、ポリイミド
層表面のフォトレジストマスクで覆われていない場所の
窒化層Ｓｉ、Ｎ、が局部的に除去され、その結果第１図
に見られる状態が得られる。ここでエッチマスクとして
ＳｉＮ４層を使用して、Ｓｉ、Ｎ４層で覆われておらず
、第一のメタライズ平面の導体路ΔＬ】　の目ざす接触
位置に通じる場所のポリイミドｌ１ＰＯＬも除去し、そ
の結果第一のメタライズ平面の目ざした接触位置に、第
二の導体路の基礎を形成するメタライズ層の設置の際に
第一のメタライズ平面の接触位置への所望の接続が自動
的に生ずる。第二の導体路に対するメタライズも、通常
の方法で、例えばアルミニウムあるいは他の適切な接触
金属のスパッタリングまたは蒸着によって作られ、それ
から公知の方法で。
例えばフォトレジスト・エツチング技術を使用してパタ
ーンが形成され、その結果第二の導体路面の導体路ＡＬ
２　が生ずる。それによって得られた状態が第２図に示
されている。
第２図に示されたものに第三のメタライズ平面を備えよ
うとするならば、窒化層にそれが支持する導体路ＡＬ２
　と−緒に全面に別のポリイミド層を備え、そのポリイ
ミド鳴を別のプラズマＳｉ３Ｎ４層で覆い、その５ｊ３
Ｎ４層を第三の導体路平面に対する支持体として用いる
。本発明による方法が第四の導体路面などの生成に対し
ても利用できることは容易に理解できる。
本発明による方法の利点をまとめると次のとおりである
。
１、）　　第二、第三などの導体路面も無機の下地の上
に設けられ、その結果これらの導体路にもすぐれた付着
性が保証される。　　　　２）第二の導体路面ならびに
場合により備えられる別の導体路面に対するメタライズ
の場合にも極度に残留ガスに左右されるスバツタ工程に
清浄な無１機の下地が提供される。
３）隣接する導体路面の間の中間層に対する無機誘電体
の利点が中間誘電体としての無機絶縁層の利点と併合さ
れる。″
【図面の簡単な説明】
第１図、第２図は本発明方法の各工程における集積回路
の断面図である。 ＳＵ・・・半導体基板、　ＡＬｉ　・・・　導体路（第
一のメタライズ層）、　　ＡＬ２・・・　導体路（第二
のメタライズ層３．　　Ｓｔｏｗ・・・　ｓｔｏ、層、
ＰＯＬ・・・　ポリイミド層、　　Ｓｉ３Ｎ４・・・　
３ｉ３Ｎ、層。

Claims (1)

  1. 【特許請求の範囲】 １）集積回路のｐｎ接合を収容するのに用いられ、単結
    晶のシリコンからなる半導体基板の表面が５ｔＯ２層を
    備え、その３１０２層は導体路によって、もしくは半導
    体基板の表面と５ｉｏｔ層を介在させて容量的に結合さ
    れた電極によって与えられる第一のメタライズ序のため
    の支持体として用いられ、第一のメタライズ層を作った
    （ｌｒ二このメタライズ層は絶縁層で覆われ、この絶縁
    層はそのパターン形成の後に導体路に加工されるべき別
    のメタライズ層のための支持体として用いられるモノリ
    シック集積回路の製造方法において、設けられた第一の
    メタライズ層をそのパターン形成の後にポリイミド層に
    より、またそのポリイミド層をプラズマ放電により設け
    るべき無機絶縁層で覆い、その無機絶縁層を導体路源に
    加工すべき別のメタライズ層の支持体として用いること
    を特徴とするモノリシック集積回路の製、雄方法。 ２）無機絶縁層に対する材料として窒化シリコンを用い
    ることを特徴とする特許請求の範囲第１項記載の製造方
    法。 ３）ポリイミド層を１．５μｍの厚さに、無機絶縁層を
    ０．１５〜０．３０μ扉の厚さに調整することを特徴と
    する特許請求の範囲第１項または第２項記載の製造方法
    。 ４）両絶縁層の少なくとも一方のパターン形成が、プラ
    ズマエツチングを使用して生成されることを特徴とする
    特許請求の範囲第１項ないし第３項のいずれかに記載の
    Ｈ費方法。 ５）ポリイミド層のパターン形成を、それを覆う無機絶
    縁層のアンダーエツチングが起こらないように実施する
    ことを特徴とする特許請求の範囲第１頃ないし第４項の
    いずれかに記載の製造方法。
JP58168096A 1982-09-21 1983-09-12 モノリシツク集積回路の製造方法 Pending JPS5968953A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE32349076 1982-09-21
DE19823234907 DE3234907A1 (de) 1982-09-21 1982-09-21 Verfahren zum herstellen einer monolithisch integrierten schaltung

Publications (1)

Publication Number Publication Date
JPS5968953A true JPS5968953A (ja) 1984-04-19

Family

ID=6173751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58168096A Pending JPS5968953A (ja) 1982-09-21 1983-09-12 モノリシツク集積回路の製造方法

Country Status (3)

Country Link
EP (1) EP0103879A1 (ja)
JP (1) JPS5968953A (ja)
DE (1) DE3234907A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156835A (ja) * 1985-12-28 1987-07-11 Nec Corp 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
US4693780A (en) * 1985-02-22 1987-09-15 Siemens Aktiengesellschaft Electrical isolation and leveling of patterned surfaces
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPS62261156A (ja) * 1986-04-30 1987-11-13 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 導電性バイア経路の形成方法
JPS6319896A (ja) * 1986-07-14 1988-01-27 日本電気株式会社 多層配線基板
EP0296707A1 (en) * 1987-06-12 1988-12-28 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
DE3802403A1 (de) * 1988-01-28 1989-08-10 Licentia Gmbh Halbleiteranordnung mit polyimidpassivierung
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
GB2279804A (en) * 1993-07-02 1995-01-11 Plessey Semiconductors Ltd Insulating layers for multilayer wiring
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421073B2 (ja) * 1974-04-15 1979-07-27
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS56140648A (en) * 1980-04-04 1981-11-04 Hitachi Ltd Semiconductor integrated circuit device
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
IT1153991B (it) * 1980-10-29 1987-01-21 Rca Corp Metodo per creare una struttura a metallizzazione dielettrico
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156835A (ja) * 1985-12-28 1987-07-11 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3234907A1 (de) 1984-03-22
EP0103879A1 (de) 1984-03-28

Similar Documents

Publication Publication Date Title
JPH11176814A (ja) 半導体装置の製造方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP2809131B2 (ja) 半導体装置の製造方法
TW413917B (en) Semiconductor device and method of manufacturing the same
JPS58213449A (ja) 半導体集積回路装置
JP2508831B2 (ja) 半導体装置
JPH0330992B2 (ja)
JPH0230137A (ja) 半導体装置の配線形成方法
JPH0612789B2 (ja) 半導体装置
JP2002110788A (ja) 半導体装置およびその製造方法
JPS58110055A (ja) 半導体装置
JP2001093975A (ja) 半導体装置及びその製造方法
JPH0856024A (ja) 集積回路の製造方法
KR20050032305A (ko) 반도체소자의 금속배선 형성방법
JPS5932153A (ja) 半導体装置の製造方法
KR100248621B1 (ko) 반도체소자의 제조방법
KR0127689B1 (ko) 다층 금속배선 형성방법
KR0126777B1 (ko) 반도체 장치의 다층배선방법
JPH08139185A (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JP2727587B2 (ja) 多層配線法
JPH05160126A (ja) 多層配線形成法
JPS6015948A (ja) 半導体装置の製造法
JPH03280431A (ja) 多層配線の製造方法および装置