JPH11176814A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11176814A
JPH11176814A JP9343290A JP34329097A JPH11176814A JP H11176814 A JPH11176814 A JP H11176814A JP 9343290 A JP9343290 A JP 9343290A JP 34329097 A JP34329097 A JP 34329097A JP H11176814 A JPH11176814 A JP H11176814A
Authority
JP
Japan
Prior art keywords
insulating film
resist mask
plasma
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9343290A
Other languages
English (en)
Other versions
JP3193335B2 (ja
Inventor
Eiji Tamaoka
英二 玉岡
Tetsuya Ueda
哲也 上田
Nobuo Aoi
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP34329097A priority Critical patent/JP3193335B2/ja
Priority to US09/206,982 priority patent/US6232237B1/en
Publication of JPH11176814A publication Critical patent/JPH11176814A/ja
Application granted granted Critical
Publication of JP3193335B2 publication Critical patent/JP3193335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Abstract

(57)【要約】 【課題】 レジストマスクをアッシングする際、ＨＳＱ
材料が膜減りして後退したり、水分を多く含む吸湿性の
高い膜に変質しないようにする。 【解決手段】 基板１の上にＳｉ−Ｈ結合を含む絶縁膜
５を形成した後、絶縁膜５の選択された領域上にレジス
トマスク７を形成する。絶縁膜５のうちレジストマスク
７で覆われていない部分をエッチングし、絶縁膜５にビ
ア８を形成した後、レジストマスク７を除去する。この
レジストマスク７を除去する際、水蒸気プラズマ９また
は水素と酸素の混合ガスから形成したプラズマを用いて
レジストマスク７をアッシングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。更に詳細には、レジストマスクの灰化
(アッシング)処理工程を含む製造方法に関する。
【０００２】
【従来の技術】ＬＳＩなどの半導体装置の高集積化に伴
い、配線構造の多層化および高密度化が進んでいる。多
層に形成された配線構造の上層部では段差が大きくなる
ため、その上に微細な配線パターンを形成すると、配線
が断線するなどの問題が生じる。多層配線の形成を容易
にするためには層間絶縁膜の平坦化が必要である。層間
絶縁膜の平坦化方法として、各種方法が開発されてい
る。その中でも、特に、スピンオングラス（ＳＯＧ）法
は、段差を有する半導体基板表面に無機材料や有機材料
の液状絶縁材料を塗布し、それによって平坦な表面を有
する層間絶縁膜を形成する方法である。ＳＯＧ法は、プ
ロセスが容易なため広く用いられている。
【０００３】一方、配線構造の高密度化によって配線間
容量が増大している。配線間容量は、信号遅延時間およ
び消費電力の増加やクロストークなどの原因となり、半
導体デバイスの動作性能に影響を与える。配線間容量を
低減するために、低誘電率の絶縁膜材料が必要とされて
いる。
【０００４】現在広く用いられている典型的な絶縁膜材
料は、熱酸化法やＣＶＤ（化学的気相成長）法によって
形成したシリコン酸化膜である。これらの比誘電率は
３．９から５．０程度である。配線間容量の低減のため
には、比誘電率のより小さい材料が必要とされている。
低誘電率絶縁膜の形成方法としては各種方法が提案され
ている。ＳＯＧ法も広く用いられている。
【０００５】近年、比誘電率が３．０程度の低誘電率絶
縁膜材料として、水素化シルセスキオキサン（ＨＳＱ）
が注目されている。ＨＳＱは、バランスらの論文（1992
VMIC Conference）や、プラマニクらの論文（1993 VMI
C Conference）に詳述されている。ＨＳＱは、図１に示
すように立方体のポリマー構造を有しており、その一般
式は（ＨＳｉＯ1.5）2nである（ｎ＝２から８）。ＨＳ
Ｑ層はＳＯＧ法で形成できる。この材料を基板上にスピ
ン塗布した後、４００℃の窒素雰囲気で焼成すると、ポ
リマー同士が結合し、ＨＳＱ層が形成される。
【０００６】次に、図２（ａ）から（ｈ）を参照しなが
ら、ＨＳＱを用いた半導体装置の従来の製造方法を説明
する。ここでは、簡単のために２層配線構造を有する半
導体装置を例にとって従来技術を説明する。
【０００７】まず、図２（ａ）に示すように、半導体基
板１上に絶縁層２を介して形成された第１の配線層３を
有する構造を形成する。第１の配線層３上には、プラズ
マＣＶＤ法などの薄膜堆積方法を用いて第１の酸化珪素
層４が堆積される。
【０００８】次に、図２（ｂ）に示すように、ＨＳＱ層
５をＳＯＧ法によって形成した後、図２（ｃ）に示すよ
うに、ＨＳＱ層５の上にプラズマＣＶＤ法などで第２の
酸化珪素層６を成膜する。
【０００９】次に、図２（ｄ）に示すように、３層構造
を有する層間絶縁膜の上にレジストマスク７を形成した
後、既知のフォトリソグラフィー法を用いてレジストマ
スク７の所定部分を除去し、レジストマスク７中に開口
部を設ける。この後、図２（ｅ）に示すように、３層構
造の層間絶縁膜のうちレジストマスク７によって覆われ
ていない部分をドライエッチング法によって除去し、層
間絶縁膜中に接続孔８を形成する。
【００１０】次に、図２（ｆ）に示すように、酸素（Ｏ
2）のプラズマ１５を用いてレジスト層７をアッシング
し、レジスト層７を除去する。この酸素プラズマ１５に
よるレジストアッシング工程において、３層構造の絶縁
膜は接続孔８が形成されている部分が露出しており、酸
素プラズマ１５に曝される。プラズマＣＶＤ法で形成し
た酸化珪素層４、６は酸素プラズマ１５に対して耐性が
あり変質することはないが、ＨＳＱ層５は酸素プラズマ
耐性が低いため、膜の酸化により膜中成分が分解して膜
が後退したり、変質層１６が形成される（図２
（ｇ））。変質層１６は、水分を多く含む膜である。こ
の状態で接続孔８にタングステンなどでプラグ１０を形
成し、第２の配線層１１を形成しようとすると、プロセ
ス時に変質層１６から水分が放出される。これは、プラ
グ１０や配線１１の形成不良を引き起こし、断線や高抵
抗化の原因となる（図２（ｈ））。
【００１１】酸素プラズマによってＨＳＱ層が変質し、
含有水分量が増大することは、Ahlburnらの論文（B.T.A
hlburn, G.A.Brown, T.R.Seha, T.F.Zoes,"Hydrogen Si
lsesquioxane-based Flowable Oxide As An Element In
The Interlevel DielectricFor Sub 0.5 Micron ULSI
Circuits", 1995 Proceedings Dielctrics for VLSI/UL
SI Multilevel Interconnection Conference P.36）な
どに開示されている。Ahlburnらによれば、酸素プラズ
マによって、ＨＳＱ層中のＳｉ−Ｈ結合が酸化されてＳ
ｉ−ＯＨ結合とＨ−ＯＨ結合が生成し、ＯＨ基が膜中水
分となる。また、酸化によって膜が収縮し、膜後退の原
因となる。
【００１２】
【発明が解決しようとする課題】上記のようなＨＳＱ材
料を用いた半導体装置の製造する場合、酸素プラズマを
用いたアッシング法によってレジストマスクを除去する
ときに、酸素プラズマによって、露出しているＨＳＱ材
料が膜減りして後退したり、水分を多く含む吸湿性の高
い膜に変質し、その後の配線形成プロセス時に変質層か
ら水分等のガスが放出され、配線の形成不良が発生する
という問題があった。
【００１３】このレジストアッシング除去プロセスによ
るＨＳＱ層の変質を回避するために、第１の配線層のパ
ターン上にはＨＳＱ層が残存しないようにエッチバック
して、第１の配線層パターンの上に形成する接続孔中に
ＨＳＱ層が露出しない構造にする方法がある。しかしな
がら、このエッチバック法には、制御が難しい、工程数
が多くなる、低誘電率材料形成時には配線間容量のフリ
ンジ成分の低減が出来ず容量低減が不十分である、とい
った問題がある。
【００１４】本発明は、上記のような問題点を解決する
ためになされたもので、その目的は、レジストアッシン
グが絶縁膜の露出表面に悪影響を与えない半導体装置の
製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、Ｓｉ−Ｈ結合を含む絶縁膜を形成する工程
と、前記絶縁膜の選択された領域上にレジストマスクを
形成する工程と、前記絶縁膜のうち前記レジストマスク
で覆われていない部分をエッチングし、前記絶縁膜に凹
部を形成する工程と、前記レジストマスクを除去する工
程と、を包含する半導体装置の製造方法であって、前記
レジストマスク除去工程は、水蒸気を含有するガスから
形成したプラズマを用いて前記レジストマスクをアッシ
ングする工程を含んでいる。
【００１６】前記絶縁膜は、水素化シルセスキオキサン
（ＨＳＱ）層を含んでいてもよい。
【００１７】前記レジストマスク除去工程は、酸素ガス
から形成したプラズマを用いて前記レジストマスクをア
ッシングする酸素プラズマ工程を更に含んでいてもよ
い。
【００１８】前記酸素プラズマ工程は、前記水蒸気を含
有するプラズマを用いて前記レジストマスクをアッシン
グする工程よりも前に行うことが好ましい。
【００１９】前記絶縁膜のエッチングは、前記凹部が前
記絶縁膜の下に位置する配線に到達する接続孔を形成す
るまで実行されるようにしてもよい。
【００２０】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料を前記配線にコンタクトさせる
工程を更に包含するようにしてもよい。
【００２１】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料からなる配線を形成する工程を
更に包含するようにしてもよい。
【００２２】本発明の他の半導体装置の製造方法は、Ｓ
ｉ−Ｈ結合を含む絶縁膜を形成する工程と、前記絶縁膜
の選択された領域上にレジストマスクを形成する工程
と、前記絶縁膜のうち前記レジストマスクで覆われてい
ない部分をエッチングし、前記絶縁膜に凹部を形成する
工程と、前記レジストマスクを除去する工程とを包含す
る半導体装置の製造方法であって、前記レジストマスク
除去工程は、水素を含有するガスから形成したプラズマ
を用いて前記レジストマスクをアッシングする工程を含
んでいる。
【００２３】前記絶縁膜は、水素化シルセスキオキサン
（ＨＳＱ）層を含んでいても良い。
【００２４】前記レジストマスク除去工程は、酸素ガス
から形成したプラズマを用いて前記レジストマスクをア
ッシングする酸素プラズマ工程を更に含んでいてもよ
い。
【００２５】前記酸素プラズマ工程は、前記水蒸気を含
有するプラズマを用いて前記レジストマスクをアッシン
グする工程よりも前に行うようにしてもよい。
【００２６】前記絶縁膜のエッチングは、前記凹部が前
記絶縁膜の下に位置する配線に到達する接続孔を形成す
るまで実行されるようにしてもよい。
【００２７】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料を前記配線にコンタクトさせる
工程を更に包含していてもよい。
【００２８】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料からなる配線を形成する工程を
更に包含するようにしてもよい。
【００２９】前記水素を含有するガスは、水素および水
蒸気の混合ガスであってもよい。
【００３０】前記水素を含有するガスは、水素および酸
素の混合ガスであってもよい。
【００３１】本発明の更に他の半導体装置の製造方法
は、絶縁膜を形成する工程と、前記絶縁膜の選択された
領域上にレジストマスクを形成する工程と、前記絶縁膜
のうち前記レジストマスクで覆われていない部分をエッ
チングし、前記絶縁膜に凹部を形成する工程と、前記レ
ジストマスクを除去する工程とを包含する半導体装置の
製造方法であって、前記レジストマスク除去工程は、水
素を含有するガスから形成したプラズマを用いて前記レ
ジストマスクをアッシングする工程を含んでいる。
【００３２】本発明の更に他の半導体装置の製造方法
は、絶縁膜を形成する工程と、前記絶縁膜の選択された
領域上にレジストマスクを形成する工程と、前記絶縁膜
のうち前記レジストマスクで覆われていない部分をエッ
チングし、前記絶縁膜に凹部を形成する工程と、前記レ
ジストマスクを除去する工程と、を包含する半導体装置
の製造方法であって、前記レジストマスク除去工程は、
水素を含有するガスから形成したプラズマを用いて前記
レジストマスクをアッシングする工程を含んでいる。
【００３３】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明による半導体装置の製造方法の実施形態を説明す
る。
【００３４】（第１の実施形態）図３（ａ）から（ｈ）
を参照しながら、本発明の第１の実施形態を説明する。
【００３５】まず、図３（ａ）に示すように、単結晶シ
リコンからなる半導体基板１上に絶縁層（厚さ：５００
〜１０００ｎｍ）２を介して形成された第１の配線層３
を有する構造を形成する。第１の配線層３は、例えばア
ルミニウムやアルミニウム合金などの薄膜をパターニン
グすることによって形成される。第１の配線層３の典型
的なサイズは、高さが０．５〜１．０μｍ、幅が０．３
〜０．６μｍである。第１の配線層３上には、プラズマ
ＣＶＤ法などの薄膜堆積方法を用いて第１の酸化珪素層
（厚さ：５０〜２００ｎｍ）４が堆積される。この第１
の酸化珪素層４は、あとの工程で形成するＨＳＱ層と、
第１の配線層３との密着性を向上させる役割を果たす。
【００３６】次に、図３（ｂ）に示すように、ＨＳＱか
ら形成されたＳＯＧ層（以下、「ＨＳＱ層」と略記す
る）５をスピンコーターによって第１の酸化珪素層４の
上に塗布した後、４００℃の窒素雰囲気中で６０分間ベ
ークし、焼成する。この後、図３（ｃ）に示すように、
ＨＳＱ層５の上にプラズマＣＶＤ法などで第２の酸化珪
素層（厚さ：４００〜１０００ｎｍ）６を堆積する。
【００３７】次に、図３（ｄ）に示すように、第１の酸
化珪素層４、ＳＯＧ層５および第２の酸化珪素層６から
なる３層構造を有する層間絶縁膜の上にレジストマスク
（厚さ：０．８〜１．３μｍ）７を形成する。その後、
既知のフォトリソグラフィー法を用いてレジストマスク
７の所定部分を除去し、レジストマスク７中に開口部を
設ける。この開口部は、あとの工程で形成する凹部（接
続孔）の形状と位置を規定する。ここで、この３層構造
の層間絶縁膜は、Ｓｉ−Ｈを含む絶縁層（ＨＳＱ層）を
内部に含んでいるので、「Ｓｉ−Ｈを含む絶縁膜」と言
える。この後、図３（ｅ）に示すように、３層構造の層
間絶縁膜（４、５、６）のうちレジストマスク７によっ
て覆われていない部分をドライエッチング法によって除
去し、層間絶縁膜中に接続孔（ビアホール）８を形成す
る。接続孔８は下層配線３の表面に達し、配線３の一部
を露出させる。このドライエッチングは、例えば、エッ
チングガスとして、ＣＦ4（流量１０ｓｃｃｍ）、ＣＨ
Ｆ3（流量３０ｓｃｃｍ）、Ａｒ（流量１００ｓｃｃ
ｍ）およびＮ2（１０流量ｓｃｃｍ）の混合ガスを用
い、圧力１５０ｍＴｏｒｒ、パワー１１００Ｗの条件で
実行する。
【００３８】次に、図３（ｆ）に示すように、水（Ｈ2
Ｏ）プラズマ９を用いてレジストマスク７をアッシング
し、レジストマスク７を除去する。Ｈ2Ｏプラズマ９
は、次のようにして発生させることができる。まず、流
量が１００から５００ｓｃｃｍの水蒸気（Ｈ2Ｏ）をア
ッシング装置の反応室内に導入し、反応室内の全圧を１
〜２Ｔｏｒｒに保持する。この状態で、アッシング装置
内の電極に周波数２．４５ＧＨｚのマイクロ波を供給し
て反応室内の水蒸気を電離し、プラズマを発生させる。
マイクロ波のパワーは、０．８〜１．０ｋＷとし、半導
体基板１の温度は１００〜３００℃程度に加熱すること
が好ましい。Ｈ2Ｏプラズマ９によってレジストマスク
７をアッシングし、レジストマスク７を除去する工程を
行った場合、接続孔８の内側面で露出しているＨＳＱ層
５および酸化珪素層４、６は悪影響をうけず、変質しな
い（図３（ｇ））。
【００３９】次に、図３（ｈ）に示すように、接続孔８
をタングステンのプラグ１０で埋め込んだ後、層間絶縁
膜上に第２の配線層１１を形成する。
【００４０】なお、本実施形態では、２層配線構造を有
する半導体装置の製造方法を例にとって本発明を説明し
たが、本発明は１層配線構造や３層以上の配線構造を有
する半導体装置の製造に適用できることは言うまでもな
い。
【００４１】図４は、半導体基板上に形成した単一層構
造のＨＳＱ膜を上記Ｈ2Ｏプラズマ９に曝したときのフ
ーリエ変換赤外（ＦＴ−ＩＲ）吸収スペクトルを示して
いる。図５は、半導体基板上に形成した単一層構造のＨ
ＳＱ膜を従来の酸素プラズマに曝したときのＦＴ−ＩＲ
吸収スペクトルを示している。
【００４２】Ｈ2Ｏプラズマ９に曝す前のスペクトル
（図４のＢ）と、曝した後のスペクトル（図４のＡ）と
を比較すると、Ｓｉ−Ｈ結合による吸収ピーク高さの変
化はほとんどなく、Ｓｉ−ＯＨ結合やＨ−ＯＨ結合など
の吸収ピークは見られない。一方、ＨＳＱ膜を従来の酸
素プラズマに曝した場合、酸素プラズマに曝す前のスペ
クトル（図５のＤ）に比較して、曝した後のスペクトル
（図５のＣ）においては、Ｓｉ−Ｈ結合のピーク高さが
小さくなる。それとともに、膜中水分に起因するＳｉ−
ＯＨ結合やＨ−ＯＨ結合など吸収ピークが現れているこ
とがわかる。
【００４３】図６は、アッシング前後での膜中水分量を
調べるために、Ｈ2Ｏプラズマ処理後と酸素プラズマ処
理後のＨＳＱ膜をＴＤＳ分析（昇温脱離ガス質量分析）
した結果を示している。Ｈ2Ｏプラズマ処理を施したＨ
ＳＱ膜の含有水分量は、Ｈ2Ｏプラズマ処理を施しいな
いＨＳＱ膜の膜中水分量に比べてやや多いが、酸素プラ
ズマ処理したＨＳＱ膜の膜中水分量よりもはるかに少な
い。
【００４４】このようにＨ2Ｏプラズマによるレジスト
アッシングによれば、ＨＳＱ膜への影響が従来の酸素プ
ラズマによるアッシングに比べて非常に小さい。この理
由は、次のように考えられる。すなわち、従来の酸素プ
ラズマ処理では、ＨＳＱ膜中のＳｉ―Ｈ結合が酸化され
て減少するとともに、Ｓｉ−ＯＨ結合とＨ−ＯＨ結合が
生まれ、それが膜中水分増大の原因となる。また、酸化
に伴い膜が収縮する。これに対して、Ｈ2Ｏプラズマ中
に含まれる励起状態のＨ2Ｏや、原子状態の水素（Ｈ）
あるいはＯＨ遊離基などの活性種は、ＨＳＱ膜中のＳｉ
−Ｈ結合と反応しない。言い換えると、Ｈ2Ｏプラズマ
は、原子状態の水素（Ｈ）を含む還元雰囲気であるた
め、ＨＳＱ膜をほとんど酸化せす、Ｓｉ−ＯＨ結合やＨ
−ＯＨ結合を生成しない。その結果、ＨＳＱ膜の膜中水
分が増加しない。また、ＨＳＱ膜が酸化されないので、
膜収縮も起こらない。更に、分極が大きいＳｉ−ＯＨ結
合やＨ−ＯＨ結合が生成しないので、膜の比誘電率の増
大も起こらない。
【００４５】本発明は、ＨＳＱ膜を有する半導体装置の
製造方法に限定されず、Ｓｉ−Ｈ結合を含む絶縁膜を有
する半導体装置の製造方法に広く適用できる。例えば、
本発明は、Ｓｉ−Ｈ結合を含みかつメチル基などの有機
成分も含む有機無機混合膜材料や、酸化によってＳｉ−
ＯＨ結合やＨ−ＯＨ結合を生成するような材料、例えば
Ｓｉ−Ｒ結合（Ｒ：アルキル基）を持つ有機膜材料から
絶縁膜が形成された半導体装置の製造方法に適してい
る。
【００４６】また、従来の酸素プラズマを用いたアッシ
ングでは、絶縁膜をエッチングして接続孔を形成する際
に、下地のアルミニウムやアルミニウム合金から成る配
線層と、エッチングに用いているプラズマガスとが反応
してポリマーが生成され、接続孔の側壁に残渣として残
る。この残渣は酸素プラズマによるアッシングプロセス
処理時には除去されず、通常はアッシング後にアミン基
含有有機溶剤などの有機洗浄液を用いて洗浄して除去す
る。しかしながら、この有機溶剤洗浄によって、接続孔
側壁に露出しているＨＳＱ層がエッチングされて後退
し、プラグ形成が困難になるという問題がある。本発明
のＨ2Ｏプラズマによるレジストアッシング除去方法
は、上記残渣の除去にも効果があり、アッシングと同時
に残渣を除去することができる。したがって、本発明に
よれば、アッシング処理後に有機溶剤による洗浄をする
必要がないので、露出しているＨＳＱ層がエッチングさ
れて後退するという問題がなく、またプロセスを簡略化
することができる。
【００４７】なお、上記残渣の問題は、Ｓｉ−Ｈ結合を
実質的に含まない絶縁膜をドライエッチングする場合に
も生じる。Ｈ2Ｏプラズマによるレジストアッシングに
よれば、その場合の問題をも解決できる。このことは、
Ｈ2Ｏプラズマによるレジストアッシングが、種々の絶
縁膜に対するドライエッチング工程を含む半導体装置の
製造方法に広く適用され、効果を発揮し得ることを意味
する。
【００４８】上記実施形態では、レジストマスク７の除
去を、すべて、Ｈ2Ｏプラズマによるレジストアッシン
グ工程（以下、「Ｈ2Ｏプラズマ工程」と称する）によ
って実行しているが、Ｈ2Ｏプラズマ工程と、酸素プラ
ズマによるレジスアッシング工程（以下、「酸素プラズ
マ工程」と称する）とを組み合わせて実行してもよい。
例えば、Ｈ2Ｏプラズマ工程によってレジストマスク７
を部分的に除去した後、レジストマスク７の残りの部分
を酸素プラズマ工程で除去してもよい。また、逆に、酸
素プラズマ工程によってレジストマスク７を部分的に除
去した後、レジストマスク７の残りの部分をＨ2Ｏプラ
ズマ工程で除去してもよい。このように、酸素プラズマ
工程をも行う場合、レジストアッシングに要する時間を
短縮できる。また、この場合、Ｈ2Ｏプラズマが原子状
態の水素（Ｈ）を含む還元雰囲気であるため、先に行っ
た酸素プラズマ工程で酸化されたＨＳＱ層の表面を還元
し、それによって、ＨＳＱ層の膜中水分を減少させる効
果が生じると予測される。従って、Ｈ2Ｏプラズマ工程
と酸素プラズマ工程とを組み合わせてレジストアッシン
グを行う場合は、Ｈ2Ｏプラズマ工程を最後に行うこと
が好ましい。
【００４９】なお、Ｈ2Ｏプラズマを形成するために使
用するガスとしては、水蒸気の他に、酸素ガスや窒素ガ
スが添加されたものを使用しても良い。水蒸気とともに
酸素ガスを装置内に導入する場合、酸素ガスの量が相対
的に大きくなりすぎると、ＨＳＱ層の水分が増加するお
それがある。そのため、酸素ガスの量は水蒸気の量より
も少ないことが好ましい。
【００５０】また、水蒸気のプラズマを用いる代わり
に、水素ガスと酸素ガスとを含有する混合ガスのプラズ
マを用いても良い。
【００５１】（第２実施形態）図７（ａ）から（ｇ）を
参照しながら、本発明の第２の実施形態を説明する。
【００５２】まず、図７（ａ）に示すように、半導体基
板１上に絶縁層（厚さ：５００〜１０００ｎｍ）２を成
膜する。その上にスピンコーターによりＨＳＱで形成さ
れたＳＯＧ層（以下、「ＨＳＱ層」と略称する）５を塗
布したあと、４００℃の窒素雰囲気中で６０分間ベーク
し、焼成する。絶縁層２は、ＨＳＱ層５に対するエッチ
ング選択比の大きな材料から形成する。絶縁層２は、例
えば窒化珪素膜から形成される。
【００５３】次に、図７（ｂ）に示すように、ＨＳＱ層
５の上にレジストマスク（厚さ：０．８〜１．３μｍ）
７を形成した後、既知のフォトリソグラフィー法を用い
てレジストマスク７の所定部分を除去し、レジストマス
ク７中に開口部を設ける。この開口部は、あとの工程で
形成する配線用溝のパターン（形状と位置）を規定す
る。この後、図２（ｃ）に示すように、ＨＳＱ層５のう
ちレジストマスク７によって覆われていない部分をドラ
イエッチング法によって除去し、ＨＳＱ層５中に溝状凹
部（配線用溝）１２を形成する。このとき、絶縁層２は
ＨＳＱ層５のエッチングに対するストッパーとして機能
する。溝１２の幅は、例えば、０．３〜０．６μｍ、深
さは０．５〜１．０μｍである。
【００５４】次に、アッシング装置内部において、水素
ガスと酸素ガスを含有する雰囲気中にプラズマ９を発生
させ、図７（ｄ）に示すようにレジストマスク７をアッ
シング除去する。ＨＳＱ層５が露出している埋め込み配
線用溝１２の側壁部分およびレジストマスク７が除去さ
れてＨＳＱ層５が露出する部分は、アッシングによって
影響をうけず、変質層は形成されない（図７（ｅ））。
ここで、水素ガスの流量は、例えば５００〜３０００ｓ
ｃｃｍ、酸素ガスの流量は、例えば１００〜１５００ｓ
ｃｃｍである。
【００５５】次に、図７（ｆ）に示すように、窒化チタ
ンやタンタルなどからなるバリア層を形成し、その上に
電解メッキ法などにより銅１４を埋め込む。さらにＣＭ
Ｐ（化学機械研磨）法により、不要な銅薄膜部分を除去
して、図７（ｇ）に示すように、埋め込み配線を形成す
る。
【００５６】本実施形態では、埋め込み配線構造を形成
したが、その代わりに、上下層の配線を電気的に接続す
るプラグと配線を同時に埋め込むいわゆるデュアルダマ
シン構造を形成しても良い。また、配線材料として銅を
用いたが、アルミニウムやアルミニウム合金などを用い
てもよい。
【００５７】なお、本実施形態では、レジストアッシン
グに水素ガスと酸素ガスとを含む混合ガスのプラズマを
用いたが、第１の実施形態について説明したように、水
蒸気のプラズマを用いても良いし、また、酸素プラズマ
工程を併用しても良い。
【００５８】上記各実施形態では、レジストマスクを直
接にプラズマに曝すことによってアッシングを行った
が、プラズマから離れた位置に基板を配置し、励起状態
のＨ2Ｏ、原子状態のＨ、および／またはＯＨ遊離基等
の活性種をプラズマから基板表面にまで輸送してもよ
い。また、例示したガス以外の還元性ガスのプラズマを
用いてレジストアッシングを行うことができれば、同様
にして、Ｓｉ−Ｈ結合を含む絶縁膜を変質させることを
抑制できる。
【００５９】また、上記各実施形態では、Ｓｉ−Ｈ結合
を含む絶縁膜をシリコン基板上に形成する場合について
本発明を説明してきたが、本発明はこれに限定されな
い。本発明によれば、絶縁性基板上にＳｉ−Ｈ結合を含
む絶縁膜を形成する工程を包含する半導体装置に製造方
法に適用して効果を得ることが可能である。このような
半導体装置には、例えば、ガラス基板上に多数の薄膜ト
ランジスタが形成された液晶表示装置が含まれる。
【００６０】
【発明の効果】本発明によれば、レジストマスク除去工
程において、水蒸気を含有するガスから形成したプラズ
マ、または、水素を含有するガスから形成したプラズマ
を用いてレジストマスクをアッシングするため、Ｓｉ−
Ｈ結合を含む絶縁膜が露出していても、アッシングによ
ってＳｉ−Ｈ結合が酸化されることが抑制される。その
結果、水分を含む変質層が絶縁膜の露出表面に形成され
ることが防止され、その後、絶縁膜上に形成した配線を
劣化させるおそれが無くなり、信頼性の高い半導体装置
を提供することが可能となる。特に、水素化シルセスキ
オキサン（ＨＳＱ）層を含む絶縁膜を層間絶縁膜として
用いる場合、ＨＳＱ層の比誘電率が他のＣＶＤ酸化膜な
どに比較して低いため、配線間容量が低減された半導体
装置を歩留まり良く製造することができる。
【００６１】レジストマスクを除去する際に、酸素ガス
から形成したプラズマを用いてレジストマスクをアッシ
ングする酸素プラズマ工程を付加すれば、レジストマス
クの除去に必要な時間を短縮することができる。これ
は、酸素プラズマによるレジストアッシングのレートの
方が、水蒸気を含有するガスから形成したプラズマ、ま
たは、水素を含有するガスから形成したプラズマを用い
てレジストマスクをアッシングする場合のレートよりも
高いためである。
【００６２】水蒸気を含有するガスから形成したプラズ
マ、または、水素を含有するガスから形成したプラズマ
を用いてレジストマスクをアッシングする工程を、酸素
プラズマ工程よりも後に行えば、酸素プラズマによるア
ッシング時に形成された変質層を変質前の状態に復帰さ
せることが可能である。
【図面の簡単な説明】
【図１】ＨＳＱ層のポリマー構造を示す図である。
【図２】（ａ）から（ｈ）は、従来の半導体装置の製造
方法を示す工程断面図である。
【図３】（ａ）から（ｈ）は、本発明による半導体装置
の製造方法の実施形態を示す工程断面図である。
【図４】水（Ｈ2Ｏ）プラズマ処理前後でのＨＳＱ膜の
フーリエ変換赤外（ＦＴ−ＩＲ）吸収スペクトルであ
る。
【図５】酸素（Ｏ2）プラズマ処理前後でのＨＳＱ膜の
フーリエ変換赤外（ＦＴ−ＩＲ）吸収スペクトルであ
る。
【図６】Ｈ2Ｏプラズマまたは酸素（Ｏ2）プラズマ処理
を施したＨＳＱ膜のＴＤＳ（昇温脱離ガス質量分析）ス
ペクトルである。
【図７】（ａ）から（ｇ）は、本発明による半導体装置
の製造方法の他の実施形態を示す工程断面図である。
【符号の説明】
１ 半導体基板 ２ 絶縁層 ３ 第１の配線層 ４ 酸化珪素層 ５ ＨＳＱ層 ６ 酸化珪素層 ７ レジスト ８ 接続孔 ９ Ｈ2Ｏプラズマ １０ タングステンプラグ １１ 第２の配線層 １２ 埋め込み配線形成用の溝 １３ バリア層 １４ 銅 １５ 酸素（Ｏ2）プラズマ １６ 変質層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体装置の製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。更に詳細には、レジストマスクの灰化
(アッシング)処理工程を含む製造方法に関する。
【０００２】
【従来の技術】ＬＳＩなどの半導体装置の高集積化に伴
い、配線構造の多層化および高密度化が進んでいる。多
層に形成された配線構造の上層部では段差が大きくなる
ため、その上に微細な配線パターンを形成すると、配線
が断線するなどの問題が生じる。多層配線の形成を容易
にするためには層間絶縁膜の平坦化が必要である。層間
絶縁膜の平坦化方法として、各種方法が開発されてい
る。その中でも、特に、スピンオングラス（ＳＯＧ）法
は、段差を有する半導体基板表面に無機材料や有機材料
の液状絶縁材料を塗布し、それによって平坦な表面を有
する層間絶縁膜を形成する方法である。ＳＯＧ法は、プ
ロセスが容易なため広く用いられている。
【０００３】一方、配線構造の高密度化によって配線間
容量が増大している。配線間容量は、信号遅延時間およ
び消費電力の増加やクロストークなどの原因となり、半
導体デバイスの動作性能に影響を与える。配線間容量を
低減するために、低誘電率の絶縁膜材料が必要とされて
いる。
【０００４】現在広く用いられている典型的な絶縁膜材
料は、熱酸化法やＣＶＤ（化学的気相成長）法によって
形成したシリコン酸化膜である。これらの比誘電率は
３．９から５．０程度である。配線間容量の低減のため
には、比誘電率のより小さい材料が必要とされている。
低誘電率絶縁膜の形成方法としては各種方法が提案され
ている。ＳＯＧ法も広く用いられている。
【０００５】近年、比誘電率が３．０程度の低誘電率絶
縁膜材料として、水素化シルセスキオキサン（ＨＳＱ）
が注目されている。ＨＳＱは、バランスらの論文（1992
VMIC Conference）や、プラマニクらの論文（1993 VMI
C Conference）に詳述されている。ＨＳＱは、図１に示
すように立方体のポリマー構造を有しており、その一般
式は（ＨＳｉＯ1.5）2nである（ｎ＝２から８）。ＨＳ
Ｑ層はＳＯＧ法で形成できる。この材料を基板上にスピ
ン塗布した後、４００℃の窒素雰囲気で焼成すると、ポ
リマー同士が結合し、ＨＳＱ層が形成される。
【０００６】次に、図２（ａ）から（ｈ）を参照しなが
ら、ＨＳＱを用いた半導体装置の従来の製造方法を説明
する。ここでは、簡単のために２層配線構造を有する半
導体装置を例にとって従来技術を説明する。
【０００７】まず、図２（ａ）に示すように、半導体基
板１上に絶縁層２を介して形成された第１の配線層３を
有する構造を形成する。第１の配線層３上には、プラズ
マＣＶＤ法などの薄膜堆積方法を用いて第１の酸化珪素
層４が堆積される。
【０００８】次に、図２（ｂ）に示すように、ＨＳＱ層
５をＳＯＧ法によって形成した後、図２（ｃ）に示すよ
うに、ＨＳＱ層５の上にプラズマＣＶＤ法などで第２の
酸化珪素層６を成膜する。
【０００９】次に、図２（ｄ）に示すように、３層構造
を有する層間絶縁膜の上にレジストマスク７を形成した
後、既知のフォトリソグラフィー法を用いてレジストマ
スク７の所定部分を除去し、レジストマスク７中に開口
部を設ける。この後、図２（ｅ）に示すように、３層構
造の層間絶縁膜のうちレジストマスク７によって覆われ
ていない部分をドライエッチング法によって除去し、層
間絶縁膜中に接続孔８を形成する。
【００１０】次に、図２（ｆ）に示すように、酸素（Ｏ
2）のプラズマ１５を用いてレジスト層７をアッシング
し、レジスト層７を除去する。この酸素プラズマ１５に
よるレジストアッシング工程において、３層構造の絶縁
膜は接続孔８が形成されている部分が露出しており、酸
素プラズマ１５に曝される。プラズマＣＶＤ法で形成し
た酸化珪素層４、６は酸素プラズマ１５に対して耐性が
あり変質することはないが、ＨＳＱ層５は酸素プラズマ
耐性が低いため、膜の酸化により膜中成分が分解して膜
が後退したり、変質層１６が形成される（図２
（ｇ））。変質層１６は、水分を多く含む膜である。こ
の状態で接続孔８にタングステンなどでプラグ１０を形
成し、第２の配線層１１を形成しようとすると、プロセ
ス時に変質層１６から水分が放出される。これは、プラ
グ１０や配線１１の形成不良を引き起こし、断線や高抵
抗化の原因となる（図２（ｈ））。
【００１１】酸素プラズマによってＨＳＱ層が変質し、
含有水分量が増大することは、Ahlburnらの論文（B.T.A
hlburn, G.A.Brown, T.R.Seha, T.F.Zoes,"Hydrogen Si
lsesquioxane-based Flowable Oxide As An Element In
The Interlevel DielectricFor Sub 0.5 Micron ULSI
Circuits", 1995 Proceedings Dielctrics for VLSI/UL
SI Multilevel Interconnection Conference P.36）な
どに開示されている。Ahlburnらによれば、酸素プラズ
マによって、ＨＳＱ層中のＳｉ−Ｈ結合が酸化されてＳ
ｉ−ＯＨ結合とＨ−ＯＨ結合が生成し、ＯＨ基が膜中水
分となる。また、酸化によって膜が収縮し、膜後退の原
因となる。
【００１２】
【発明が解決しようとする課題】上記のようなＨＳＱ材
料を用いた半導体装置の製造する場合、酸素プラズマを
用いたアッシング法によってレジストマスクを除去する
ときに、酸素プラズマによって、露出しているＨＳＱ材
料が膜減りして後退したり、水分を多く含む吸湿性の高
い膜に変質し、その後の配線形成プロセス時に変質層か
ら水分等のガスが放出され、配線の形成不良が発生する
という問題があった。
【００１３】このレジストアッシング除去プロセスによ
るＨＳＱ層の変質を回避するために、第１の配線層のパ
ターン上にはＨＳＱ層が残存しないようにエッチバック
して、第１の配線層パターンの上に形成する接続孔中に
ＨＳＱ層が露出しない構造にする方法がある。しかしな
がら、このエッチバック法には、制御が難しい、工程数
が多くなる、低誘電率材料形成時には配線間容量のフリ
ンジ成分の低減が出来ず容量低減が不十分である、とい
った問題がある。
【００１４】本発明は、上記のような問題点を解決する
ためになされたもので、その目的は、レジストアッシン
グが絶縁膜の露出表面に悪影響を与えない半導体装置の
製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、Ｓｉ−Ｈ結合を含む絶縁膜を形成する工程
と、前記絶縁膜の選択された領域上にレジストマスクを
形成する工程と、前記絶縁膜のうち前記レジストマスク
で覆われていない部分をエッチングし、前記絶縁膜に凹
部を形成する工程と、前記レジストマスクを除去する工
程と、を包含する半導体装置の製造方法であって、前記
レジストマスク除去工程は、水蒸気を含有するガスから
形成したプラズマを用いて前記レジストマスクをアッシ
ングする工程を含んでいる。
【００１６】前記絶縁膜は、水素化シルセスキオキサン
（ＨＳＱ）層を含んでいてもよい。
【００１７】前記レジストマスク除去工程は、酸素ガス
から形成したプラズマを用いて前記レジストマスクをア
ッシングする酸素プラズマ工程を更に含んでいてもよ
い。
【００１８】前記酸素プラズマ工程は、前記水素を含有
するプラズマを用いて前記レジストマスクをアッシング
する工程よりも前に行うことが好ましい。
【００１９】前記絶縁膜のエッチングは、前記凹部が前
記絶縁膜の下に位置する配線に到達する接続孔を形成す
るまで実行されるようにしてもよい。
【００２０】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料を前記配線にコンタクトさせる
工程を更に包含するようにしてもよい。
【００２１】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料からなる配線を形成する工程を
更に包含するようにしてもよい。
【００２２】本発明の他の半導体装置の製造方法は、Ｓ
ｉ−Ｈ結合を含む絶縁膜を形成する工程と、前記絶縁膜
の選択された領域上にレジストマスクを形成する工程
と、前記絶縁膜のうち前記レジストマスクで覆われてい
ない部分をエッチングし、前記絶縁膜に凹部を形成する
工程と、前記レジストマスクを除去する工程とを包含す
る半導体装置の製造方法であって、前記レジストマスク
除去工程は、水素を含有するガスから形成したプラズマ
を用いて前記レジストマスクをアッシングする工程を含
んでいる。
【００２３】前記絶縁膜は、水素化シルセスキオキサン
（ＨＳＱ）層を含んでいても良い。
【００２４】前記レジストマスク除去工程は、酸素ガス
から形成したプラズマを用いて前記レジストマスクをア
ッシングする酸素プラズマ工程を更に含んでいてもよ
い。
【００２５】前記酸素プラズマ工程は、前記水素を含有
するプラズマを用いて前記レジストマスクをアッシング
する工程よりも前に行うようにしてもよい。
【００２６】前記絶縁膜のエッチングは、前記凹部が前
記絶縁膜の下に位置する配線に到達する接続孔を形成す
るまで実行されるようにしてもよい。
【００２７】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料を前記配線にコンタクトさせる
工程を更に包含していてもよい。
【００２８】前記絶縁膜の前記凹部内に導電性材料を埋
め込み、前記導電性材料からなる配線を形成する工程を
更に包含するようにしてもよい。
【００２９】前記水素を含有するガスは、水素および水
蒸気の混合ガスであってもよい。
【００３０】前記水素を含有するガスは、水素および酸
素の混合ガスであってもよい。
【００３１】本発明の更に他の半導体装置の製造方法
は、絶縁膜を形成する工程と、前記絶縁膜の選択された
領域上にレジストマスクを形成する工程と、前記絶縁膜
のうち前記レジストマスクで覆われていない部分をエッ
チングし、前記絶縁膜に凹部を形成する工程と、前記レ
ジストマスクを除去する工程とを包含する半導体装置の
製造方法であって、前記レジストマスク除去工程は、水
蒸気を含有するガスから形成したプラズマを用いて前記
レジストマスクをアッシングする工程を含んでいる。
【００３２】本発明の更に他の半導体装置の製造方法
は、絶縁膜を形成する工程と、前記絶縁膜の選択された
領域上にレジストマスクを形成する工程と、前記絶縁膜
のうち前記レジストマスクで覆われていない部分をエッ
チングし、前記絶縁膜に凹部を形成する工程と、前記レ
ジストマスクを除去する工程と、を包含する半導体装置
の製造方法であって、前記レジストマスク除去工程は、
水素を含有するガスから形成したプラズマを用いて前記
レジストマスクをアッシングする工程を含んでいる。
【００３３】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明による半導体装置の製造方法の実施形態を説明す
る。
【００３４】（第１の実施形態）図３（ａ）から（ｈ）
を参照しながら、本発明の第１の実施形態を説明する。
【００３５】まず、図３（ａ）に示すように、単結晶シ
リコンからなる半導体基板１上に絶縁層（厚さ：５００
〜１０００ｎｍ）２を介して形成された第１の配線層３
を有する構造を形成する。第１の配線層３は、例えばア
ルミニウムやアルミニウム合金などの薄膜をパターニン
グすることによって形成される。第１の配線層３の典型
的なサイズは、高さが０．５〜１．０μｍ、幅が０．３
〜０．６μｍである。第１の配線層３上には、プラズマ
ＣＶＤ法などの薄膜堆積方法を用いて第１の酸化珪素層
（厚さ：５０〜２００ｎｍ）４が堆積される。この第１
の酸化珪素層４は、あとの工程で形成するＨＳＱ層と、
第１の配線層３との密着性を向上させる役割を果たす。
【００３６】次に、図３（ｂ）に示すように、ＨＳＱか
ら形成されたＳＯＧ層（以下、「ＨＳＱ層」と略記す
る）５をスピンコーターによって第１の酸化珪素層４の
上に塗布した後、４００℃の窒素雰囲気中で６０分間ベ
ークし、焼成する。この後、図３（ｃ）に示すように、
ＨＳＱ層５の上にプラズマＣＶＤ法などで第２の酸化珪
素層（厚さ：４００〜１０００ｎｍ）６を堆積する。
【００３７】次に、図３（ｄ）に示すように、第１の酸
化珪素層４、ＳＯＧ層５および第２の酸化珪素層６から
なる３層構造を有する層間絶縁膜の上にレジストマスク
（厚さ：０．８〜１．３μｍ）７を形成する。その後、
既知のフォトリソグラフィー法を用いてレジストマスク
７の所定部分を除去し、レジストマスク７中に開口部を
設ける。この開口部は、あとの工程で形成する凹部（接
続孔）の形状と位置を規定する。ここで、この３層構造
の層間絶縁膜は、Ｓｉ−Ｈを含む絶縁層（ＨＳＱ層）を
内部に含んでいるので、「Ｓｉ−Ｈを含む絶縁膜」と言
える。この後、図３（ｅ）に示すように、３層構造の層
間絶縁膜（４、５、６）のうちレジストマスク７によっ
て覆われていない部分をドライエッチング法によって除
去し、層間絶縁膜中に接続孔（ビアホール）８を形成す
る。接続孔８は下層配線３の表面に達し、配線３の一部
を露出させる。このドライエッチングは、例えば、エッ
チングガスとして、ＣＦ4（流量１０ｓｃｃｍ）、ＣＨ
Ｆ3（流量３０ｓｃｃｍ）、Ａｒ（流量１００ｓｃｃ
ｍ）およびＮ2（流量１０ｓｃｃｍ）の混合ガスを用
い、圧力１５０ｍＴｏｒｒ、パワー１１００Ｗの条件で
実行する。
【００３８】次に、図３（ｆ）に示すように、水（Ｈ2
Ｏ）プラズマ９を用いてレジストマスク７をアッシング
し、レジストマスク７を除去する。Ｈ2Ｏプラズマ９
は、次のようにして発生させることができる。まず、流
量が１００から５００ｓｃｃｍの水蒸気（Ｈ2Ｏ）をア
ッシング装置の反応室内に導入し、反応室内の全圧を１
〜２Ｔｏｒｒに保持する。この状態で、アッシング装置
内の電極に周波数２．４５ＧＨｚのマイクロ波を供給し
て反応室内の水蒸気を電離し、プラズマを発生させる。
マイクロ波のパワーは、０．８〜１．０ｋＷとし、半導
体基板１の温度は１００〜３００℃程度に加熱すること
が好ましい。Ｈ2Ｏプラズマ９によってレジストマスク
７をアッシングし、レジストマスク７を除去する工程を
行った場合、接続孔８の内側面で露出しているＨＳＱ層
５および酸化珪素層４、６は悪影響をうけず、変質しな
い（図３（ｇ））。
【００３９】次に、図３（ｈ）に示すように、接続孔８
をタングステンのプラグ１０で埋め込んだ後、層間絶縁
膜上に第２の配線層１１を形成する。
【００４０】なお、本実施形態では、２層配線構造を有
する半導体装置の製造方法を例にとって本発明を説明し
たが、本発明は１層配線構造や３層以上の配線構造を有
する半導体装置の製造に適用できることは言うまでもな
い。
【００４１】図４は、半導体基板上に形成した単一層構
造のＨＳＱ膜を上記Ｈ2Ｏプラズマ９に曝したときのフ
ーリエ変換赤外（ＦＴ−ＩＲ）吸収スペクトルを示して
いる。図５は、半導体基板上に形成した単一層構造のＨ
ＳＱ膜を従来の酸素プラズマに曝したときのＦＴ−ＩＲ
吸収スペクトルを示している。
【００４２】Ｈ2Ｏプラズマ９に曝す前のスペクトル
（図４のＢ）と、曝した後のスペクトル（図４のＡ）と
を比較すると、Ｓｉ−Ｈ結合による吸収ピーク高さの変
化はほとんどなく、Ｓｉ−ＯＨ結合やＨ−ＯＨ結合など
の吸収ピークは見られない。一方、ＨＳＱ膜を従来の酸
素プラズマに曝した場合、酸素プラズマに曝す前のスペ
クトル（図５のＤ）に比較して、曝した後のスペクトル
（図５のＣ）においては、Ｓｉ−Ｈ結合のピーク高さが
小さくなる。それとともに、膜中水分に起因するＳｉ−
ＯＨ結合やＨ−ＯＨ結合など吸収ピークが現れているこ
とがわかる。
【００４３】図６は、アッシング前後での膜中水分量を
調べるために、Ｈ2Ｏプラズマ処理後と酸素プラズマ処
理後のＨＳＱ膜をＴＤＳ分析（昇温脱離ガス質量分析）
した結果を示している。Ｈ2Ｏプラズマ処理を施したＨ
ＳＱ膜の含有水分量は、Ｈ2Ｏプラズマ処理を施してい
ないＨＳＱ膜の膜中水分量に比べてやや多いが、酸素プ
ラズマ処理したＨＳＱ膜の膜中水分量よりもはるかに少
ない。
【００４４】このようにＨ2Ｏプラズマによるレジスト
アッシングによれば、ＨＳＱ膜への影響が従来の酸素プ
ラズマによるアッシングに比べて非常に小さい。この理
由は、次のように考えられる。すなわち、従来の酸素プ
ラズマ処理では、ＨＳＱ膜中のＳｉ―Ｈ結合が酸化され
て減少するとともに、Ｓｉ−ＯＨ結合とＨ−ＯＨ結合が
生まれ、それが膜中水分増大の原因となる。また、酸化
に伴い膜が収縮する。これに対して、Ｈ2Ｏプラズマ中
に含まれる励起状態のＨ2Ｏや、原子状態の水素（Ｈ）
あるいはＯＨ遊離基などの活性種は、ＨＳＱ膜中のＳｉ
−Ｈ結合と反応しない。言い換えると、Ｈ2Ｏプラズマ
は、原子状態の水素（Ｈ）を含む還元雰囲気であるた
め、ＨＳＱ膜をほとんど酸化せす、Ｓｉ−ＯＨ結合やＨ
−ＯＨ結合を生成しない。その結果、ＨＳＱ膜の膜中水
分が増加しない。また、ＨＳＱ膜が酸化されないので、
膜収縮も起こらない。更に、分極が大きいＳｉ−ＯＨ結
合やＨ−ＯＨ結合が生成しないので、膜の比誘電率の増
大も起こらない。
【００４５】本発明は、ＨＳＱ膜を有する半導体装置の
製造方法に限定されず、Ｓｉ−Ｈ結合を含む絶縁膜を有
する半導体装置の製造方法に広く適用できる。例えば、
本発明は、Ｓｉ−Ｈ結合を含みかつメチル基などの有機
成分も含む有機無機混合膜材料や、酸化によってＳｉ−
ＯＨ結合やＨ−ＯＨ結合を生成するような材料、例えば
Ｓｉ−Ｒ結合（Ｒ：アルキル基）を持つ有機膜材料から
絶縁膜が形成された半導体装置の製造方法に適してい
る。
【００４６】また、従来の酸素プラズマを用いたアッシ
ングでは、絶縁膜をエッチングして接続孔を形成する際
に、下地のアルミニウムやアルミニウム合金から成る配
線層と、エッチングに用いているプラズマガスとが反応
してポリマーが生成され、接続孔の側壁に残渣として残
る。この残渣は酸素プラズマによるアッシングプロセス
処理時には除去されず、通常はアッシング後にアミン基
含有有機溶剤などの有機洗浄液を用いて洗浄して除去す
る。しかしながら、この有機溶剤洗浄によって、接続孔
側壁に露出しているＨＳＱ層がエッチングされて後退
し、プラグ形成が困難になるという問題がある。本発明
のＨ2Ｏプラズマによるレジストアッシング除去方法
は、上記残渣の除去にも効果があり、アッシングと同時
に残渣を除去することができる。したがって、本発明に
よれば、アッシング処理後に有機溶剤による洗浄をする
必要がないので、露出しているＨＳＱ層がエッチングさ
れて後退するという問題がなく、またプロセスを簡略化
することができる。
【００４７】なお、上記残渣の問題は、Ｓｉ−Ｈ結合を
実質的に含まない絶縁膜をドライエッチングする場合に
も生じる。Ｈ2Ｏプラズマによるレジストアッシングに
よれば、その場合の問題をも解決できる。このことは、
Ｈ2Ｏプラズマによるレジストアッシングが、種々の絶
縁膜に対するドライエッチング工程を含む半導体装置の
製造方法に広く適用され、効果を発揮し得ることを意味
する。
【００４８】上記実施形態では、レジストマスク７の除
去を、すべて、Ｈ2Ｏプラズマによるレジストアッシン
グ工程（以下、「Ｈ2Ｏプラズマ工程」と称する）によ
って実行しているが、Ｈ2Ｏプラズマ工程と、酸素プラ
ズマによるレジスアッシング工程（以下、「酸素プラズ
マ工程」と称する）とを組み合わせて実行してもよい。
例えば、Ｈ2Ｏプラズマ工程によってレジストマスク７
を部分的に除去した後、レジストマスク７の残りの部分
を酸素プラズマ工程で除去してもよい。また、逆に、酸
素プラズマ工程によってレジストマスク７を部分的に除
去した後、レジストマスク７の残りの部分をＨ2Ｏプラ
ズマ工程で除去してもよい。このように、酸素プラズマ
工程をも行う場合、レジストアッシングに要する時間を
短縮できる。また、この場合、Ｈ2Ｏプラズマが原子状
態の水素（Ｈ）を含む還元雰囲気であるため、先に行っ
た酸素プラズマ工程で酸化されたＨＳＱ層の表面を還元
し、それによって、ＨＳＱ層の膜中水分を減少させる効
果が生じると予測される。従って、Ｈ2Ｏプラズマ工程
と酸素プラズマ工程とを組み合わせてレジストアッシン
グを行う場合は、Ｈ2Ｏプラズマ工程を最後に行うこと
が好ましい。
【００４９】なお、Ｈ2Ｏプラズマを形成するために使
用するガスとしては、水蒸気の他に、酸素ガスや窒素ガ
スが添加されたものを使用しても良い。水蒸気とともに
酸素ガスを装置内に導入する場合、酸素ガスの量が相対
的に大きくなりすぎると、ＨＳＱ層の水分が増加するお
それがある。そのため、酸素ガスの量は水蒸気の量より
も少ないことが好ましい。
【００５０】また、水蒸気のプラズマを用いる代わり
に、水素ガスと酸素ガスとを含有する混合ガスのプラズ
マを用いても良い。
【００５１】（第２実施形態）図７（ａ）から（ｇ）を
参照しながら、本発明の第２の実施形態を説明する。
【００５２】まず、図７（ａ）に示すように、半導体基
板１上に絶縁層（厚さ：５００〜１０００ｎｍ）２を成
膜する。その上にスピンコーターによりＨＳＱで形成さ
れたＳＯＧ層（以下、「ＨＳＱ層」と略称する）５を塗
布したあと、４００℃の窒素雰囲気中で６０分間ベーク
し、焼成する。絶縁層２は、ＨＳＱ層５に対するエッチ
ング選択比の大きな材料から形成する。絶縁層２は、例
えば窒化珪素膜から形成される。
【００５３】次に、図７（ｂ）に示すように、ＨＳＱ層
５の上にレジストマスク（厚さ：０．８〜１．３μｍ）
７を形成した後、既知のフォトリソグラフィー法を用い
てレジストマスク７の所定部分を除去し、レジストマス
ク７中に開口部を設ける。この開口部は、あとの工程で
形成する配線用溝のパターン（形状と位置）を規定す
る。この後、図７（ｃ）に示すように、ＨＳＱ層５のう
ちレジストマスク７によって覆われていない部分をドラ
イエッチング法によって除去し、ＨＳＱ層５中に溝状凹
部（配線用溝）１２を形成する。このとき、絶縁層２は
ＨＳＱ層５のエッチングに対するストッパーとして機能
する。溝１２の幅は、例えば、０．３〜０．６μｍ、深
さは０．５〜１．０μｍである。
【００５４】次に、アッシング装置内部において、水素
ガスと酸素ガスを含有する雰囲気中にプラズマ９を発生
させ、図７（ｄ）に示すようにレジストマスク７をアッ
シング除去する。ＨＳＱ層５が露出している埋め込み配
線用溝１２の側壁部分およびレジストマスク７が除去さ
れてＨＳＱ層５が露出する部分は、アッシングによって
影響をうけず、変質層は形成されない（図７（ｅ））。
ここで、水素ガスの流量は、例えば５００〜３０００ｓ
ｃｃｍ、酸素ガスの流量は、例えば１００〜１５００ｓ
ｃｃｍである。
【００５５】次に、図７（ｆ）に示すように、窒化チタ
ンやタンタルなどからなるバリア層を形成し、その上に
電解メッキ法などにより銅１４を埋め込む。さらにＣＭ
Ｐ（化学機械研磨）法により、不要な銅薄膜部分を除去
して、図７（ｇ）に示すように、埋め込み配線を形成す
る。
【００５６】本実施形態では、埋め込み配線構造を形成
したが、その代わりに、上下層の配線を電気的に接続す
るプラグと配線を同時に埋め込むいわゆるデュアルダマ
シン構造を形成しても良い。また、配線材料として銅を
用いたが、アルミニウムやアルミニウム合金などを用い
てもよい。
【００５７】なお、本実施形態では、レジストアッシン
グに水素ガスと酸素ガスとを含む混合ガスのプラズマを
用いたが、第１の実施形態について説明したように、水
蒸気のプラズマを用いても良いし、また、酸素プラズマ
工程を併用しても良い。
【００５８】上記各実施形態では、レジストマスクを直
接にプラズマに曝すことによってアッシングを行った
が、プラズマから離れた位置に基板を配置し、励起状態
のＨ2Ｏ、原子状態のＨ、および／またはＯＨ遊離基等
の活性種をプラズマから基板表面にまで輸送してもよ
い。また、例示したガス以外の還元性ガスのプラズマを
用いてレジストアッシングを行うことができれば、同様
にして、Ｓｉ−Ｈ結合を含む絶縁膜を変質させることを
抑制できる。
【００５９】また、上記各実施形態では、Ｓｉ−Ｈ結合
を含む絶縁膜をシリコン基板上に形成する場合について
本発明を説明してきたが、本発明はこれに限定されな
い。本発明によれば、絶縁性基板上にＳｉ−Ｈ結合を含
む絶縁膜を形成する工程を包含する半導体装置の製造方
法に適用して効果を得ることが可能である。このような
半導体装置には、例えば、ガラス基板上に多数の薄膜ト
ランジスタが形成された液晶表示装置が含まれる。
【００６０】
【発明の効果】本発明によれば、レジストマスク除去工
程において、水蒸気を含有するガスから形成したプラズ
マ、または、水素を含有するガスから形成したプラズマ
を用いてレジストマスクをアッシングするため、Ｓｉ−
Ｈ結合を含む絶縁膜が露出していても、アッシングによ
ってＳｉ−Ｈ結合が酸化されることが抑制される。その
結果、水分を含む変質層が絶縁膜の露出表面に形成され
ることが防止され、その後、絶縁膜上に形成した配線を
劣化させるおそれが無くなり、信頼性の高い半導体装置
を提供することが可能となる。特に、水素化シルセスキ
オキサン（ＨＳＱ）層を含む絶縁膜を層間絶縁膜として
用いる場合、ＨＳＱ層の比誘電率が他のＣＶＤ酸化膜な
どに比較して低いため、配線間容量が低減された半導体
装置を歩留まり良く製造することができる。
【００６１】レジストマスクを除去する際に、酸素ガス
から形成したプラズマを用いてレジストマスクをアッシ
ングする酸素プラズマ工程を付加すれば、レジストマス
クの除去に必要な時間を短縮することができる。これ
は、酸素プラズマによるレジストアッシングのレートの
方が、水蒸気を含有するガスから形成したプラズマ、ま
たは、水素を含有するガスから形成したプラズマを用い
てレジストマスクをアッシングする場合のレートよりも
高いためである。
【００６２】水蒸気を含有するガスから形成したプラズ
マ、または、水素を含有するガスから形成したプラズマ
を用いてレジストマスクをアッシングする工程を、酸素
プラズマ工程よりも後に行えば、酸素プラズマによるア
ッシング時に形成された変質層を変質前の状態に復帰さ
せることが可能である。
【図面の簡単な説明】
【図１】ＨＳＱ層のポリマー構造を示す図である。
【図２】（ａ）から（ｈ）は、従来の半導体装置の製造
方法を示す工程断面図である。
【図３】（ａ）から（ｈ）は、本発明による半導体装置
の製造方法の実施形態を示す工程断面図である。
【図４】水（Ｈ2Ｏ）プラズマ処理前後でのＨＳＱ膜の
フーリエ変換赤外（ＦＴ−ＩＲ）吸収スペクトルであ
る。
【図５】酸素（Ｏ2）プラズマ処理前後でのＨＳＱ膜の
フーリエ変換赤外（ＦＴ−ＩＲ）吸収スペクトルであ
る。
【図６】Ｈ2Ｏプラズマまたは酸素（Ｏ2）プラズマ処理
を施したＨＳＱ膜のＴＤＳ（昇温脱離ガス質量分析）ス
ペクトルである。
【図７】（ａ）から（ｇ）は、本発明による半導体装置
の製造方法の他の実施形態を示す工程断面図である。
【符号の説明】 １ 半導体基板 ２ 絶縁層 ３ 第１の配線層 ４ 酸化珪素層 ５ ＨＳＱ層 ６ 酸化珪素層 ７ レジスト ８ 接続孔 ９ Ｈ2Ｏプラズマ １０ タングステンプラグ １１ 第２の配線層 １２ 埋め込み配線形成用の溝 １３ バリア層 １４ 銅 １５ 酸素（Ｏ2）プラズマ １６ 変質層

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ−Ｈ結合を含む絶縁膜を形成する工
    程と、 前記絶縁膜の選択された領域上にレジストマスクを形成
    する工程と、 前記絶縁膜のうち前記レジストマスクで覆われていない
    部分をエッチングし、前記絶縁膜に凹部を形成する工程
    と、 前記レジストマスクを除去する工程と、を包含する半導
    体装置の製造方法であって、 前記レジストマスク除去工程は、水蒸気を含有するガス
    から形成したプラズマを用いて前記レジストマスクをア
    ッシングする工程を含んでいることを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】 前記絶縁膜は、水素化シルセスキオキサ
    ン層を含んでいることを特徴とする請求項１に記載の半
    導体装置の製造方法。
  3. 【請求項３】 前記レジストマスク除去工程は、 酸素ガスから形成したプラズマを用いて前記レジストマ
    スクをアッシングする酸素プラズマ工程を更に含んでい
    ることを特徴とする請求項１または２に記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記酸素プラズマ工程は、前記水蒸気を
    含有するプラズマを用いて前記レジストマスクをアッシ
    ングする工程よりも前に行うことを特徴とする請求項３
    に記載の半導体装置の製造方法。
  5. 【請求項５】 前記絶縁膜のエッチングは、前記凹部が
    前記絶縁膜の下に位置する配線に到達する接続孔を形成
    するまで実行されることを特徴とする請求項１から４の
    何れかに記載の半導体装置の製造方法。
  6. 【請求項６】 前記絶縁膜の前記凹部内に導電性材料を
    埋め込み、前記導電性材料を前記配線にコンタクトさせ
    る工程を更に包含する請求項５に記載の半導体装置の製
    造方法。
  7. 【請求項７】 前記絶縁膜の前記凹部内に導電性材料を
    埋め込み、前記導電性材料からなる配線を形成する工程
    を更に包含する請求項１から４の何れかに記載の半導体
    装置の製造方法。
  8. 【請求項８】 Ｓｉ−Ｈ結合を含む絶縁膜を形成する工
    程と、 前記絶縁膜の選択された領域上にレジストマスクを形成
    する工程と、 前記絶縁膜のうち前記レジストマスクで覆われていない
    部分をエッチングし、前記絶縁膜に凹部を形成する工程
    と、 前記レジストマスクを除去する工程と、を包含する半導
    体装置の製造方法であって、 前記レジストマスク除去工程は、水素を含有するガスか
    ら形成したプラズマを用いて前記レジストマスクをアッ
    シングする工程を含んでいることを特徴とする半導体装
    置の製造方法。
  9. 【請求項９】 前記絶縁膜は、水素化シルセスキオキサ
    ン層を含んでいることを特徴とする請求項８に記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記レジストマスク除去工程は、 酸素ガスから形成したプラズマを用いて前記レジストマ
    スクをアッシングする酸素プラズマ工程を更に含んでい
    ることを特徴とする請求項８または９に記載の半導体装
    置の製造方法。
  11. 【請求項１１】 前記酸素プラズマ工程は、前記水蒸気
    を含有するプラズマを用いて前記レジストマスクをアッ
    シングする工程よりも前に行うことを特徴とする請求項
    １０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記絶縁膜のエッチングは、前記凹部
    が前記絶縁膜の下に位置する配線に到達する接続孔を形
    成するまで実行されることを特徴とする請求項８から１
    １の何れかに記載の半導体装置の製造方法。
  13. 【請求項１３】 前記絶縁膜の前記凹部内に導電性材料
    を埋め込み、前記導電性材料を前記配線にコンタクトさ
    せる工程を更に包含する請求項１２に記載の半導体装置
    の製造方法。
  14. 【請求項１４】 前記絶縁膜の前記凹部内に導電性材料
    を埋め込み、前記導電性材料からなる配線を形成する工
    程を更に包含する請求項８から１１の何れかに記載の半
    導体装置の製造方法。
  15. 【請求項１５】 前記水素を含有するガスが、水素およ
    び水蒸気の混合ガスであることを特徴とする請求項８に
    記載の半導体装置の製造方法。
  16. 【請求項１６】 前記水素を含有するガスが、水素およ
    び酸素の混合ガスであることを特徴とする請求項８に記
    載の半導体装置の製造方法。
  17. 【請求項１７】 絶縁膜を形成する工程と、 前記絶縁膜の選択された領域上にレジストマスクを形成
    する工程と、 前記絶縁膜のうち前記レジストマスクで覆われていない
    部分をエッチングし、前記絶縁膜に凹部を形成する工程
    と、 前記レジストマスクを除去する工程と、を包含する半導
    体装置の製造方法であって、 前記レジストマスク除去工程は、水素を含有するガスか
    ら形成したプラズマを用いて前記レジストマスクをアッ
    シングする工程を含んでいることを特徴とする半導体装
    置の製造方法。
  18. 【請求項１８】 絶縁膜を形成する工程と、 前記絶縁膜の選択された領域上にレジストマスクを形成
    する工程と、 前記絶縁膜のうち前記レジストマスクで覆われていない
    部分をエッチングし、前記絶縁膜に凹部を形成する工程
    と、 前記レジストマスクを除去する工程と、を包含する半導
    体装置の製造方法であって、 前記レジストマスク除去工程は、水素を含有するガスか
    ら形成したプラズマを用いて前記レジストマスクをアッ
    シングする工程を含んでいることを特徴とする半導体装
    置の製造方法。
JP34329097A 1997-12-12 1997-12-12 半導体装置の製造方法 Expired - Fee Related JP3193335B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34329097A JP3193335B2 (ja) 1997-12-12 1997-12-12 半導体装置の製造方法
US09/206,982 US6232237B1 (en) 1997-12-12 1998-12-08 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34329097A JP3193335B2 (ja) 1997-12-12 1997-12-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11176814A true JPH11176814A (ja) 1999-07-02
JP3193335B2 JP3193335B2 (ja) 2001-07-30

Family

ID=18360378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34329097A Expired - Fee Related JP3193335B2 (ja) 1997-12-12 1997-12-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6232237B1 (ja)
JP (1) JP3193335B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784109B2 (en) 2001-07-06 2004-08-31 Hitachi, Ltd. Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper
US6903027B2 (en) 2001-01-05 2005-06-07 Renesas Technology Corp. Method of forming dielectric film and dielectric film
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
JP2009065169A (ja) * 2007-09-07 2009-03-26 Interuniv Micro Electronica Centrum Vzw 材料の疎水性および親水性の定量化
KR20140089383A (ko) * 2011-11-08 2014-07-14 어플라이드 머티어리얼스, 인코포레이티드 수증기 처리를 이용하여 기판으로부터 재료 층을 제거하는 방법들

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6329280B1 (en) * 1999-05-13 2001-12-11 International Business Machines Corporation Interim oxidation of silsesquioxane dielectric for dual damascene process
US6303525B1 (en) * 2000-08-18 2001-10-16 Philips Electronics No. America Corp. Method and structure for adhering MSQ material to liner oxide
US6455411B1 (en) * 2000-09-11 2002-09-24 Texas Instruments Incorporated Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics
US6797633B2 (en) * 2000-11-09 2004-09-28 Texas Instruments Incorporated In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning
DE10103331A1 (de) * 2001-01-25 2002-08-14 Siemens Ag Lagerungseinrichtung für eine bildgebende medizinische Untersuchungseinrichtung und Verfahren zu ihrem Betrieb
TW480619B (en) * 2001-04-17 2002-03-21 United Microelectronics Corp Cleaning method for dual damascene manufacture process
US6943120B1 (en) 2002-01-23 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
US6777173B2 (en) * 2002-08-30 2004-08-17 Lam Research Corporation H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
DE10255865B4 (de) * 2002-11-29 2007-03-22 Infineon Technologies Ag Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser
JP2006128542A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP5817139B2 (ja) * 2011-02-18 2015-11-18 富士通株式会社 化合物半導体装置の製造方法及び洗浄剤
US8962469B2 (en) 2012-02-16 2015-02-24 Infineon Technologies Ag Methods of stripping resist after metal deposition

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890176A (en) * 1972-08-18 1975-06-17 Gen Electric Method for removing photoresist from substrate
JPS5847466B2 (ja) 1977-03-18 1983-10-22 富士通株式会社 プラズマアッシング方法
JPS56135928A (en) 1980-03-27 1981-10-23 Fujitsu Ltd Forming method for pattern of silicone resin
JPH0777211B2 (ja) * 1987-08-19 1995-08-16 富士通株式会社 アッシング方法
JP2724165B2 (ja) 1987-08-28 1998-03-09 株式会社東芝 有機化合物膜の除去方法及び除去装置
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
JPH0212818A (ja) 1988-06-30 1990-01-17 Fujitsu Ltd プラズマ処理装置の洗浄方法
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist
DE69132811T2 (de) 1990-06-27 2002-04-04 Fujitsu Ltd Verfahren zum herstellen eines integrierten halbleiterschaltkreises
JPH0722506A (ja) 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5407866A (en) * 1994-02-02 1995-04-18 Motorola, Inc. Method for forming a dielectric layer on a high temperature metal layer
JP3399154B2 (ja) 1995-05-22 2003-04-21 ソニー株式会社 積層絶縁膜のプラズマエッチング方法
US5635240A (en) 1995-06-19 1997-06-03 Dow Corning Corporation Electronic coating materials using mixed polymers
JPH09219448A (ja) 1996-02-09 1997-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09232428A (ja) 1996-02-28 1997-09-05 Hitachi Ltd 半導体装置の製造方法
US5780406A (en) * 1996-09-06 1998-07-14 Honda; Kenji Non-corrosive cleaning composition for removing plasma etching residues
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
US5888905A (en) * 1997-11-06 1999-03-30 Texas Instruments Incorporated Integrated circuit insulator and method
US5888309A (en) * 1997-12-29 1999-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
US5981398A (en) * 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903027B2 (en) 2001-01-05 2005-06-07 Renesas Technology Corp. Method of forming dielectric film and dielectric film
US6784109B2 (en) 2001-07-06 2004-08-31 Hitachi, Ltd. Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
JP2009065169A (ja) * 2007-09-07 2009-03-26 Interuniv Micro Electronica Centrum Vzw 材料の疎水性および親水性の定量化
KR20140089383A (ko) * 2011-11-08 2014-07-14 어플라이드 머티어리얼스, 인코포레이티드 수증기 처리를 이용하여 기판으로부터 재료 층을 제거하는 방법들
JP2015504239A (ja) * 2011-11-08 2015-02-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水蒸気処理を使用して基板から材料層を除去する方法

Also Published As

Publication number Publication date
JP3193335B2 (ja) 2001-07-30
US6232237B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JP3193335B2 (ja) 半導体装置の製造方法
US6514855B1 (en) Semiconductor device manufacturing method having a porous insulating film
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
US6350672B1 (en) Interconnect structure with gas dielectric compatible with unlanded vias
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US6599830B2 (en) Semiconductor device and manufacturing method thereof
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
KR20040065187A (ko) 유기 절연막 및 그 제조 방법과, 유기 절연막을 이용한반도체 장치 및 그 제조 방법
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
US6495448B1 (en) Dual damascene process
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
JP2000174019A (ja) 半導体装置及びその製造方法
GB2330001A (en) Multilevel interconnect with air dielectric
JP2004128050A (ja) 半導体装置およびその製造方法
JP2001168192A (ja) 半導体装置の製造方法
JPH1167909A (ja) 半導体装置の製造方法
KR100691107B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2000243749A (ja) 絶縁膜の形成方法
US20030183905A1 (en) Interconnection structure and interconnection structure formation method
JPH11111842A (ja) 多層配線構造およびその製造方法
KR100602088B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees