JP2015504239A - 水蒸気処理を使用して基板から材料層を除去する方法 - Google Patents

水蒸気処理を使用して基板から材料層を除去する方法 Download PDF

Info

Publication number
JP2015504239A
JP2015504239A JP2014541148A JP2014541148A JP2015504239A JP 2015504239 A JP2015504239 A JP 2015504239A JP 2014541148 A JP2014541148 A JP 2014541148A JP 2014541148 A JP2014541148 A JP 2014541148A JP 2015504239 A JP2015504239 A JP 2015504239A
Authority
JP
Japan
Prior art keywords
water vapor
substrate
dielectric layer
chamber
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014541148A
Other languages
English (en)
Other versions
JP2015504239A5 (ja
JP6158199B2 (ja
Inventor
クァンド ダグラス リー，
クァンド ダグラス リー，
スダ ラティ，
スダ ラティ，
チーウ チャン，
チーウ チャン，
マーティン ジェー． シーモンズ，
マーティン ジェー． シーモンズ，
ボク ホーエン キム，
ボク ホーエン キム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015504239A publication Critical patent/JP2015504239A/ja
Publication of JP2015504239A5 publication Critical patent/JP2015504239A5/ja
Application granted granted Critical
Publication of JP6158199B2 publication Critical patent/JP6158199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本発明の実施形態は一般に、さまざまな材料層がその上に配置された基板表面を水蒸気プラズマ処理を使用して除去し、かつ／または洗浄する方法に関する。一実施形態では、基板の表面を洗浄する方法が、基板を処理チャンバ内に配置することを含み、この基板が、基板上に配置され、基板上に開口を形成した誘電体層を有し、この方法がさらに、基板上に配置された誘電体層を、チャンバ内に供給された水蒸気にさらし、水蒸気中にプラズマを形成すること、チャンバ内のプロセス圧力を約１トルから約１２０トルの間に維持すること、および基板上に形成されたコンタクト構造体を洗浄することを含む。

Description

本発明の実施形態は一般に、半導体基板から材料層を除去する方法に関し、より詳細には、水蒸気プラズマ処理を使用して半導体基板からホウ素−炭素層を除去する方法に関する。
集積回路および半導体デバイスの相互接続構造体は通常、誘電体材料によって分離された導電層の３次元網を形成するために、一連の誘電体層および導電層を形成することによって製造される。この相互接続構造体は例えば、１つまたは複数の導電性のプラグ（ｐｌｕｇ）または下層の上に低誘電率（ｌｏｗ ｋ）誘電体層などの誘電体層が形成されたダマシン構造を使用して製造することができる。導電性の下層に対する電気接続を形成するため、誘電体をパターニングおよびエッチングして、誘電体を貫通するビア開口を画定する。誘電体層に開口を形成するときには、フィーチャ（ｆｅａｔｕｒｅ）および／または開口を誘電体層内に転写するのを支援するためにしばしば、フォトレジスト層またはハードマスク層が使用される。誘電体層内に開口を形成することによって導電線の一部を露出させる。したがって、これらの相互接続フィーチャが高い信頼性で形成されることは、個々の基板上およびそれぞれのダイにおいてに形成されたデバイスの品質、性能および信頼性を保証するための重要な因子である。
集積回路および半導体デバイスの市場は、より高速な回路およびより高い回路密度、例えば単一のチップ上に数百万個の構成要素を含む回路密度を絶えず求めている。その結果、集積回路構成要素の寸法は縮小し、そのような構成要素を製造するために使用される材料の選択はますます重要になっている。例えば、集積回路上の構成要素間の導電経路を提供する銅、アルミニウムなどの低抵抗率金属相互接続では現在、隣接する金属線間の容量結合を低減させる絶縁金属間層を提供し、それによって同じ線幅で信頼性の高い性能を可能にするために、それらの金属相互接続間の低誘電率層、例えば誘電率が≦４である低誘電率層が必要である。
誘電体層として従来使用されている低誘電率材料には、数ある材料の中で、基板上に膜として堆積させたドープされていないシリコンガラス（ｕｎ−ｄｏｐｅｄ ｓｉｌｉｃｏｎ ｇｌａｓｓ：ＵＳＧ）、フッ素がドープされたシリコンガラス（ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ ｓｉｌｉｃｏｎ ｇｌａｓｓ：ＦＳＧ）、炭素がドープされた二酸化ケイ素（ｃａｒｂｏｎ ｄｏｐｅｄ ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）（ＳｉＯＣ）およびポリテトラフルオロエチレンがある。エッチングによって画定された誘電体層上に導電層を形成する前に、エッチングプロセスおよび／またはアッシングプロセスに起因する自然酸化物および／または有機物などの残留汚染物質を除去するため、誘電体膜の上面を洗浄することが望ましい。汚染物質を除去すると、堆積させる導電層の界面における接触抵抗が低減し、かつ／または接着損失（ａｄｈｅｓｉｏｎ ｌｏｓｓ）が防止される。
導電層を堆積させる前に誘電体膜の表面から汚染物質を除去するために、前洗浄手順が使用されることがある。しかしながら、誘電体層を前洗浄するために使用される湿式洗浄プロセスなどの従来の洗浄プロセスまたは他のプロセスは、誘電体膜表面を傷つけもしくは再スパッタリングし、または後続の導電層堆積の前にプロセスチャンバ内に不必要な荷電粒子を発生させることがある。そのため、従来の技法を使用することによって洗浄された低誘電率誘電体膜は、その結果として膜劣化および欠陥を有することがある。さらに、炭素がドープされた低誘電率材料は、洗浄手順で使用されるプラズマにさらされた後に、低誘電率材料の誘電率が増大するカーボンデプリーション（ｃａｒｂｏｎ ｄｅｐｌｅｔｉｏｎ）または「ｋロス（ｋ ｌｏｓｓ）」を経験する傾向がある。その結果、洗浄手順後は、望ましくない漏話およびＲＣ遅延の問題がより大きくなる。
さらに、フィーチャおよび／または開口を誘電体層内に転写するために利用されるフォトレジスト層および／またはハードマスク層向けに、その下の誘電体層を傷つけることがないように、または不利な膜劣化および誘電体層内の欠陥が生じないようにフォトレジスト層および／またはハードマスク層を洗浄しまたは除去する適当な除去プロセスが提供されることが望ましい。例えば、ホウ素−炭素層などのホウ素−炭素膜は、エッチングプロセス中にハードマスクとして使用されたときに、アモルファスカーボンに比べて優れたパターニング性能を示す。しかしながら、ホウ素−炭素膜は容易には剥がれない。過度に攻撃的なプラズマ除去プロセスを使用してホウ素炭素膜を除去すると、半導体基板上にも一般的に見られる誘電体材料、露出した金属表面または埋め込まれた金属が腐食し、それによって望ましくないデバイス構造の劣化およびデバイス性能の不足が生じることがある。
さらに、次世代デバイスのために回路密度が増大するにつれて、ビア、トレンチ、開口、コンタクト、ゲート構造体および他のフィーチャなどの相互接続の幅、ならびにそれらの間の誘電体材料の幅は寸法４５ｎｍおよび３２ｎｍに低下するが、誘電体層の厚さは実質的に一定のままであり、その結果、深いコンタクト構造体、複雑な高誘電率（ｈｉｇｈ−ｋ）金属ゲート膜スタックおよび／または３次元メモリスタックなどのフィーチャのアスペクト比が増大する。伝統的な多くの洗浄プロセスは、アスペクト比が４：１よりも大きいまたは普通とは異なる幾何形状を有する１ミクロン未満の構造体から残留物を除去するのが不得手である。
したがって、基板表面を除去しまたは洗浄する改良された方法が求められている。
本発明の実施形態は一般に、水蒸気プラズマ処理を使用して、残留物を除去しかつ／または基板表面を洗浄する方法に関する。一実施形態では、基板の表面を洗浄する方法が、基板を処理チャンバ内に配置することを含み、この基板が、基板上に配置され、基板上に開口を形成した誘電体層を有し、この方法がさらに、基板上に配置された誘電体層を、チャンバ内に供給された水蒸気にさらし、水蒸気中にプラズマを形成すること、チャンバ内のプロセス圧力を約１トルから約１２０トルの間に維持すること、および基板上に形成されたコンタクト構造体を洗浄することを含む。
他の実施形態では、基板表面を洗浄する方法が、その上に誘電体層が配置された基板をチャンバ内に配置すること、この誘電体層を、チャンバ内に供給された水蒸気にさらし、水蒸気中にプラズマを形成すること、約４０度未満の濡れ角（ｗｅｔｔｉｎｇ ａｎｇｌｅ）を有するように誘電体層の表面を制御すること、および基板から誘電体層を洗浄することを含む。
さらに他の実施形態では、処理チャンバを洗浄する方法が、内部にホウ素−炭素含有残留物が形成された処理チャンバを用意すること、処理チャンバに結合された水蒸気発生装置によって生成された水蒸気を処理チャンバ内に供給し、水蒸気中にプラズマを形成すること、および処理チャンバからホウ素−炭素含有残留物を除去することを含む。
本発明の上記の特徴を詳細に理解することができるように、そのうちのいくつかが添付図面に示された実施形態を参照することによって、上で簡単に概説した発明のより具体的な説明を得ることができる。しかしながら、添付図面は本発明の典型的な実施形態だけを示したものであり、したがって、添付図面を、本発明の範囲を限定するものと考えるべきではないことに留意されたい。等しく有効な別の実施形態を本発明が受け入れる可能性があるためである。
本発明の実施に使用することができる装置の略図である。 本発明の一実施形態に基づく洗浄プロセスのプロセス流れ図である。 ホウ素がドープされた炭素層を含む基板構造体の図２の方法に基づく洗浄の略断面図である。 ホウ素がドープされた炭素層を含む基板構造体の図２の方法に基づく洗浄の略断面図である。 異なる液体前駆体と接触した、異なる濡れ角を有する基板表面の、本発明の一実施形態に基づく断面図である。 異なる液体前駆体と接触した、異なる濡れ角を有する基板表面の、本発明の一実施形態に基づく断面図である。 電界効果トランジスタのコンタクト構造体に高アスペクト比フィーチャが形成された、水蒸気プラズマ処理プロセスをその上で実行することができる複合構造体の断面図である。
理解を容易にするため、可能な場合には、上記の図に共通する同一の要素を示すのに同一の参照符号を使用した。特段の言及なしに、１つの実施形態の要素および特徴を別の実施形態に有利に組み込み得ることが企図される。
本発明の実施形態は一般に、材料層がその上に配置された基板表面を水蒸気プラズマ処理を使用して除去し、かつ／または洗浄する方法に関する。一実施形態では、この材料層が炭素を含む層である。他の実施形態では、この材料層がホウ素−炭素を含む層である。さらに他の実施形態では、この材料層を、必要に応じた適当な任意の材料層とすることができる。この方法を使用して、この材料層がその上に配置された基板表面を水蒸気プラズマ処理を使用して除去することができる。この材料層除去プロセスはさらに、この材料層を除去する前に、炭素を含む材料層を除去する任意選択のプロセスを含むことができる。本発明の実施形態は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（米カリフォルニア州Ｓａｎｔａ Ｃｌａｒａ）から入手可能なＰｒｏｄｕｃｅｒ（登録商標） ＳＥまたはＰｒｏｄｕｃｅｒ（登録商標） ＧＴチャンバ内で実施することができる。他の製造業者によって製造されているチャンバを含む他のチャンバが、本明細書に記載された実施形態から利益を生じ得ることが企図される。
図１は、本発明の実施形態に基づく洗浄／除去プロセスを実行する目的に使用することができる基板処理システム１３２の略図である。本発明を実施する目的に使用することができる基板処理システム１３２の一例の詳細が、２００２年４月２日にＳａｌｖａｄｏｒ他に対して発行され、本発明の譲受人に譲渡された米国特許第６，３６４，９５４号に記載されている。本発明を実施する目的に使用することができるシステムの他の例には、いずれもＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（米カリフォルニア州Ｓａｎｔａ Ｃｌａｒａ）から入手可能なＣＥＮＴＵＲＡ（登録商標）堆積システムおよびＰｒｏｄｕｃｅｒ（登録商標） ＳＥまたはＰｒｏｄｕｃｅｒ（登録商標） ＧＴ堆積システムがある。他の製造業者から入手可能な処理システムを含む他の処理システムを、本発明を実施するように適合させ得ることが企図される。
処理システム１３２は、ガスパネル１３０およびコントローラ１１０に結合されたプロセスチャンバ１００を含む。プロセスチャンバ１００は一般に、内部容積１２６を画定する頂面１２４、側面１０１および底壁１２２を含む。処理システム１３２には、プロセスチャンバ１００内に画定された内部容積１２６と流体連通した水蒸気発生（ｗａｔｅｒ ｖａｐｏｒ ｇｅｎｅｒａｔｉｎｇ：ＷＶＧ）システム１５２が結合されている。ＷＶＧシステム１５２は、Ｏ２とＨ２の触媒反応によって超高純度の水蒸気を発生させる。あるいは、必要に応じて、水（Ｈ２Ｏ）を蒸発させて直接に水蒸気にすることによって、ＷＶＧシステム１５２が水蒸気を発生させてもよい。一実施形態では、Ｈ２およびＯ２がそれぞれ、約１ｓｃｃｍから約３００００ｓｃｃｍの範囲の流量でＷＶＧシステム１５２に流入する。Ｏ２に富む水蒸気が必要な実施形態では、Ｏ２の流量がＨ２の流量よりも大きくなるように構成され、Ｈ２に富む水蒸気が必要な実施形態では、Ｈ２の流量がＯ２の流量よりも大きくなるように構成される。所望のＨ２／Ｏ２濃度が決定された後、同じまたは異なるＨ２／Ｏ２濃度を有するように流出水蒸気を調整するため、それぞれの流量を比例的に変更することができる。
一実施形態では、ＷＶＧシステム１５２が、化学反応によって水蒸気を発生させる、触媒が内張りされた反応器または触媒カートリッジを有する。この触媒は、パラジウム、白金、ニッケル、これらの混合物、これらの合金などの金属または合金を含むことができる。基板１９０上に配置された下にある誘電体層に形成された望まれていない汚染物質または純度を洗浄プロセスによって排除するためには、超高純度の水が理想的である。一実施形態では、反応していないＨ２が下流へ流れることを防ぐため、ＷＶＧシステム１５２にＯ２を５秒間流すことができる。次に、Ｈ２を５秒間、反応器に入れることができる。Ｈ２とＯ２の間の触媒反応は瞬時に起こり、そのため、Ｈ２およびＯ２が反応器に到達した直後に水蒸気は発生する。Ｈ２およびＯ２の流量を調節することによって、１％から１００％の濃度までの任意の値に濃度を正確に制御することができる。すなわち、この水蒸気は、水、Ｈ２、Ｏ２またはこれらの混合物を含むことができる。一例では、水蒸気が水およびＯ２を含む。他の例では、水蒸気が水およびＨ２を含む。同様に、同じガス流量制御法を使用することによって、水蒸気の量を調節することもでき、毎回、正確で再現可能な流量を提供することができる。水蒸気は通常、Ｈ２およびＯ２を反応器に流入させることによって発生させるが、Ｏ２に加えてまたはＯ２の代わりに、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｎ２Ｏ５、Ｈ２Ｏ２、Ｏ３などの他の酸素源化合物を使用することができる。一実施形態では、必要に応じて、水蒸気を形成するのにＨ２およびＮ２Ｏが利用される。Ｆｕｊｉｋｉｎ ｏｆ Ａｍｅｒｉｃａ，Ｉｎｃ．（米カリフォルニア州Ｓａｎｔａ Ｃｌａｒａ）によるＷＶＧ、Ｕｌｔｒａ Ｃｌｅａｎ Ｔｅｃｈｎｏｌｏｇｙ（米カリフォルニア州Ｍｅｎｌｏ Ｐａｒｋ）によるＣＳＧＳ（Ｃａｔａｌｙｓｔ Ｓｔｅａｍ Ｇｅｎｅｒａｔｏｒ Ｓｙｓｔｅｍ）など、適当なＷＶＧシステム１５２は市販されている。ＷＶＧシステム１５２は、任意の濃度の水蒸気を発生させることができる任意の種類の機器とすることもできることに留意されたい。
チャンバ１００の内部容積１２６内には支持ペデスタル１５０が提供されている。ペデスタル１５０は、アルミニウム、セラミックおよび他の適当な材料から製造することができる。一実施形態では、ペデスタル１５０が、ペデスタル１５０に対する熱損傷を生じさせない、プラズマプロセス環境などの高温環境で使用するのに適した材料である、窒化アルミニウムなどのセラミック材料によって製造される。昇降機構（図示せず）を使用してチャンバ１００内でペデスタル１５０を垂直方向に移動させることができる。
ペデスタル１５０は、ペデスタル１５０上に支持された基板１９０の温度を制御するのに適した埋め込まれたヒータ要素１７０を含むことができる。一実施形態では、電力供給装置１０６からヒータ要素１７０に電流を流すことにより、ペデスタル１５０が抵抗加熱によって加熱され得る。一実施形態では、ヒータ要素１７０が、ニッケル−鉄−クロム合金（例えばＩＮＣＯＬＯＹ（登録商標））のシース管（ｓｈｅａｔｈ ｔｕｂｅ）の中に封入されたニッケル−クロムワイヤからなり得る。電力供給装置１０６から供給される電流は、ヒータ要素１７０によって生成される熱を制御し、それによって、基板１９０およびペデスタル１５０を、膜堆積の間、任意の適当な温度範囲内の実質的に一定の温度に維持するように、コントローラ１１０によって調節される。他の実施形態では、必要に応じて、ペデスタルが室温に維持され得る。さらに他の実施形態では、必要に応じてペデスタル１５０を室温よりも低い範囲に冷却するため、ペデスタル１５０が必要に応じて冷却器（図示せず）をさらに含んでもよい。供給される電流を調整して、ペデスタル１５０の温度を、摂氏約１００度から摂氏約７８０度の間、例えば摂氏約１５０度から摂氏約５５０度の間に選択的に制御することができる。
支持ペデスタル１５０に、熱電対などの温度センサ１７２を埋め込んで、ペデスタル１５０の温度を従来の方法で監視することができる。測定された温度は、コントローラ１１０によって、加熱要素１７０に供給される電力を制御して基板を所望の温度に維持するために使用される。
チャンバ１００の壁１０１に形成された孔に真空ポンプ１０２が結合されている。真空ポンプ１０２は、プロセスチャンバ１００内を所望のガス圧に維持するために使用される。真空ポンプ１０２はさらに、処理後のガスおよびプロセスの副生物をチャンバ１００から排出する。
基板支持ペデスタル１５０の上方のプロセスチャンバ１００の頂面１２４に、複数の開口部１２８を有するシャワーヘッド１２０が結合されている。シャワーヘッド１２０の開口部１２８を利用して、チャンバ１００内にプロセスガスを導入する。さまざまなプロセス要件に対するさまざまなプロセスガスの流れを容易にするため、開口部１２８は、さまざまなサイズ、数、分布、形状、設計および直径を有することができる。シャワーヘッド１２０は、プロセス中にさまざまなガスを内部容積１２６に供給することを可能にするガスパネル１３０に接続されている。基板１９０の表面１９１への材料の堆積に帰着するプロセスガスの熱分解を増強するため、シャワーヘッド１２０を出た混合プロセスガスからプラズマが形成される。
シャワーヘッド１２０と基板支持体ペデスタル１５０は、内部容積１２６内に、間隔を置いて配置された一対の電極を形成することができる。１つまたは複数のＲＦ源１４０が、マッチングネットワーク１３８を介してシャワーヘッド１２０にバイアス電位を提供して、シャワーヘッド１２０とペデスタル１５０の間におけるプラズマの発生を促進する。あるいは、ＲＦ電源１４０およびマッチングネットワーク１３８を、シャワーヘッド１２０もしくは基板ペデスタル１５０、またはシャワーヘッド１２０と基板ペデスタル１５０の両方、あるいはチャンバ１００の外部に配置されたアンテナ（図示せず）に結合することできる。一実施形態では、ＲＦ源１４０が、約１０ワットから約３０００ワットの間の電力を、約３０ｋＨｚから約１３．６ＭＨｚの周波数で提供する。
コントローラ１１０は、プロセスシーケンスを制御し、ガスパネル１３０およびＷＶＧシステム１５２からのガスの流れを調節するために利用される中央処理ユニット（ＣＰＵ）１１２、メモリ１１６および支持回路１１４を含む。ＣＰＵ１１２は、工業環境で使用することができる任意の形態の汎用コンピュータ処理装置とすることができる。ランダムアクセスメモリ、リードオンリーメモリ、フロッピー、もしくはハードディスクドライブまたは他の形態のディジタル記憶装置などのメモリ１１６に、ソフトウェアルーチンを記憶することができる。支持回路１１４はＣＰＵ１１２に従来通りに結合され、キャッシュ、クロック回路、入力／出力システム、電力供給装置などを含むことができる。処理システム１３２の制御ユニット１１０とさまざまな構成要素との間の双方向通信は、集合的に信号バス１１８と呼ぶ多数の信号ケーブルによって処理される。そのうちのいくつかの信号ケーブルが図１に示されている。
図２は、基板上に配置された材料層を除去する本発明の一実施形態に基づく方法２００のプロセス流れ図を示す。図３Ａ〜３Ｂは、ハードマスク層として使用するために基板上に形成された材料層を方法２００に従って除去するシーケンスを示す略断面図である。
方法２００は、ステップ２０２で、図１に記載された処理システム１３２内に配置された基板１９０などの基板をプロセスチャンバ内に提供することによって始まる。他の製造業者から入手可能なチャンバを含む他のエッチングチャンバ、堆積チャンバなどの他のプロセスチャンバを利用し得ることが企図される。基板１９０は、図３Ａに示されているように、材料層３０８がその上に配置されていることがある。基板１９０は、実質的に平面の表面、平らでない表面、またはその上に構造体が形成された実質的に平面の表面を有することができる。一実施形態では、材料層３０８が、ゲート構造体、コンタクト構造体、バックエンド相互接続構造体もしくはシャドートレンチ分離（ｓｈａｄｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＳＴＩ）構造体を形成するために利用される膜スタックの一部、高誘電率／金属ゲートスタックの一部、３次元（３Ｄ）メモリスタックの一部、あるいは高いアスペクト比、普通とは異なるもしくは困難な幾何形状または小さな寸法を有する任意の適当な構造体の一部であり得る。材料層３０８が存在しない実施形態では、基板１９０中に構造体が直接に形成されてもよい。
一実施形態では、材料層３０８が、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＢＬＡＣＫ ＤＩＡＭＯＮＤ（登録商標）誘電体材料などの炭素を含む酸化ケイ素（ＳｉＯＣ）、およびポリアミドなどの他の低誘電率ポリマーであり得る。適当な材料にはこの他、必要に応じて、酸化ケイ素層、シリコン層、酸窒化ケイ素層、窒化ケイ素層、炭化ケイ素層も含まれる。さらに他の実施形態では、材料層３０８が、半導体デバイスを製造するために利用される他の誘電体材料の１つまたは複数の層を含んでよい。
材料層３０８を、任意選択のハードマスク層３０６を利用してパターニングまたはエッチングして、材料層３０８中に開口３０４（またはビア、トレンチ、チャネルまたは他の適当な構造体と呼ばれる）を形成することができる。ここで言う用語「開口」には、チャネル、アイランドとアイランドの間、ビア、あらゆる種類の構造体と構造体の間などを含む、何もないエリアがその中に形成されたあらゆる種類の構造体が含まれることに留意されたい。ある種の実施形態では、必要に応じて、ハードマスク層３０６が、異なるプロセス要件に基づいて排除されてよい。ハードマスク層３０６は、材料層３０８のある種の領域がエッチングされることを防ぎ、同時に、その下の基板１９０の表面３１０が露出するまでエッチングして開口３０４を形成するために材料層３０８の他の領域を露出させる。いくつかの実施形態では、材料層３０８の中に開口３０４を形成するのを支援するため、ハードマスク層３０６上にフォトレジスト層（図示せず）が配置され得る。
一実施形態では、ハードマスク層３０６が、ＣＶＤ、ＰＶＤ、ＡＬＤ、コーティング、イオン注入などの任意の適当な従来の堆積技法によって形成されたアモルファスカーボン層、炭素を含む層またはホウ素−炭素層である。ホウ素−炭素層はホウ素と炭素の両方を含み、膜のホウ素と炭素の原子比は約１：１から約３：１の範囲にある。
基板を支持体上に配置した後に、ステップ２０４で、ハードマスク層３０６上に位置する炭素含有残留物３１２を除去する。上で論じたとおり、炭素含有残留物３１２は、ハードマスク層がエッチングハードマスクの役目を果たす以前に実行されたエッチングプロセス中に、ハードマスク層３０６の上面に生成されたものである。炭素含有残留物３１２は、ハードマスク層３０６の側壁３１６または開口３０４の底部３１０に形成され、またはそれらの場所に存在することもあることに留意されたい。このエッチング中に、基板およびその上のホウ素−炭素ハードマスク層３０６は、基板に所望のパターンをエッチングするために、エッチング剤、例えばＣ４Ｆ８などのフッ素を含むガスにさらされる。エッチングプロセス中に生じた炭素とフッ素の重合により、このエッチングプロセスは炭素含有残留物を生み出し、その炭素含有残留物は、シリコンおよび／または酸素をさらに含むことがある。炭素含有残留物３１２は一般に、ホウ素−炭素ハードマスク層３０６のより効率的な除去を可能にするためハードマスク層除去プロセスの前に除去される。
一実施形態では、フッ素を含むガス、酸素を含むガスまたはこれらの混合物から形成されたプラズマに炭素含有残留物３１２をさらすことによって、ハードマスク層３０６の表面から炭素含有残留物３１２が除去される。例えば、炭素含有残留物は、約１００：１の比率の酸素ガスとＮＦ３から形成されたプラズマを使用して除去することができる。プラズマ中の望まれるフッ素の量は、炭素含有残留物３１２中に存在するシリコンの量とともに増大する。
この炭素含有残留物除去プロセスの間、酸素ガスおよびＮＦ３ガスを使用して離れた位置で生成されたプラズマが、３００ミリメートル基板１枚につき約１ｓｃｃｍから約１５，０００ｓｃｃｍ、例えば約１００ｓｃｃｍから約５，０００ｓｃｃｍの流量でプロセスチャンバに供給される。酸素とＮＦ３の比は約１００：１から約１０００：１である。プロセスチャンバ内の圧力は、約１ミリトルから約７６０トル、例えば約４ミリトルから約１０トルの範囲の圧力に維持され、基板は、７５０℃よりも低い温度に維持される。この酸素およびＮＦ３は炭素含有残留物３１２と反応して揮発性化合物を形成し、形成された揮発性化合物は次いでプロセスチャンバから排出される。このような条件下で、炭素含有残留物３１２は、毎分約２，０００オングストロームから毎分約１０，０００オングストロームの速度で除去される。基板の表面からの除去を保証するため、炭素含有残留物３１２を過剰にエッチングし得ることが企図される。
基板１９０から炭素含有残留物３１２を除去した後、ステップ２０６で、基板１９０上で水蒸気プラズマ処理プロセスを実行することにより、ハードマスク層３０６を図３Ｂに示されているように除去する。このプラズマ処理で生成される水蒸気は、酸化剤（Ｏ・）、還元剤（Ｈ・）およびヒドロキシル基（ＯＨ）を効率的に形成することができる。酸素酸化剤は、ハードマスク層の炭素成分と反応して、チャンバから排出することができる揮発性化合物（例えばＣＯ２）を形成することができ、水素還元剤は、ハードマスク層３０６中にホウ素が存在する場合に、そのホウ素と反応して、続いてチャンバから排出される揮発性化合物（例えばＢ２Ｈ６）を形成することができると考えられる。水蒸気から供給されるヒドロキシル基（ＯＨ）およびＨ２Ｏ成分は、ヒドロキシル基からの還元剤および酸化剤が、ハードマスク層中へ浸入し、吸収され続け、除去プロセスの継続を強化するのを効率的に支援するように、除去プロセスに加えて表面特性を効率的に変化させることができる。例えば、ヒドロキシル基は、ハードマスク層除去プロセスの間に表面濡れ性能を効率的に変化させることができ、それによって異なる濡れ能力を表面に効率的に提供することができると考えられる。ヒドロキシル基は、ハードマスク層３０６と反応したときに濡れ角を低減させることができ、それによって膜表面をより親水性にして、基板表面からの炭素成分の除去を支援すると考えられる。親水性の表面は、水蒸気プラズマからの水素イオンまたは酸素イオンがハードマスク層中に浸透するのを支援することができ、それによってハードマスク層を基板表面から効率的に引き離し、除去するのを支援することができる。図４Ａおよび４Ｂに示された実施形態では、第１の液体前駆体４０２が、図４Ａに示されているように、基板表面１９０に対して高い濡れ角α１（例えば疎水性表面）を有する結果、第１の液体前駆体４０２は、基板表面１９０に吸収され、浸透することなく、基板表面１９０に集積、凝集して、基板表面１９０に配置された膜層中の成分と反応する。対照的に、図４Ｂに示されているように、基板表面１９０に対して低い濡れ角α２（例えば親水性表面）を有する第２の液体前駆体４０４は、第２の液体前駆体４０４が、基板１９０上に配置された膜層と反応し、吸収され、浸透するのを支援し、それによって、基板表面からそのような膜層を除去するように、第２の液体前駆体４０４と基板表面の間の成分反応を効率的に改良する。したがって、水蒸気プラズマプロセスを使用してハードマスク層３０６を除去することによって、水蒸気プラズマは、ハードマスク層３０６の表面を効率的に親水性にすることができ、それによってハードマスク層３０６の洗浄効率および／または除去効率を効率的に向上させることができる。
一実施形態では、良好な膜除去効率を維持するために、基板表面に対する前駆体の濡れ角（表面濡れ角は例えば、水蒸気プラズマにさらされたときに制御される）が約４０度未満、例えば約０度から約４０度の間に制御され得る。
さらに、プロセス圧力を、約１トルから約１２０トルの間などの中間圧力レジーム（ｍｅｄｉａｎ ｐｒｅｓｓｕｒｅ ｒｅｇｉｍｅ）に制御することも、パターンが形成された基板表面をより親水性の表面にすることを支援し、それによってハードマスク層３０６の洗浄効率および／または除去効率を支援することができるとも考えられる。処理中の中間圧力レジームは、プロセス条件を所望の方法で制御することを支援することができると考えられる。一実施形態では、水蒸気プラズマ処理プロセス中に制御されるプロセス圧力が、１トルから約１２０トルの間、例えば約２０トルから約１００トルの間である。水蒸気プラズマ除去がハードマスク層３０６上で実行される例示的な実施形態では、プロセス圧力が、約４０トルから約７０トルの間に制御され得る。水蒸気プラズマ処理プロセスが、酸化ケイ素層、例えばコンタクト構造体中の酸化ケイ素層などのシリコンを含む層上で実行される他の例示的な実施形態では、プロセス圧力が、約１トルから約７トルの間に制御され得る。
操作時には、いくつかのプロセスパラメータをさらに制御することができる。一例では、連続モードまたはパルスモードで水蒸気が生成され、プロセスチャンバ内に供給され得る。一実施形態では、連続モードで水蒸気が生成され、約５ｓｃｃｍから約３００００ｓｃｃｍの間の流量でプロセスチャンバ内に送られ得る。約５ワットから約５０００ワットの間のＲＦ電力をプロセスチャンバ内に供給して、反応のために水蒸気を解離させることができる。チャンバプロセスは、約７６０トル未満、例えば約１トルから約１５０トルの間に制御することができる。基板温度は、摂氏約０度から摂氏約７６０度の間に制御することができる。基板は、約１秒から約３６０００秒の間、水蒸気プラズマにさらすことができる。
パルスモードでプロセス内に水蒸気が供給される実施形態では、約６０秒に１度、約３０秒間、水蒸気をプロセスチャンバ内にパルス供給することができる。デューティーサイクルは、必要に応じて、約１パーセントから約１００パーセントの間に制御することができる。
さらに、ステップ２０６で、水蒸気プラズマ処理プロセスを実行している間に、他のさまざまなガス源をプロセスチャンバ内にさらに供給して、反応効率を強化することができる。一例では、水蒸気が、水および追加のＯ２ガスを含む。他の例では、水蒸気が、水および追加のＨ２ガスを含む。さらに他の実施形態では、水蒸気が、必要に応じて、水ならびに追加のＯ２およびＨ２ガスを含む。水素の添加は、特に炭素に比べてより高い濃度のホウ素を含むホウ素−炭素ハードマスク層３０６で、ハードマスク層３０６の除去速度を増大させることが分かっている。ヘリウム、アルゴン、窒素などの他のキャリアガスの添加は、ホウ素−炭素ハードマスク層３０６の除去速度を低下させるが、同時にエッチング均一性を向上させることが観察されている。他の実施形態では、水蒸気を使用して、アモルファスカーボンなどの実質的にホウ素を含まない炭素膜を除去し得ることが企図される。あるいは、水蒸気を使用して、アモルファスホウ素などの実質的に炭素を含まないホウ素膜を剥がし得ることも企図される。
プラズマ処理プロセスを実行するために水蒸気と一緒に酸素を含むガスをプロセスチャンバ内にさらに供給することができる実施形態では、ステップ２０６で、Ｏ２、Ｎ２Ｏ、ＣＯ２、ＮＯ、ＮＯ２などの酸素を提供する任意の化合物を使用し、水蒸気と一緒に供給して、ホウ素−炭素ハードマスク層除去プロセスを実行し得ることが企図される。プラズマ処理プロセスを実行するために水蒸気と一緒に水素を含むガスをプロセスチャンバ内にさらに供給することができる実施形態では、ステップ２０６で、Ｈ２、ＮＨ３、Ｈ２Ｏ２などの水素を提供する任意の化合物を使用し得ることが企図される。この水蒸気プラズマ処理プロセスで除去されるターゲット材料はハードマスク層だけではなく、必要に応じて、コンタクト構造体、金属ゲート構造体、金属コンタクト構造体などの半導体デバイスの構造体上に残っているエッチング中に形成され得る他の全てのエッチング残留物も、この水蒸気プラズマ処理プロセスを使用して除去または洗浄することができることに留意されたい。
一実施形態では、Ｈ２Ｏ２を含む酸素と水素の不定比混合物（ｎｏｎ−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ ｃｏｍｂｉｎａｔｉｏｎ）（例えばＨｘＯｙ。ｘおよびｙは、１よりも大きい整数または非整数とすることができる）を、ＷＶＧシステム１５２に導入し、またはＷＶＧシステム１５２によって発生し得ることが企図される。このような一実施形態では、ＷＶＧシステム１５２によって過酸化水素を発生させ得る。他の実施形態では、必要に応じて、水蒸気に加えて、酸素ガス、ヘリウムガス、窒素ガス、アルゴンガス、亜酸化窒素ガスおよび／または水素ガスをプロセスガスに添加し得ることが企図される。
一実施形態では、容量結合された水蒸気プラズマを発生させるときに、チャンバ内に位置する基板１９０とシャワーヘッド１２０の間の間隔が、約２０ミルから約６００ミルの範囲にあり得る。基板との間の狭い間隔は、より高い（例えば約７トルよりも大きい）圧力下のより大きな容積内で基板を処理するとき（例えば大面積基板を処理するとき）に有益である。約７トルよりも大きな圧力で基板を処理するとき、狭い間隔は、プラズマの持続性を促進する。一例では、約３０トルで基板を処理するときに、基板とフェースプレートの間の間隔が約３００ミルであり得る。４０トルでは、基板とフェースプレートの間の間隔を、約２４０ミルから約２７０ミルの範囲にすることができる。約５０トルの圧力では、基板とフェースプレートの間の間隔を、２００ミル未満にすることができる。
ステップ２０４で実行される炭素含有残留物除去プロセスは、ステップ２０６で説明したハードマスク層３０６を除去するように構成されたチャンバと同じチャンバ内で実行することができることに留意されたい。他の実施形態では、エッチングチャンバなどの別のチャンバ内でステップ２０４を実行し得ること、およびステップ２０６のハードマスク層３０６の除去プロセスを実行するためにプロセスチャンバ内に基板を配置する前にステップ２０４を実行し得ることが企図される。ステップ２０４のプロセスをステップ２０６のプロセスと同時に実行することができることにも留意されたい。言い換えると、処理チャンバ内で水蒸気プラズマ処理が実行されるときには、（ステップ２０６で説明した）ハードマスク層３０６が除去されるだけでなく、（ステップ２０４で説明した）炭素含有残留物または副生物も除去されることがある。したがって、１回の水蒸気プラズマプロセスを実行することによって、（ステップ２０４で説明した）炭素含有残留物または副生物と（ステップ２０６で説明した）ハードマスク層３０６の両方を同時に除去することができる。
一実施形態では、ステップ２０４のプラズマおよびステップ２０６の水蒸気プラズマプロセスを、離れた位置で発生させることに加えて、または離れた位置で発生させる代わりに、容量結合また誘導結合し得ることが企図される。例えば、水蒸気および不活性ガスから容量結合プラズマを発生させ得ることが企図される。水蒸気は、約５ｓｃｃｍから３０００ｓｃｃｍの間の流量、例えば約４，０００ｓｃｃｍの流量でチャンバに導入することができる。Ａｒ、Ｈｅなどの不活性ガスは、約５ｓｃｃｍから約３０００ｓｃｃｍの間の流量、例えば約１０００ｓｃｃｍの流量でチャンバに供給することができる。他の実施形態では、必要に応じて、インシトゥ（その場）蒸気発生によって水蒸気を発生させ得ることが企図される。
ホウ素−炭素層および／またはフォトレジスト層がイオン注入プロセス後にドープされたドーパントを有する実施形態では、必要に応じて、水蒸気プラズマプロセス２００を利用して、そのような層を洗浄しまたは除去することもできる。
一実施形態では、約１００：１など約２０：１よりも大きなアスペクト比を有するフィーチャ５０８を有するコンタクト構造体５７０であって、基板５０２上の電界効果トランジスタ５０４上に配置されたコンタクト構造体として誘電体層５０６内に形成された図５に示されているようなコンタクト構造体５７０を洗浄するために、水蒸気プラズマプロセス２００が利用され得る。誘電体層５０６は酸化ケイ素を含む層とすることができる。誘電体層５０６に対する適当な材料にはこの他、酸化ケイ素、ＴＥＯＳなどのドープされていないシリコンガラス（ＵＳＧ）、ホウ素−ケイ酸塩ガラス（ｂｏｒｏｎ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＳＧ）、リン−ケイ酸塩ガラス（ｐｈｏｓｐｈｏｒｕｓ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）、ホウ素−リン−ケイ酸塩ガラス（ｂｏｒｏｎ−ｐｈｏｓｐｈｏｒｕｓ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＰＳＧ）およびこれらの混合物などがある。本明細書に示された例示的な実施形態では、誘電体層５０６が、ドープされていないシリコンガラス（ＵＳＧ）層である。一実施形態では、誘電体層５０６の厚さが、約３０００Åから約１５０００Åの間、例えば約４０００Åから約１２０００Åの間、例えば約１００００Åである。さらに、水蒸気プラズマを使用して、誘電体層５０６の表面、およびしばしばケイ化ニッケル、ケイ化コバルト、ケイ化タングステン、ケイ化タンタル、ケイ化チタンおよび他の適当な金属ケイ化物材料からなるグループから選択された金属ケイ化物層であるコンタクト構造体５０１上に配置された電界効果トランジスタ５０４の表面を洗浄することもできる。ある実施形態では、金属ケイ化物層が、エッチング停止層としてその上に配置された窒化ケイ素層を有することができる。誘電体層５０６に形成されたフィーチャ５０８は、よりいっそう高いアスペクト比または洗浄するのが難しい幾何形状を有することがあるため、コンタクトの前洗浄プロセス、エッチング後の残留物洗浄などの水蒸気プラズマ処理プロセスを使用することによって、水蒸気をフィーチャ底部（例えばビア／トレンチ底部）までさらに深く供給して、後続の金属堆積プロセスの前に基板表面を洗浄することができる。プラズマ処理プロセスで供給される水蒸気は、最小の金属酸化効果を有し、それによって、コンタクト構造体を完成させるために後続の金属層をその上に形成するための低接触抵抗表面を容易に維持することができると考えられる。
表面前洗浄プロセスの後、後続のプロセスで、フィーチャ５０８に金属材料を充填しまたは堆積させて、基板上に相互接続構造体を形成することができる。金属材料の例には、タングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などがある。あるいは、必要に応じて、プロセス２００を使用して、金属ゲート構造体または他の適当な構造体などの他の構造体、およびフッ素、塩素、硫黄汚染物質などのいくつかの非金属汚染物質を洗浄または除去することができる。さらに他の実施形態では、所望の範囲内の表面濡れ角を警告するために、プロセス２００を使用して、必要に応じて、表面パッシベーション、チャンバ壁パッシベーションまたは表面処理を実行することができる。チャンバ壁がＡｌ２Ｏ３を含む実施形態では、プロセス２００を実行して、フッ素成分などの過酷な化学物質からチャンバ内部を保護することができる。さらに、プロセス２００を使用して、ホウ素膜、炭素膜またはホウ素および炭素を含む膜の残留物を有する基板斜面除去プロセスを含む基板斜面ストリップ（ｓｕｂｓｔｒａｔｅ ｂｅｖｅｌ ｓｔｒｉｐ）を洗浄することもできる。
堆積チャンバ、エッチングチャンバなどの全ての種類の処理チャンバを含む処理チャンバ壁が、ホウ素−炭素層堆積プロセス、炭素層堆積プロセスまたはホウ素層堆積プロセスのサイクルの後に、ホウ素−炭素層蓄積、炭素層蓄積もしくはホウ素層蓄積、または他の集積を有することがあるいくつかの場合には、必要に応じて、水蒸気プラズマプロセス２００を利用して、このような層を洗浄または除去することもできることに留意されたい。さらに、水蒸気プラズマプロセス２００は、チャンバ壁パッシベーションを支援し、またはエッチングプロセスもしくは堆積プロセスのサイクルの後にチャンバ壁保護を提供することもできる。
本明細書に記載された方法の利点には、基板上に位置する材料またはその下の金属層を傷つけることなく材料層を除去し、または基板表面を洗浄することが含まれる。この除去および／または洗浄方法は、プラズマの組成を変化させることによって、エッチング速度およびエッチング均一性を制御することを可能にする。必要に応じて、本明細書に記載された水蒸気プラズマ処理プロセスを利用して、任意の材料を含む基板表面を洗浄することもできることに留意されたい。
以上の説明は本発明の実施形態を対象としているが、本発明の基本的な範囲を逸脱することなく本発明の他の追加の実施形態を考案することができ、それらの実施形態の範囲は、以下の特許請求の範囲によって決定される。

Claims (17)

  1. 基板の表面を洗浄する方法であって、
    コンタクト構造体を有する基板を処理チャンバ内に配置することであって、前記基板が、前記基板上に配置され、前記基板上に開口を形成する誘電体層を有する、前記配置すること、
    前記基板上に配置された前記誘電体層を、前記チャンバ内に供給された水蒸気にさらし、水蒸気中にプラズマを形成すること、
    前記チャンバ内のプロセス圧力を約１トルから約１２０トルの間に維持すること、および
    前記基板上に形成された前記コンタクト構造体を洗浄すること
    を含む方法。
  2. 前記コンタクト構造体を形成するのに使用された前記誘電体層が、ドープされていないシリコンガラス（ＵＳＧ）、ホウ素−ケイ酸塩ガラス（ＢＳＧ）、リン−ケイ酸塩ガラス（ＰＳＧ）、ホウ素−リン−ケイ酸塩ガラス（ＢＰＳＧ）およびこれらの混合物からなるグループから選択される、請求項１に記載の方法。
  3. 前記誘電体層をさらすことが、
    約４０度未満の濡れ角を有するように前記誘電体層の表面を制御すること
    をさらに含む、請求項１に記載の方法。
  4. 前記誘電体層をさらすことが、
    前記誘電体層の表面を親水性表面に変えること
    をさらに含む、請求項３に記載の方法。
  5. 前記誘電体層を前記水蒸気にさらすことが、
    前記水蒸気と一緒に、酸素を含むガスまたは水素を含むガスを前記チャンバ内に供給すること
    をさらに含む、請求項１に記載の方法。
  6. 前記誘電体層をさらすことが、
    前記水蒸気中に前記プラズマを形成するため、約５ワットから約５０００ワットの間のＲＦ電力を加えること
    をさらに含む、請求項１に記載の方法。
  7. 前記誘電体層をさらすことが、
    前記水蒸気にさらす前に、前記誘電体層を、炭素−フッ素を含むガスにさらすこと
    をさらに含む、請求項１に記載の方法。
  8. 前記水蒸気が、アルゴン、ヘリウムまたは窒素の存在下で生成される、請求項１に記載の方法。
  9. 前記誘電体層を前記水蒸気にさらすことが、
    前記水蒸気を前記チャンバにパルスモードで供給すること
    をさらに含む、請求項１に記載の方法。
  10. 前記基板上に形成された前記開口が、その下のコンタクト金属またはコンタクト金属ケイ化物層またはコンタクト窒化ケイ素層を露出させる前記誘電体層内の前記開口の中に開口を形成することをさらに含む、請求項１に記載の方法。
  11. 前記チャンバに供給された前記水蒸気が、前記基板上に配置された、前記コンタクト金属またはコンタクト金属ケイ化物層またはコンタクト窒化ケイ素層、および前記誘電体層を洗浄する、請求項１０に記載の方法。
  12. 基板表面を洗浄する方法であって、
    その上に配置された誘電体層を有する基板をチャンバ内に配置すること、
    前記誘電体層を、前記チャンバ内に供給された水蒸気にさらし、水蒸気中にプラズマを形成すること、
    約４０度未満の濡れ角を有するように前記誘電体層の表面を制御すること、および
    前記基板から前記誘電体層を洗浄すること
    を含む方法。
  13. 前記誘電体層を前記水蒸気にさらすことが、
    前記チャンバ内のプロセス圧力を約１トルから約１２０トルの間に維持すること
    をさらに含む、請求項１２に記載の方法。
  14. 前記誘電体層を前記水蒸気にさらすことが、
    前記水蒸気にＲＦ電力を加えること
    をさらに含む、請求項１２に記載の方法。
  15. 前記誘電体層を前記水蒸気にさらすことが、
    前記水蒸気と一緒に、酸素を含むガスおよび／または水素を含むガスを前記チャンバに流入させることをさらに含み、前記酸素を含むガスが、Ｏ２、Ｎ２Ｏ、ＣＯ２、ＮＯおよびＮＯ２からなるグループから選択され、前記水素を含むガスが、Ｈ２、Ｈ２Ｏ２およびＮＨ３からなるグループから選択される、
    請求項１２に記載の方法。
  16. 処理チャンバを洗浄する方法であって、
    内部に炭素含有残留物が形成された処理チャンバを用意すること、
    前記処理チャンバに結合された水蒸気発生装置によって生成された水蒸気を前記処理チャンバ内に供給し、水蒸気中にプラズマを形成すること、および
    前記処理チャンバから前記炭素含有残留物を除去すること
    を含む方法。
  17. 前記炭素含有残留物がホウ素炭素層である、請求項１６に記載の方法。
JP2014541148A 2011-11-08 2012-11-06 水蒸気処理を使用して基板から材料層を除去する方法 Active JP6158199B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/291,286 US9653327B2 (en) 2011-05-12 2011-11-08 Methods of removing a material layer from a substrate using water vapor treatment
US13/291,286 2011-11-08
PCT/US2012/063651 WO2013070570A1 (en) 2011-11-08 2012-11-06 Methods of removing a material layer from a substrate using water vapor treatment

Publications (3)

Publication Number Publication Date
JP2015504239A true JP2015504239A (ja) 2015-02-05
JP2015504239A5 JP2015504239A5 (ja) 2015-12-24
JP6158199B2 JP6158199B2 (ja) 2017-07-05

Family

ID=47141035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014541148A Active JP6158199B2 (ja) 2011-11-08 2012-11-06 水蒸気処理を使用して基板から材料層を除去する方法

Country Status (5)

Country Link
US (1) US9653327B2 (ja)
JP (1) JP6158199B2 (ja)
KR (1) KR102033707B1 (ja)
TW (1) TWI636501B (ja)
WO (1) WO2013070570A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126734A (ja) * 2016-01-13 2017-07-20 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
JP2019518338A (ja) * 2016-06-20 2019-06-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温で処理チャンバ内のホウ素―炭素残留物を除去するための洗浄プロセス
KR20200004399A (ko) * 2017-06-02 2020-01-13 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
JP2022512802A (ja) * 2018-10-26 2022-02-07 マトソン テクノロジー インコーポレイテッド ハードマスクを除去するための水蒸気ベースのフッ素含有プラズマ

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US20140263181A1 (en) * 2013-03-15 2014-09-18 Jaeyoung Park Method and apparatus for generating highly repetitive pulsed plasmas
KR20160002059A (ko) * 2014-06-30 2016-01-07 삼성전자주식회사 하드 마스크 제거 방법
US9390923B2 (en) 2014-07-03 2016-07-12 Applied Materials, Inc. Methods of removing residual polymers formed during a boron-doped amorphous carbon layer etch process
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9685383B2 (en) * 2015-05-13 2017-06-20 United Microelectronics Corp. Method of forming semiconductor device
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US9768034B1 (en) * 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10867843B2 (en) * 2016-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabrication semiconductor device
JP6914143B2 (ja) * 2016-12-26 2021-08-04 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム、基板処理システムの制御装置および半導体基板の製造方法
KR102456820B1 (ko) * 2016-12-26 2022-10-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
KR102433947B1 (ko) * 2017-09-29 2022-08-18 도쿄엘렉트론가부시키가이샤 유체로 기판을 코팅하기 위한 방법 및 시스템
US10354883B2 (en) 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
JP6977474B2 (ja) * 2017-10-23 2021-12-08 東京エレクトロン株式会社 半導体装置の製造方法
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US11387111B2 (en) 2018-04-13 2022-07-12 Mattson Technology, Inc. Processing of workpieces with reactive species generated using alkyl halide
US11164725B2 (en) 2018-06-11 2021-11-02 Beijing E-town Semiconductor Technology Co., Ltd. Generation of hydrogen reactive species for processing of workpieces
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11495456B2 (en) 2018-10-15 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Ozone for selective hydrophilic surface treatment
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11049728B2 (en) * 2018-10-31 2021-06-29 Entegris, Inc. Boron-doped amorphous carbon hard mask and related methods
CN112335017B (zh) 2018-11-16 2024-06-18 玛特森技术公司 腔室上光以通过减少化学成分改善刻蚀均匀性
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US10403492B1 (en) 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication
JP7311628B2 (ja) 2019-04-30 2023-07-19 マトソン テクノロジー インコーポレイテッド メチル化処理を使用した選択的な堆積
US11443936B2 (en) * 2020-06-19 2022-09-13 Applied Materials, Inc. Methods and apparatus for aluminum oxide surface recovery
CN113192958B (zh) * 2021-04-28 2022-01-04 长江存储科技有限责任公司 存储器件及其制造方法
US20230100863A1 (en) * 2021-09-27 2023-03-30 Applied Materials, Inc. Water vapor plasma to enhance surface hydrophilicity
KR102528303B1 (ko) * 2021-11-22 2023-05-04 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20240053429A (ko) * 2022-10-17 2024-04-24 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법
KR20240086974A (ko) * 2022-12-12 2024-06-19 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176814A (ja) * 1997-12-12 1999-07-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005328075A (ja) * 1995-12-28 2005-11-24 Seiko Epson Corp 表面処理方法および表面処理装置
JP2011517368A (ja) * 2008-02-29 2011-06-02 アプライド マテリアルズ インコーポレイテッド 基板からポリマーを除去するための方法及び装置

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262262A (en) 1985-05-31 1993-11-16 Fuji Xerox Co., Ltd. Electrophotographic photoreceptor having conductive layer and amorphous carbon overlayer
US4975144A (en) 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
JPH05217965A (ja) 1992-01-22 1993-08-27 Nec Corp 半導体装置の製造方法
US5382316A (en) * 1993-10-29 1995-01-17 Applied Materials, Inc. Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
JPH07243064A (ja) 1994-01-03 1995-09-19 Xerox Corp 基板清掃方法
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
TW366367B (en) 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
JP2956571B2 (ja) 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
US5789320A (en) 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US5759913A (en) 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
KR100205318B1 (ko) 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
US6310300B1 (en) 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
DE69840276D1 (de) 1997-01-21 2009-01-08 Georgia Tech Res Inst Herstellung eines Halbleiterbauelements mit Luftspalten für niedrigstkapazitive Leiterbahnen
JP2962272B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
EP0881668A3 (en) 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
US6428894B1 (en) 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
US6008140A (en) 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
US6203898B1 (en) 1997-08-29 2001-03-20 3M Innovatave Properties Company Article comprising a substrate having a silicone coating
US6035803A (en) 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
US6624064B1 (en) 1997-10-10 2003-09-23 Applied Materials, Inc. Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application
US6323119B1 (en) 1997-10-10 2001-11-27 Applied Materials, Inc. CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application
US6211065B1 (en) 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
US5981000A (en) 1997-10-14 1999-11-09 International Business Machines Corporation Method for fabricating a thermally stable diamond-like carbon film
US6057226A (en) 1997-11-25 2000-05-02 Intel Corporation Air gap based low dielectric constant interconnect structure and method of making same
US6098568A (en) 1997-12-01 2000-08-08 Applied Materials, Inc. Mixed frequency CVD apparatus
TWI246633B (en) 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6143476A (en) 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6291334B1 (en) 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
JP3507322B2 (ja) 1997-12-24 2004-03-15 キヤノン株式会社 電子写真装置
US6140226A (en) 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US5986344A (en) 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
US6184572B1 (en) 1998-04-29 2001-02-06 Novellus Systems, Inc. Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
US5882830A (en) 1998-04-30 1999-03-16 Eastman Kodak Company Photoconductive elements having multilayer protective overcoats
JP2000106396A (ja) 1998-09-29 2000-04-11 Sharp Corp 半導体装置の製造方法
US6635583B2 (en) 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6140224A (en) 1999-04-19 2000-10-31 Worldiwide Semiconductor Manufacturing Corporation Method of forming a tungsten plug
KR100307629B1 (ko) 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
US6030901A (en) 1999-06-24 2000-02-29 Advanced Micro Devices, Inc. Photoresist stripping without degrading low dielectric constant materials
US6423384B1 (en) 1999-06-25 2002-07-23 Applied Materials, Inc. HDP-CVD deposition of low dielectric constant amorphous carbon film
US6153935A (en) 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6500357B1 (en) * 1999-12-28 2002-12-31 Applied Materials Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
KR100316721B1 (ko) 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
US20020086547A1 (en) 2000-02-17 2002-07-04 Applied Materials, Inc. Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US6413852B1 (en) 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6380106B1 (en) 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
TW462122B (en) 2000-12-18 2001-11-01 United Microelectronics Corp Air gap semiconductor structure and the manufacturing method thereof
TW476135B (en) 2001-01-09 2002-02-11 United Microelectronics Corp Manufacture of semiconductor with air gap
JP3925088B2 (ja) * 2001-01-16 2007-06-06 株式会社日立製作所 ドライ洗浄方法
WO2003005438A2 (en) 2001-07-02 2003-01-16 Dow Corning Corporation Improved metal barrier behavior by sic:h deposition on porous materials
US7226853B2 (en) 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US6541397B1 (en) 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6884733B1 (en) 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
US20040038537A1 (en) 2002-08-20 2004-02-26 Wei Liu Method of preventing or suppressing sidewall buckling of mask structures used to etch feature sizes smaller than 50nm
US20040229470A1 (en) 2003-05-14 2004-11-18 Applied Materials, Inc. Method for etching an aluminum layer using an amorphous carbon mask
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
JP4879159B2 (ja) 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060199393A1 (en) 2004-06-29 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. H20 plasma and h20 vapor methods for releasing charges
KR100533978B1 (ko) 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100637689B1 (ko) 2005-04-21 2006-10-24 주식회사 하이닉스반도체 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
US20070068558A1 (en) * 2005-09-06 2007-03-29 Applied Materials, Inc. Apparatus and methods for mask cleaning
KR20070081649A (ko) 2006-02-13 2007-08-17 삼성전자주식회사 반도체 소자의 제조 방법
US7867578B2 (en) 2006-06-28 2011-01-11 Applied Materials, Inc. Method for depositing an amorphous carbon film with improved density and step coverage
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US20080230008A1 (en) * 2007-03-21 2008-09-25 Alexander Paterson Plasma species and uniformity control through pulsed vhf operation
US7771541B2 (en) * 2007-03-22 2010-08-10 International Business Machines Corporation Method of removing metallic, inorganic and organic contaminants from chip passivation layer surfaces
US8337950B2 (en) 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
US20110108058A1 (en) 2009-11-11 2011-05-12 Axcelis Technologies, Inc. Method and apparatus for cleaning residue from an ion source component
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328075A (ja) * 1995-12-28 2005-11-24 Seiko Epson Corp 表面処理方法および表面処理装置
JPH11176814A (ja) * 1997-12-12 1999-07-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2011517368A (ja) * 2008-02-29 2011-06-02 アプライド マテリアルズ インコーポレイテッド 基板からポリマーを除去するための方法及び装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126734A (ja) * 2016-01-13 2017-07-20 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
TWI719107B (zh) * 2016-01-13 2021-02-21 日商東京威力科創股份有限公司 基板處理方法、基板處理裝置及基板處理系統
JP2019518338A (ja) * 2016-06-20 2019-06-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温で処理チャンバ内のホウ素―炭素残留物を除去するための洗浄プロセス
KR20200004399A (ko) * 2017-06-02 2020-01-13 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
JP2022512802A (ja) * 2018-10-26 2022-02-07 マトソン テクノロジー インコーポレイテッド ハードマスクを除去するための水蒸気ベースのフッ素含有プラズマ

Also Published As

Publication number Publication date
KR20140089383A (ko) 2014-07-14
TW201330085A (zh) 2013-07-16
TWI636501B (zh) 2018-09-21
WO2013070570A1 (en) 2013-05-16
US9653327B2 (en) 2017-05-16
KR102033707B1 (ko) 2019-10-17
JP6158199B2 (ja) 2017-07-05
US20120285481A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP6158199B2 (ja) 水蒸気処理を使用して基板から材料層を除去する方法
JP7123976B2 (ja) 無水エッチングの方法
JP5820870B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US7435685B2 (en) Method of forming a low-K dual damascene interconnect structure
US7115517B2 (en) Method of fabricating a dual damascene interconnect structure
WO2015153040A1 (en) Integrated metal spacer and air gap interconnect
KR20070089082A (ko) 기판의 부식을 제어하기 위한 방법
US20050059234A1 (en) Method of fabricating a dual damascene interconnect structure
TWI713082B (zh) 透過限制達成的矽化物相控制
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
CN115485819A (zh) 用于选择性金属化合物移除的系统及方法
US7732304B2 (en) Method of manufacturing semiconductor device
WO2021030074A1 (en) Methods and apparatus for hybrid feature metallization
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
TWI853995B (zh) 用於混成特徵金屬化之方法與設備
CN101154585A (zh) 刻蚀停止层及双镶嵌结构的形成方法
CN118737950A (zh) 用于互连结构的梯度金属衬垫

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170607

R150 Certificate of patent or registration of utility model

Ref document number: 6158199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250