KR100917291B1 - 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 - Google Patents

듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 Download PDF

Info

Publication number
KR100917291B1
KR100917291B1 KR1020070127403A KR20070127403A KR100917291B1 KR 100917291 B1 KR100917291 B1 KR 100917291B1 KR 1020070127403 A KR1020070127403 A KR 1020070127403A KR 20070127403 A KR20070127403 A KR 20070127403A KR 100917291 B1 KR100917291 B1 KR 100917291B1
Authority
KR
South Korea
Prior art keywords
gas mixture
etching
supplying
layer
barc
Prior art date
Application number
KR1020070127403A
Other languages
English (en)
Other versions
KR20080053239A (ko
Inventor
질린 후앙
시이 리
제랄도 에이. 델가디노
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080053239A publication Critical patent/KR20080053239A/ko
Application granted granted Critical
Publication of KR100917291B1 publication Critical patent/KR100917291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에서는 피쳐로부터 BARC층을 제거하는 방법이 제공된다. 일 실시예에서, 상기 방법은 에칭 챔버내에 BARC층으로 충전된 피쳐를 갖는 기판을 제공하는 단계, 피쳐에 충전된 BARC층의 제 1 부분을 에칭하기 위해 챔버속으로 NH3를 포함하는 제 1 가스 혼합물을 공급하는 단계, 및 피쳐에 배치된 BARC층의 나머지 부분을 에칭하기 위해 에칭 챔버 속으로 O2가스를 포함하는 제 2 가스 혼합물을 공급하는 단계를 포함한다.

Description

듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭{TWO STEP ETCHING OA F BOTTOM ANTI-REFLECTIVE COATING LAYER IN DUAL DAMASCENE APPLICATION}
본 발명은 전반적으로 반도체 프로세싱 기술들에 관한 것으로, 특히 듀얼 다마신 에칭 프로세스에서 바닥부 무반사 코팅(BARC)층을 에칭하는 방법에 관한 것이다.
집적회로들은 단일 칩 상에 백만개의 부품들(components)(예를 들어, 트랜지스터들, 캐패시터들 및 레지스터들)을 포함할 수 있는 복잡한 장치로 발전되었다. 칩 설계의 지속적인 발전은 보다 빠른 회로소자 및 보다 높은 회로 밀도를 요구한다. 보다 높은 회로 밀도에 대한 요구는 집적회로 부품들의 치수의 감소를 요구한다.
집적회로 부품들의 치수가 (예를 들어, 서브-미크론 치수로) 감소됨에 따라, 이러한 부품들을 제조하는데 이용되는 물질들은 부품들의 전기적 성능에 기여한다. 예를 들어, 낮은 저항을 갖는 금속 상호접속부들(예를 들어, 구리 및 알루미늄)은 집적회로 상의 부품들 간에 도전성 경로를 제공한다.
특히 구리는 이들의 바람직한 전기적 특성으로 인해 상호접속 구조물에서 바 라직하게 사용된다. 구리 상호접속 시스템은 통상적으로 트렌치들 및 비아들이 유전체층 속으로 에칭되는 다마신 프로세스를 이용하여 제조된다. 트렌치들 및 비아들은 구리로 충전되고, 예를 들어, 화학적-기계적 평탄화(CMP) 프로세스를 이용하여 평탄화된다.
구리 상호접속부들은 절연 물질에 의해 서로 전기적으로 절연된다. 인접한 금속 상호접속부들 간의 간격 및/또는 절연 물질의 두께가 서브-미크론 치수를 갖는 경우, 이들 상호접속부들 간에는 잠재적으로 용량성 결합이 발생할 수 있다. 인접한 금속 상호접속부들 간의 용량성 결합은 혼선 및/또는 집적회로의 전체 성능을 악화시키는 RC(resistance-capacitance) 지연을 야기시킬 수 있다. 인접한 금속 상호접속부들 간의 용량성 결합을 방지하기 위해, 낮은 유전 상수(낮은 k)의 절연 물질(예를 들어, 약 4.0 미만의 유전 상수)이 요구된다.
도 1a-1d는 "비아-우선(via-first)" 프로세싱 시퀀스에 의해 형성된 예시적인 듀얼 다마신 구조물을 나타낸다. 먼저 도 1a를 참조로, 유전체 벌크 절연층(110) 및 하부 유전체 배리어층(108)이 기판(102) 상에 배치된 또다른 유전체 벌크 절연층(104)에 내장된 도전층(106)을 갖는 미리 형성된 상호접속부 상에 적층된다. 선택적인 연마 정지층 또는 무반사코팅(ARC)(112)이 유전체 벌크 절연층(110) 상에 배치될 수 있다. 통상적으로 유전체 벌크 절연층(110)은 FSG, 폴리머 물질, 탄소 함유 실리콘층(SiOC) 등과 같이 4.0 보다 낮은 유전 상수를 갖는 유전체 물질로 형성된다.
바닥부 무반사코팅(BARC)층(114)은 비아 에칭 프로세스에 의해 형성된 비아(128)를 충진시키고 트렌치 리소그래피에 앞서 유전체 벌크 절연층(110)을 커버하도록 스핀-적용된다(spin-applied). 포토레지스트층(116)이 BARC층(114) 상에 배치되고 패터닝되어 트렌치가 형성되도록 개구(130)가 형성된다. BARC 에칭 프로세스는 도 1b에 도시된 것처럼, 트렌치를 에칭하기 이전에 패터닝된 포토레지스트층(116)에 의해 마스크처리된 비아(128)의 개구 위로 BARC층(114)의 일부를 제거하기 위해 수행된다. BARC 에칭 프로세스는 도 1b에 도시된 것처럼, 포토레지스트층(116)에 의해 형성된 선택적인 연마 정지층(112)이 노출되고 비아(128)를 충전하는 BARC층(114)이 원하는 깊이로 에칭될 때가지 수행된다. 순차적으로, 트렌치 에칭 프로세스는 도 1c에 도시된 것처럼, 노출된 연마 정지층(112) 및 패터닝된 포토레지스트층(116)에 의해 형성된 하부 유전체 벌크 절연층(110)을 에칭하기 위해 수행된다. 트렌치 에칭 프로세스는 원하는 깊이로 유전체 벌크 절연층(110)을 에칭하고 유전체 벌크 절연층(110)에 트렌치(122)를 형성한다. 트렌치(122)가 형성된 이후, 비아(128)를 충전하는 나머지 BARC층(114) 및 유전체 벌크 절연층(110)의 상부 표면의 포토레지스트층(116)이 기판(102)으로부터 제거되어, 도 1d에 도시된 것처럼, 기판(102) 상에 듀얼 다마신 구조물이 형성된다.
통상적으로, BARC(114) 또는 포토레지스트층(116) 제거 프로세스 동안, 산소 함유 플라즈마 에칭 프로세스가 수행되어 나머지 BARC층(114)과 기판(102) 상의 포토레지스트층(116)이 반응하여, 프로세싱 챔버로부터 펌프되는 탄소 산화물 폴리머가 형성된다. 그러나, BARC층(114) 및 포토레지스트층(116)을 제거하는 동안 산소 함유 플라즈마는 노출된 측벽(120) 및 유전체 벌크 절연층(110) 상에 형성된 트렌 치(122) 및/또는 비아(128)의 표면(126)을 공격할 수 있다. 산소는 유전체 벌크 절연층(110)의 표면 상에 Si-O 결합을 형성하여, 유전체 벌크 절연층(110)의 전기적 성질에 악영향을 미칠 수 있다. 예를 들어, 산소는 낮은-k 유전체 벌크 절연층(110)의 노출된 표면(126) 또는 측벽(120) 상에 축적되어 다공성 낮은-k 유전체로 관통되어, 막 표면에 탄소 공핍을 야기시킬 수 있다. 탄소 공핍(depletion)은 낮은-k 물질의 유전 상소를 바람직하지 못하게 증가시킬 수 있어, 물질의 유전 성질의 "k 손실"이 야기된다. 결과적으로, 혼선 및 RC 지연이 BARC 및 포토레지스트 프로세스 이후 증가될 수 있다.
또한, BARC 제거 및/또는 포토레지스트층 제거는 잔류 BARC, 잔류 포토레지스트층, 불순물, 비아(128) 및/또는 트렌치(122) 내에 유기 또는 무기 부산물과 같은 오염물들(124)을 남길 수 있다. 비아(128) 및/또는 트렌치(122)에 존재하는 오염물(124)은 상호접속 구조물의 전체 집적화에 악영향을 미쳐, 열악한 장치 신뢰성 및 전기적 성능이 야기될 수 있다.
따라서, 상호접속 구조물에서 BARC를 제거하는 개선된 프로세스가 요구된다.
본 발명에서는 피쳐로부터 BARC층을 제거하는 방법이 제공된다. 일 실시예에서, 상기 방법은 에칭 챔버내에 BARC층으로 충전된 피쳐를 갖는 기판을 제공하는 단계, 피쳐를 충전하는 BARC층의 제 1 부분을 에칭하기 위해 챔버속으로 NH3를 포함하는 제 1 가스 혼합물을 공급하는 단계, 및 피쳐에 배치된 BARC층의 나머지 부분 을 에칭하기 위해 에칭 챔버 속으로 O2가스를 포함하는 제 2 가스 혼합물을 공급하는 단계를 포함한다.
또 다른 실시예에서, 피쳐로부터 BARC층을 제거하는 방법은 유전체 절연층에 형성되며 BARC층으로 충전된 피쳐를 가지는 기판을 에칭 챔버에 제공하는 단계, 피쳐를 충전하는 BARC층의 일부를 에칭하기 위해 챔버 속으로 NH3를 포함하는 제 1 가스 혼합물을 공급하는 단계, 및 피쳐에서 BARC층의 나머지 부분을 에칭하기 위해 챔버에 O2를 포함하는 제 2 가스 혼합물을 공급하는 단계를 포함한다.
또 다른 실시예에서, 피쳐로부터 BARC층을 제거하는 방법은 3.5 미만의 유전 상수를 가지는 유전체 절연층에 형성되며 BARC층으로 충전된 피쳐를 가지는 기판을 에칭 챔버에 제공하는 단계, 피쳐를 충전하는 BARC층의 일부를 에칭하기 위해 에칭 챔버 속으로 약 50sccm 내지 약 1000sccm의 NH3 가스를 갖는 제 1 가스 혼합물을 공급하는 단계, 및 피쳐의 BARC층의 나머지 부분을 에칭하기 위해 에칭 챔버 속으로 약 50sccm 내지 약 500sccm의 O2 가스를 포함하는 제 2 가스 혼합물을 공급하는 단계를 포함한다.
본 발명의 앞서 언급된 특징들을 본 발명의 보다 상세한 설명, 상기 간략한 설명을 통해 이해할 수 있도록, 첨부되는 도면에 도시된 몇 가지 실시예를 참조한다.
발명의 이해를 돕기 위해 도면에서 공통되는 동일한 부재들을 나타내는데 가 능한 동일한 참조번호를 사용했다. 일 실시예의 부재들 및 특징들은 추가 설명 없이 다른 실시예에 바람직하게 통합될 수 있다.
그러나 첨부되는 도면은 단지 본 발명의 전형적인 실시예만을 나타내는 것으로, 본 발명의 범주를 제한하고자 하는 것은 아니며, 본 발명은 등가적인 다른 실시예를 구현할 수 있다는 것을 주지해야 한다.
본 발명의 실시예들은 듀얼 마다신 구조물에 있는 BARC층의 2단계 에칭을 위한 방법들을 포함한다. 상기 방법들은 듀얼 다마신 제조 프로세스에서의 개별 BARC층 에칭 단계들에서 상이한 가스 혼합물들을 사용함으로써 높은 제거 속도를 유지하면서 낮은-k 유전체막의 품질을 유지한다.
본 명세서에 개시된 에칭 프로세스는 임의의 적절한 플라즈마 에칭 챔버에서 수행될 수 있다. 이러한 에칭 챔버로는 캘리포니아 산타클라라의 어플라이드 머티리얼스사로부터 입수가능한 ENABLER
Figure 112007088521667-pat00001
프로세싱 챔버가 있다. 다른 제조자들을 포함하여, 다른 에칭 반응기가 본 발명에 바람직하게 적용될 수도 있다.
도 2는 본 발명의 하나 이상의 단계들을 수행하는데 적합한 플라즈마 에칭 시스템(202)의 일 실시예의 개략도이다. 플라즈마 에칭 시스템(202)은 도전성 챔버 벽(230)을 갖는 프로세스 챔버 바디(210) 및 리드(213)를 포함할 수 있다. 도전성 챔버 벽(230)의 온도는 도전성 챔버 벽(230) 내부 및/또는 부근에 위치된 액체-함유 도관들(미도시)을 이용하여 제어된다. 도전성 챔버 벽(230)은 전기적 접지(234)에 접속된다. 라이너(231)는 도전성 챔버 벽(230)의 내부 표면을 커버하도 록 프로세스 챔버 바디(210)에 배치된다. 라이너(231)는 프로세스 챔버 바디(210)의 챔버 벽(230)의 내부 표면을 보호하는 표면 보호층으로 작용한다. 일 실시예에서, 라이너(231)는 Al2O3, AlN, 실리콘 카바이드, Y2O3 등을 포함하는 세라믹 물질에 의해 제조될 수 있다.
프로세스 챔버 바디(210)는 트로틀 밸브(227)를 통해 진공 펌프(236)와 결합되는 진공 용기이다. 지지 페데스탈(216)은 프로세싱 동안 그 상부에 위치되는 기판(260)을 지지하기 위해 프로세스 챔버 바디(210)의 바닥부에 배치된다. 지지 페데스탈(216)은 기판(260)을 보유하기 위한 정전기 척(226)을 포함할 수 있다. 정전기 척(226)에 공급되는 전력을 제어하기 위해 DC 전력원(220)이 이용된다. 지지 페데스탈(216)은 매칭 네트워크(224)를 통해 무선 주파수(RF) 바이어스 전력원(222)에 결합된다. 통상적으로 전력원(222)은 약 50kHz 내지 약 60kHz의 동조가능 주파수, 및 약 0 내지 약 5,000 와트의 바이어스 전력을 갖는 RF 신호를 생성할 수 있다. 바이어스 전력원(222)은 약 13.56MHz 내지 약 2MHz와 같은 다중 주파수에서 신호를 제공할 수 있다. 선택적으로, 바이어스 전력원(222)은 DC 또는 펄스형 DC 소스일 수 있다.
기판(260)의 온도는 지지 페데스탈(216)의 온도를 조절함으로써 적어도 부분적으로 제어된다. 일 실시예에서, 지지 페데스탈(216)은 냉각수를 흘려보내기 위한 채널들을 갖는 냉각 플레이트(미도시)를 포함한다. 또한, 헬륨(He) 가스와 같은 후방 가스가 가스 소스(248)로부터 제공되어, 기판(260)의 후면과 정전기 척(226)의 표면에 형성된 그루브들(미도시) 사이에 배치된 채널에 제공된다. 후방 가스는 페데스탈(216)과 기판(260) 사이에 효율적인 열 전달을 제공한다. 또한 정전기 척(226)은 프로세싱 동안 기판(260)을 가열하기 위해 척(226) 내에 배치되는 저항성 히터(미도시)를 포함할 수 있다. 일 실시예에서, 기판(260)은 약 10 내지 약 500℃ 사이의 온도로 유지된다.
샤워헤드(232)는 기판(260)을 향해 면하고 있는 기판 페데스탈(116)과 이격된 관계에 있는 프로세스 챔버 바디(210)의 리드(213)에 부착된다. 가스 패널(238)은 샤워헤드(232)와 리드(213) 사이에 형성된 플레넘(plenum)(미도시)과 유체적으로 결합된다. 샤워헤드(232)는 다수의 홀들을 포함하여 가스 패널(238)로부터 플레넘에 제공되는 가스들이 프로세스 챔버 바디(210)로 진입하게 한다. 샤워헤드(232)의 홀들은 다양한 구역에 배열되어 다양한 가스들이 다양한 체적유량 (volumetric flow rate)으로 챔버 바디(210)로 방출되 수 있다.
샤워헤드(232) 및/또는 샤워헤드(232) 부근에 배치된 상부 전극(228)은 임피던스 변환기(219)(예를 들어, 4분의 1파장 매칭 스터브)를 통해 RF 플라즈마 전력원(218)에 결합된다. RF 전력원(218)을 일반적으로 약 50kHz 내지 약 160MHz의 동조가능한 주파수 및 약 0 내지 약 5,000와트의 전력원을 갖는 RF 신호를 제조할 수 있다. RF 플라즈마 전력원(218)은 약 13.56MHz 또는 약 2MHz와 같은 다중 주파수에서 신호를 제공할 수 있다.
또한 플라즈마 에칭 시스템(202)은 챔버 리드(213) 부근에, 챔버 벽(230) 외부에 위치된 하나 이상의 코일 세그먼트들 또는 자석들(212)을 포함할 수 있다. 코일 세그먼트(들)에 대한 전력은 DC 전력원 또는 저주파수 AC 전력원(254)에 의해 제어된다.
기판 프로세싱 동안, 챔버 바디(210) 내부의 가스 압력은 가스 패널(238) 및 트로틀 밸브(227)를 이용하여 제어된다. 일 실시예에서, 챔버 바디(210) 내부의 가스 압력은 약 0.1 내지 약 999mTorr로 유지된다.
중앙 처리 유닛(CPU)(244), 메모리(242), 및 지지 회로(246)를 포함하는 제어기(240)는 본 발명의 프로세스의 제어를 용이하게 하기 위해 시스템(202)의 다양한 부품들과 결합된다. 메모리(242)는 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 플로피 디스크, 하드 디스크 또는 임의의 다른 형태의 디지털 저장기, 시스템(202) 또는 CPU(244)에 대한 로컬 또는 리모트와 같은 임의의 컴퓨터-판독가능 매체일 수 있다. 지지 회로(246)는 종래의 방식으로 CPU(244)를 지지하도록 CPU(244)와 결합된다. 이들 회로들은 캐쉬(cache), 전력원들, 클록 회로들, 입/출력 회로 및 서브시스템들을 포함한다. CPU(244)에 의해 실행될 때, 메모리(242)에 저장된 일련의 프로그램 명령들 또는 소프트웨어 루틴은 플라즈마 에칭 시스템(202)이 본 발명의 에칭 프로세스를 수행하게 한다.
도 2는 본 발명을 실행하는데 이용될 수 있는 다양한 형태의 플라즈마 에칭 챔버들중 예시적인 구성을 나타낸다. 예를 들어, 상이한 형태의 전력원 및 바이어스 전력이 상이한 결합 메커니즘을 이용하여 플라즈마 챔버에 결합될 수 있다. 전력원 및 바이어스 전력을 이용함으로써 플라즈마를 기준으로 기판의 플라즈마 밀도 및 바이어스 전력이 독립적으로 제어될 수 있다. 일부 분야에서, 전력원이 필요없 을 수 있고 플라즈마는 바이어스 전력에 의해 단독으로 유지된다. 플라즈마 밀도는 마그넷(212)과 같은 일렉트로마그넷을 사용하여 저주파수(예를 들어, 0.1-0.5 Hertz) AC 전류 소스 또는 DC 소스로 구동되는 진공 챔버에 인가되는 자기장에 의해 강화될 수 있다. 다른 분야에서, 플라즈마는 예를 들어, 원격 플라즈마 소스와 같이 기판이 위치되는 것과 다른 챔버에서 생성되어, 순차적으로 공지된 기술을 이용하여 챔버로 유도될 수 있다.
도 3은 본 발명의 일 실시예에 따른 듀얼 다마신 제조 프로세스에 이용하기 적합한 BARC 제거 프로세스(300)의 흐름도를 나타낸다. 도 4a-4b는 BARC 제거 프로세스(300)를 나타내는 프로세스(300)의 상이한 단계들을 나타내는 순차적인 개략적 단면도이다. 프로세스(300)는 제어기(240)에 의해 실행될 때, 프로세스(300)가 챔버(202)에서 수행되게 하는 명령들로서 메모리(242)에 저장될 수 있다.
프로세스(300)는 듀얼 다마신 구조물을 제조하는데 적합한 막 스택을 갖는 기판을 제공함으로써, 단계(302)에서 시작된다. 도 4a에 도시된 것처럼, 막 스택은 비아(420) 위로 트렌치(422)를 갖는 듀얼 다마신 구조물(400)을 형성하도록 에칭된다. 막 스택은 하부 유전체 절연층(404) 상에 적층된 유전체 배리어층(408) 상에 배치된 유전체 벌크 절연층(410)을 포함한다. 유전체 배리어층(408)가 제공되지 않는 실시예에서, 유전체 벌크 절연층(410)은 하부 유전체 절연층(404)상에 직접 배치될 수 있다. 하부 유전체 절연층(404)은 기판(402) 상에 배치되며 그 내부에 내장되는 구리 라인과 같은 적어도 하나의 도전층(406)을 갖는다.
일 실시예에서, 유전체 절연층(410)은 3.5 미만과 같이, 4.0 미만의 유전 상 수를 갖는 유전체 물질이다. 적절한 물질들의 예로는 어플라이드 머티리얼스사로부터 입수가능한 BLACK DIAMOND
Figure 112007088521667-pat00002
와 같은 탄소-도핑 실리콘 산화물(SiOC), 및 폴리아미드와 같은 다른 폴리머들이 포함된다. 유전체 배리어층(408)은 약 5.5 이하의 유전 상수를 갖는 물질로부터 선택된다. 일 실시예에서, 유전체 배리어층(408)은 탄소 함유 실리콘층(SiC), 질소 도핑 탄소 함유 실리콘층(SiCN) 등이다. 예를 들어, 유전체 배리어층(408)은 어플라이드 머티리얼스사로부터 입수가능한 BLOK
Figure 112007088521667-pat00003
유전체 물질일 수 있다.
유전체 절연층(410)에 형성되는 트렌치(422)는 패터닝된 포토레지스트층(412)를 통해 개방된다. 비아(420)를 충전하는 BARC층(414)은 트렌치(422)의 바닥부에 노출된다. 일 실시예에서, 포토레지스트층(412)은 집적회로를 패터닝하는데 이용되는 종래의 탄소-기반, 유기 또는 무기 물질들일 수 있다. BARC(414)은 트렌치(422)의 바닥 표면(428)을 넘는 높이로 비아(420)로부터 연장되어, 비아(420)로부터 약간 돌출될 수 있다. BARC층(414)은 예를 들어, 통상적으로 수소 및 탄소 함유 원소들을 갖는 폴리설파이드 및 폴리아미드와 같은 유기 물질, 또는 실리콘 니트라이드, 실리콘 옥시니트라이드, 실리콘 카바이드 등과 같은 무기 물질을 포함할 수 있다. 도 4A에 도시된 실시예에서, BARC층(414)은 기판(402) 상에 스핀온된 유기 물질이다. 또 다른 실시예에서, BARC층(414)은 코팅되거나, 증착되거나 또는 다른 임의의 적절한 방식으로 비아에 충전될 수 있다.
패터닝된 포토레지스트층(412)은 유전체 절연층(410) 내에 예정된 패턴 및/또는 피쳐를 전사한다. 예정된 패턴 및/또는 피쳐 형성 프로세스 동안, 패터닝된 포토레지스트층(412)은 소모되거나 트림처리되어(trimmed), 유전체 절연층(410)의 상부 표면(416) 상에 패터닝된 포토레지스트층(412)의 일부가 남게된다. 선택적으로, 패터닝된 포토레지스트층(412)은 실질적으로 제거되어, 유전체 절연층(410)의 상부 표면(416)이 노출된다. 도 4a에 도시된 실시예에서, 패터닝된 포토레지스트층(412)의 부분은 예정된 패턴 및/또는 피쳐가 트렌치(422)를 위해 유전체 절연층(410)에 전사된 이후, 듀얼 다마신 구조물(400) 상에 남게 된다. 포토레지스트층(412)이 제공되지 않는 실시예에서, 2단계 에칭 프로세스는 비아(420)에 남아있는 BARC층(414)을 제거하도록 수행된다.
단계(304)에서, 제 1 에칭 단계는 에칭 챔버(202)에 제 1 가스 혼합물을 공급함으로써 비아(420)를 충전하는 BARC층(414)의 일부가 먼저 에칭되고 트렌치(422)를 통해 노출되도록 수행된다. 패터닝된 포토레지스트층(412)의 일부가 기판 표면상에 남아있다면, 제 1 BARC 에칭 단계는 패터닝된 포토레지스트층(412)을 에칭할 수 있다.
일 실시예에서, 에칭 챔버(202)로 공급되는 제 1 가스 혼합물은 암모니아 가스(NH3)를 포함한다. 제 1 가스 혼합물은 이전 에칭 프로세스로부터 발생되며/발생되거나 기판 표면상에 존재할 수 있는 유기 폴리머 및 포토레지스트 크러스트(crust)를 제거하는데 이용된다. 제 1 가스 혼합물내의 수소 원소는 기판 표면을 손상시키지 않고 에칭 시스템(202)으로부터 펌프되는 휘발성 수소 탄소 화합물들을 형성함으로써 유기 잔류물을 세정한다. 제 1 가스 혼합물은 유전체 절연 층(410)의 노출된 표면(428) 또는 측벽(426)을 패시베이팅하여, 하부 낮은-k 유전체 기판의 k값 이동 및 유전 상수 증가가 방지된다. 제 1 가스 혼합물은 에칭 챔버(202)에 남아있는 이전의 에칭 프로세스스로터, 예를 들면, 불소 함유 가스와 같은 잔류 가스를 정화 및 배출하여, 유전체 절연층 표면을 추가로 공격할 수 있는 잔류 불소 케미스트리와의 화학적 반응 또는 결함 발생이 방지된다.
일 실시예에서, BARC층(414) 및/또는 패터닝된 포토레지스트층(412)은 NH3를 함유하는 제 1 가스 혼합물로부터 플라즈마를 형성함으로써 먼저 에칭된다. BARC층(414) 및/또는 패터닝된 포토레지스트층(412)은 도 2에 표시된 에칭 챔버(202)와 같은 에칭 챔버, 또는 다른 적절한 반응기에서 에칭될 수 있다.
제 1 가스 혼합물이 에칭 시스템(202)으로 공급되는 동안 몇가지 프로세스 파라미터가 단계(304)에서 조절된다. 일 실시예에서, 에칭 반응기내의 가스 혼합물 압력은 약 3mTorr 내지 약 300mTorr 사이로 조절되며, 기판 온도는 약 -10℃ 내지 약 55℃로 유지된다. RF 전력원은 약 150와트 내지 약 2000와트의 전력을 인가할 수 있다. NH3 가스는 약 50sccm 내지 약 1000sccm 사이, 이를 테면 약 100sccm 내지 약 800sccm의 유량으로 유입될 수 있다. N2, Ar, He 가스와 같은 다른 불활성 가스가 약 50sccm 내지 약 1000sccm 사이의 유량으로 제 1 가스 혼합물에 유입 및 공급될 수 있다.
일 실시예에서, 제 1 에칭 단계는 예정된 시간 주기의 기간을 두고 종료될 수 있다. 예를 들어, 제 1 에칭 단계는 약 20초 내지 약 200초 사이의 프로세싱에 의해 종료된다. 또 다른 실시예에서, 제 1 BARC 에칭 단계는 다른 적절한 방법, 예를 들어, 광학적 방출 모니터링 또는 다른 표시기에 의해 종결될 수 있다.
단계(306)에서, 제 2 에칭 단계는 비아(402)를 충전하는 BARC층(414)의 나머지 부분을 에칭 및 제거하도록 수행된다. 또한 제 2 단계(306)는 유전체 절연층(410)의 상부 표면(416) 상에 남아있는 임의의 패터닝된 포토레지스트층(412)을 제거한다. 제 2 에칭 단계는 에칭 챔버(202) 속으로 공급되는 제 2 가스 혼합물을 사용하여 수행된다. 일 실시예에서, 제 2 가스 혼합물은 O2 가스를 포함한다. O2 가스를 포함하는 제 2 가스 혼합물은 제 1 에칭 단계(304)로부터의 잔류물 및 부산물들을 갖는 휘발성 폴리머를 형성하며 기판(402) 상에 남아있는 BARC(414) 및 포토레지스트층(412)과 반응하여, 에칭 시스템(202) 밖으로 기판(402)으로부터 잔류물, 부산물, 남아있는 BARC(414) 및 포토레지스트층(412)을 효과적으로 제거한다. 제 2 가스 혼합물의 산소 원소는 잔류물 및 오염물들의 제거를 바람직하게 조장할 뿐만 아니라, 제 1 에칭 프로세스 동안 완전히 제거되지 않을 수 이는 잔류물 및 부산물을 세정하는 높은 에칭률 및 폴리머 제거율을 제공한다.
일 실시예에서, BARC층(414) 및/또는 포토레지스트층(412)은 O2를 포함하는 제 2 가스 혼합물로부터 플라즈마를 형성함으로써 에칭된다. BARC층 및/또는 포토레지스트층(412)은 도 2에 도시된 에칭 시스템(202)과 같은 에칭 시스템, 또는 다른 적절한 반응기에서 에칭될 수 있다.
제 2 가스 혼합물이 시스템(202)에 공급되는 동안 단계(306)에서 몇가지 프 로세스 파라미터가 조절된다. 일 실시예에서, 에칭 반응기의 가스 혼합물의 압력은 약 5mTorr 내지 약 50mTorr로 조절되며, 기판 온도는 약 -10℃ 내지 약 55℃ 사이로 유지된다. RF 소스 전력은 약 150 와트 내지 약 2000와트의 전력을 인가할 수 있다. O2 가스는 약 50sccm 내지 약 500sccm 사이의 유량으로 유입될 수 있다. 에칭 시간은 약 10초 내지 약 60초 사이와 같이 약 20초 내지 약 200초 사이로 처리될 수 있다.
제 2 에칭 단계(306)는 예정된 시간 주기 기간을 두고 종결된다. 예를 들어, 제 2 BARC 에칭 단계는 약 10초 내지 약 60초 사이의 프로세싱에 의해 종결될 수 있다. 일 실시예에서, 제 2 에칭 단계(306)는 앞서 개시된 것처럼, 제 1 에칭 단계(304)와 실질적으로 동일한 프로세시 시간을 갖도록 구성될 수 있다. 선택적으로, 제 1 에칭 단계(304)와 제 2 에칭 단계(306)의 프로세스 시간은 약 1:1 내지 약 4:1 사이의 시간 주기 비율을 갖도록 구성될 수 있다. 또 다른 실시예에서, 제 2 에칭 단계(306)는 광학적 방출 모니터링 또는 BARC층(414) 및/또는 포토레지스트층(412)이 기판(402) 또는 도 4b에 도시된 것처럼, 유전체 절연층(410)의 상부 표면(416)으로부터 완전히 제거되고 비아(420)의 바닥부 표면(418)이 노출되는 것을 나타내는 다른 표시기에 의해 종결된다.
유전체 절연층(410)의 측벽 및 표면은 단계(304)에서 제 1 가스 혼합물에 대한 노출로 형성된 폴리머에 의해 패시베이팅 및 보호되기 때문에, 제 2 가스 혼합물(306)은 유전체 절연층(410)과 같이, 기판 상에 놓인 하부 구조물들에 악영향을 미치거나 또는 에칭하지 않고 잔류물, 부산물 및 기판 상에 배치된 포토레지스트층(412) 및/또는 나머지 BARC층(414)을 주로 에칭한다. 또한, 제 2 에칭 단계(306)에서 제공되는 제 2 가스 혼합물이 BARC층(414) 및/또는 포토레지스트층(412)과 주로 반응함에 따라, 제 2 에칭 단계(306)는 기판으로부터 유기 및/또는 무기 물질들 모두를 적절히 효율적으로 제거한다.
단계(304) 및 단계(306)에 개시된 것처럼 2 단계 에칭 프로세스는 도 3에 도시된 루프(308)로 표시된 것처럼 기판 상에서 반복적 및 연속적으로 수행될 수 있다. 선택적으로, 단계(304) 및 단계(306)에 개시된 2단계 에칭 프로세스는 반대 순서로 수행될 수 있다. 예를 들어, 단계(306)에 개시된 에칭 단계가 먼저 수행되고, 이어서 단계(304)에 개시된 에칭 프로세스 단계가 수행될 수 있다.
도 4에 도시된 것처럼 듀얼 다마신 구조물(400)은 본 발명에 개시된 2 단계 에칭 프로세스를 수행하는데 유용한 예시적인 실시예만을 나타낸다. 단일 다마신 구모줄, 비아만의 구조물, 트렌치-우선(trench-first) 구조물 등과 같이 그 상부에 BARC층이 배치된 다른 구조물들이 상기 개시된 것처럼 2 단계 에칭 프로세스를 수행하는데 이용될 수도 있다. 또한 상기 방법은 다른 기판에서 발견되는 BARC층 에칭에 이용될 수도 있다.
따라서, 본 발명은 높은 제거율 및 세정 효율로 BARC층을 에칭하는 2단계 에칭 프로세스를 제공한다. 상기 방법은 BARC층, 포토레지스트층, 및 듀얼 다마신 구조물의 트렌치 및/또는 비아와 관련된 잔류물 및 부산물들을 기판 상에 배치된 하부 유전체 물질을 손상시키지 않고 바람직하게 제거한다. 또한, 2 단계 에칭 프 로세스는 바람직하게 측벽 및/또는 표면을 보호한다.
지금까지는 본 발명의 실시예와 관련된 것이지만, 본 발명의 다른 추가 실시예들이 하기 특허청구범위에 한정되는 본 발명의 기본 사상, 및 범주 내에서 고안될 수 있다.
도 1a-1d는 예시적인 듀얼 다마신 제조 프로세스의 순차적 단면도,
도 2는 본 발명의 일 실시예에 따라 사용되는 플라즈마 에칭 챔버의 개략적 단면도,
도 3은 듀얼 다마신 구조물의 BARC층 및/또는 포토레지스트층을 에칭하는 2단계 에칭 방법에 대한 방법의 일 실시예를 나타내는 프로세스 순서도,
도 4a-4b는 본 발명의 일 실시예에 따른 듀얼 다마신 제조 프로세스의 순차적 단면도.

Claims (22)

  1. 다마신 구조물내의 피쳐로부터 BARC층을 제거하는 방법으로서,
    유전체 절연층에 형성되며 BARC층으로 충전된 피쳐를 갖는 기판을 에칭 챔버에 제공하는 단계 - 상기 피쳐는 유전체 벌크 절연층에 형성된 비아와 접속되는 트렌치를 포함하며, 상기 유전체 절연층은 3.5 미만의 유전 상수를 가지며, 상기 BARC층은 상기 비아내에서 충전됨 - ;
    상기 유전체 벌크 절연층의 측벽 보호를 제공하면서, 상기 피쳐를 충전하는 상기 BARC층의 제 1 부분을 에칭하기 위해 상기 챔버 속으로 NH3 가스를 포함하는 제 1 가스 혼합물을 공급하는 단계; 및
    상기 피쳐에 배치된 상기 BARC층의 나머지 부분을 에칭하기 위해 상기 에칭 챔버 속으로 O2 가스를 포함하는 제 2 가스 혼합물을 공급하는 단계
    를 포함하는, BARC층 제거 방법.
  2. 제 1 항에 있어서,
    상기 제 1 가스 혼합물을 공급하는 단계는 50sccm 내지 1000sccm 사이의 유량을 갖는 NH3를 상기 에칭 챔버 속으로 흘려보내는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  3. 제 1 항에 있어서,
    상기 제 1 가스 혼합물을 공급하는 단계는 5mTorr 내지 300mTorr 사이의 프로세스 압력을 유지하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  4. 제 1 항에 있어서,
    상기 제 1 가스 혼합물을 공급하는 단계는 -10℃ 내지 55℃ 사이에서 기판 온도를 제어하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  5. 제 1 항에 있어서,
    상기 제 1 가스 혼합물을 공급하는 단계는 150 와트 내지 2000 와트 사이의 플라즈마 전력을 인가하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  6. 제 1 항에 있어서,
    상기 제 1 가스 혼합물을 공급하는 단계는 20초 내지 200초 사이의 프로세스 시간으로 상기 피쳐를 충전하는 상기 BARC층의 제 1 부분을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  7. 제 1 항에 있어서,
    상기 제 2 가스 혼합물을 공급하는 단계는 50sccm 내지 500sccm 사이의 유량으로 O2가스를 상기 에칭 챔버 속으로 흘려보내는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  8. 제 1 항에 있어서,
    상기 제 2 가스 혼합물을 공급하는 단계는 5mTorr 내지 50mTorr 사이에서 프로세스 압력을 유지하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  9. 제 1 항에 있어서,
    상기 제 2 가스 혼합물을 공급하는 단계는 -10℃ 내지 55℃ 사이에서 기판 온도를 제어하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  10. 제 1 항에 있어서,
    상기 제 2 가스 혼합물을 공급하는 단계는 150 와트 내지 2000 와트 사이의 플라즈마 전력을 인가하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  11. 제 1 항에 있어서,
    상기 제 2 가스 혼합물을 공급하는 단계는 10초 내지 60초 사이의 프로세스 시간으로 상기 피쳐를 충전하는 상기 BARC층의 나머지 부분을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  12. 제 1 항에 있어서,
    상기 제 1 가스 혼합물 공급 및 상기 제 2 가스 혼합물 공급 간의 에칭 시간은 1:1 내지 4:1 사이의 비율을 갖는 것을 특징으로 하는 BARC층 제거 방법.
  13. 삭제
  14. 제 1 항에 있어서,
    상기 유전체 절연층은 탄소 도핑 실리콘 산화물을 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  15. 제 1 항에 있어서,
    상기 기판을 에칭 챔버에 제공하는 단계는 상부 표면상에 포토레지스트층이 배치된 기판을 제공하는 단계를 더 포함하는 것을 특징으로 하는 BARC층 제거 방법.
  16. 제 15 항에 있어서,
    상기 제 1 가스 혼합물 및 상기 제 2 가스 혼합물은 상기 BARC층을 에칭하는 동안 상기 포토레지스트층을 에칭하도록 상기 에칭 챔버로 공급되는 것을 특징으로 하는 BARC층 제거 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020070127403A 2006-12-08 2007-12-10 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 KR100917291B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/608,611 2006-12-08
US11/608,611 US7718543B2 (en) 2006-12-08 2006-12-08 Two step etching of a bottom anti-reflective coating layer in dual damascene application

Publications (2)

Publication Number Publication Date
KR20080053239A KR20080053239A (ko) 2008-06-12
KR100917291B1 true KR100917291B1 (ko) 2009-09-11

Family

ID=39156397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127403A KR100917291B1 (ko) 2006-12-08 2007-12-10 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭

Country Status (7)

Country Link
US (1) US7718543B2 (ko)
EP (1) EP1930939A3 (ko)
JP (1) JP5232455B2 (ko)
KR (1) KR100917291B1 (ko)
CN (1) CN100552891C (ko)
SG (1) SG143239A1 (ko)
TW (1) TWI356454B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989575B (zh) * 2009-08-06 2012-10-31 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器介质层的抛光方法
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9437449B2 (en) 2012-12-31 2016-09-06 Texas Instruments Incorporated Uniform, damage free nitride etch
US9460934B2 (en) * 2013-03-15 2016-10-04 Globalfoundries Inc. Wet strip process for an antireflective coating layer
CN104124202A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284327A (ja) * 2000-03-31 2001-10-12 Toshiba Corp ドライエッチング方法、半導体装置の製造方法及び半導体装置
US20040077175A1 (en) * 2002-10-21 2004-04-22 Applied Materials, Inc. Barc shaping for improved fabrication of dual damascene integrated circuit features

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950126A (en) * 1996-12-03 1999-09-07 Nokia Telecommunications Oy Network operator controlled usage of long distance carriers
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6544882B1 (en) * 2000-01-13 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
US6514850B2 (en) * 2001-01-31 2003-02-04 Applied Materials, Inc. Interface with dielectric layer and method of making
US20020139771A1 (en) * 2001-02-22 2002-10-03 Ping Jiang Gas switching during an etch process to modulate the characteristics of the etch
US20020187627A1 (en) * 2001-06-06 2002-12-12 Yu-Shen Yuang Method of fabricating a dual damascene structure
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
US6759327B2 (en) * 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6652712B2 (en) * 2001-12-19 2003-11-25 Applied Materials, Inc Inductive antenna for a plasma reactor producing reduced fluorine dissociation
US20030228768A1 (en) * 2002-06-05 2003-12-11 Applied Materials, Inc. Dielectric etching with reduced striation
US6903023B2 (en) * 2002-09-16 2005-06-07 International Business Machines Corporation In-situ plasma etch for TERA hard mask materials
AU2003297861A1 (en) * 2002-12-23 2004-07-29 Tokyo Electron Limited Method and apparatus for bilayer photoresist dry development
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
US6705886B1 (en) 2003-01-23 2004-03-16 Fci Americas Technology, Inc. Electrical connector having connector position assurance member
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US6923796B2 (en) * 2003-02-25 2005-08-02 The Procter & Gamble Company Dimensionally optimized menstrual fluid management device
US6921727B2 (en) * 2003-03-11 2005-07-26 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers
US7309448B2 (en) * 2003-08-08 2007-12-18 Applied Materials, Inc. Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
US20050059234A1 (en) * 2003-09-16 2005-03-17 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
WO2005112092A2 (en) 2004-05-11 2005-11-24 Applied Materials, Inc. CARBON-DOPED-Si OXIDE ETCH USING H2 ADDITIVE IN FLUOROCARBON ETCH CHEMISTRY
US7508747B2 (en) * 2004-05-24 2009-03-24 Hewlett-Packard Development Company, L.P. Derivative qualified zero crossing detector apparatus and methods
JP2005353633A (ja) * 2004-06-08 2005-12-22 Sony Corp 半導体装置の製造方法および半導体装置
US7253353B2 (en) * 2004-06-30 2007-08-07 General Motors Corporation Thermoelectric augmented hybrid electric propulsion system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284327A (ja) * 2000-03-31 2001-10-12 Toshiba Corp ドライエッチング方法、半導体装置の製造方法及び半導体装置
US20040077175A1 (en) * 2002-10-21 2004-04-22 Applied Materials, Inc. Barc shaping for improved fabrication of dual damascene integrated circuit features

Also Published As

Publication number Publication date
EP1930939A3 (en) 2009-09-09
TW200834715A (en) 2008-08-16
SG143239A1 (en) 2008-06-27
JP2008147668A (ja) 2008-06-26
EP1930939A2 (en) 2008-06-11
KR20080053239A (ko) 2008-06-12
US20080138997A1 (en) 2008-06-12
JP5232455B2 (ja) 2013-07-10
CN100552891C (zh) 2009-10-21
TWI356454B (en) 2012-01-11
CN101197277A (zh) 2008-06-11
US7718543B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
US7115517B2 (en) Method of fabricating a dual damascene interconnect structure
US7132369B2 (en) Method of forming a low-K dual damascene interconnect structure
US7618889B2 (en) Dual damascene fabrication with low k materials
US6211092B1 (en) Counterbore dielectric plasma etch process particularly useful for dual damascene
US6380096B2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
US6168726B1 (en) Etching an oxidized organo-silane film
US20070026665A1 (en) Method of fabricating a dual damascene interconnect structure
US20070224825A1 (en) Methods for etching a bottom anti-reflective coating layer in dual damascene application
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
TW201417181A (zh) 蝕刻及灰化期間低ｋ材料之側壁保護
US7129171B2 (en) Selective oxygen-free etching process for barrier materials
JP2007508697A (ja) 一酸化二窒素を使用したエッチバック方法
US7393795B2 (en) Methods for post-etch deposition of a dielectric film
JP2005005697A (ja) 半導体装置の製造方法
US6784107B1 (en) Method for planarizing a copper interconnect structure
KR20040101008A (ko) 반도체 장치의 제조 방법
US20090117745A1 (en) Methods for selectively etching a barrier layer in dual damascene applications
US20050287796A1 (en) Methods of fabricating metal lines in semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee