TWI356454B - Two step etching of a bottom anti-reflective coati - Google Patents

Two step etching of a bottom anti-reflective coati Download PDF

Info

Publication number
TWI356454B
TWI356454B TW096147116A TW96147116A TWI356454B TW I356454 B TWI356454 B TW I356454B TW 096147116 A TW096147116 A TW 096147116A TW 96147116 A TW96147116 A TW 96147116A TW I356454 B TWI356454 B TW I356454B
Authority
TW
Taiwan
Prior art keywords
reflective coating
bottom anti
gas mixture
gas
etching
Prior art date
Application number
TW096147116A
Other languages
English (en)
Other versions
TW200834715A (en
Inventor
Zhilin Huang
Siyi Li
Gerardo A Delgadino
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200834715A publication Critical patent/TW200834715A/zh
Application granted granted Critical
Publication of TWI356454B publication Critical patent/TWI356454B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Description

1356454 九、發明說明： 【發明所屬之技術領域】 本發明一般涉及半導體製程技術，尤其涉及用於在雙 鎮嵌钱刻製程中，蚀刻底部抗反射塗層（bott〇ni anti-relective coating ’ BARC)的方法。 【先前技術】 積體電路已經發展成可在單一晶片上包括上百萬個零 件（例如，電晶體、電容和電阻）的複雜裝置。晶片設計 的發展不斷需要更快的電路和更大的電路密度《對更大電 路密度的需求’迫使需減小積體電路零件的尺寸。 隨著積體電路零件尺寸的縮小（例如，次微米尺寸）， 用於製備這種零件的材料影響其電性能。例如，具低電阻 之金屬相互連接（例如，銅和鋁），則提供了積體電路上的 零件之間的導電路徑。 由於銅合適的電性，其特別利於用在相互連線結構 中。通常使用鑲嵌製程製備銅相互連線系統，在鑲嵌製程 中將溝槽和介層洞蝕刻到介電層中。並用銅填充溝槽和介 層洞隨後使用例如化學機械平坦化（chemical_meAanical planarizati〇n，CMP)製程使銅平坦化。 由絕•緣材料將鋼相互連線彼此電隔離。當相鄰金屬互 連線之間的距離和/或絕緣材料的厚度具有次微米尺寸 時，電容耦合可能會潛在地在這種互連線之間發生。相鄰 金屬互連線之間的電容耦合可能導致干優（cross talk)和/ 5 Γ356454 或電阻 電谷延遲（resistance-capacitance (RC) de 1 ay)，進 而使積體電路的整體性能變差。為了防止相鄰金屬互連線 之間的電容耦合’需要低介電常數（低k)的絕緣材料（例 如，介電常數低於大約4.0)。 第1A 一 1D圖描述了申「介層洞優先（via_fjrst)」加工 順序形成的示範雙鑲嵌結構。首先參考第1A圖，將介電 體絕緣層110和底側介電阻擋層1〇8堆疊在另一個預先形 成的互連線上’該互連線具有導電層106，其係嵌入到設 置在基板102上另一個介電體絕緣層104中。可將一任選 拋光停止層或抗反射塗（anti-reflective coating，ARC)層 112設置在介電體絕緣層110上。通常由具有低於4.〇介 電常數的介電材料（諸如FSG、聚合物材料、含碳矽層 (SiOC )及相似材料），形成介電體絕緣層1 i 〇。 在溝槽微影蝕刻之前，為了填充由介層洞蝕刻製程形 成的介層洞128並覆蓋介電體絕緣層110，旋轉施加底部 抗反射塗（bottom anti-relectvice coating，BARC)層 114。 在底部抗反射塗層114上佈置光阻層116層，並圖案化光 阻層11 6 ’以定義出用於形成溝槽的開口 1 3 0。在钱刻溝槽 之前’執行底部抗反射蝕刻製程，以清除在被圖案化的光 阻層116層所掩蓋之介層洞開口 128上的部分底部抗反射 塗層114’如第1B圖所示。執行底部抗反射蝕刻製程，直 到由光阻層116定義的任選拋光停止層112暴露為止，且 填充介層洞12 8的底部抗反射塗層11 4則被蝕刻到一預定 深度’如第1B圖所示。隨後，執行溝槽蝕刻製程，以钮 6 P356454 刻暴露的拋光停止層112和由圖案化的光阻層116所定義 的底側介電阻擋層1〇8，如第1C圊所示。溝槽蝕刻製程將 介電趙絕緣層110蝕刻到規定深度，並且在介電體絕緣層 110中定義溝槽122 β在已經形成溝槽丨22之後，將填充介 層洞128的殘餘底部抗反射塗層114和在介電體絕緣層 110頂部表面上的光阻層116,從基板1〇2上去除，由此在 基板102上形成雙鑲嵌結構，如第id圖所示。 通常，在底部抗反射塗層114或光阻層116去除製程 期間’執行含氧電漿蝕刻製程，以與在基板102上的殘餘 底部抗反射塗層114和光阻層116反應，形成從處理室泵 出的氧化碳聚合物。然而，在底部抗反射塗層11 4和光阻 層116去除期間，含氧電漿可能轟擊在介電體絕緣層110 中形成的溝槽122的暴露側壁120和表面126和/或介層洞 128。氧可能在介電體絕緣層110表面上形成si_〇鍵， 其危害介電體絕緣層Π〇的介電性能。例如，氧可能在低 k介電體絕緣層11〇的側壁丨2〇或暴露表面126上積累， 並滲入多孔的低k介電質中’進而導致薄犋處的碳損耗。 碳損耗可能使低k材料的介電常數非預期増加，導致材料 介電性能的「k損（k-l〇ss)」。其結果是，在底部抗反射和 光阻蝕刻製程之後，可能增加干擾和RC延遲。 此外，底部抗反射的去除和/或光阻層去除製程還可能 在介層洞128和/或溝槽122中’留下的污染物124(諸如殘 餘底部抗反射、殘餘光阻層、雜質、有機或無機副產物）。 介層洞128和/或溝槽122中存在的污染物124，可能危宝 7 1*356454 互連線 因 射的改 【發明 本 方法。 填充了 徵中的 —氣體 抗反射 供應到 在 層.的方 特徵並 徵中的 氣體混 射塗層 到蝕刻 在 層的方 特徵並 介電常 射層的 結構的整艘集成性，致使元件可靠 此’需要一種用於在互連線結構中 進製程。 内容】 發明中提供了用於從特徵中去除底 在一個實施例中’該方法包括在蝕 底部抗反射塗層的特徵的基板，為 底部抗反射塗層的第一部分，將·含 混合物供應到室内，並且為了姓刻 塗層的剩餘部分，將含有〇2氣體的 钱刻室内。 另一個實施例中，用於從特徵中去 法包括在蝕刻室中提供具有在介電 填充了底部抗反射塗層的基板，為 底部抗反射塗層的一部分，將含有 合物供應到室内，並且為了蝕刻特 的剩餘部分，將含有〇2氣體的第二 室内。 另一個實施例中，用於從特徵中去 法包括在蝕刻室中提供具有在介電 填充了底部抗反射塗層的基板，其 數小於3 · 5，為了蝕刻填充該特徵t 一部分，將在大約50 seem和大約 性和電性較差。 ，去除底部抗反 部抗反射塗層的 刻室中提供具有 了蝕刻填充該特 有NH3氣體的第 該特徵中的底部 第一氣體混合物 除底部抗反射塗 絕緣層中形成的 了蝕刻填充該特 NH3氣體的第一 徵中的底部抗反 氣體混合物供應 除底部抗反射塗 絕緣層中形成的 中介電絕緣層的 I7的底部抗反塗 1 000 seem 之間 8 1.356454 的含有nh3氣體的第一氣韹混合物供應到 蝕刻特徵中的底部抗反射塗層的剩餘部分 seem和大約500 seem之間的含有〇2氣體 物供應到蝕刻室内。 【實施方式】 本發明的實施例包括在雙鑲嵌結構中 抗反射塗層的方法。該方法藉由在雙鑲嵌 同的底部抗反射塗層蝕刻步驟使用不同氣 保持高去除速率的同時，保持低k介電膜 這裏描述的姓刻製程，可以在任何適 内執行。該種触刻室之一是由加利佛尼亞 材料公司提供的ENABLER®製程室。預期 (包括由其他製造商提供的），可能適於從 第2圖描繪了適於執行本發明的一個 聚蚀刻系統202的一實施例其示意橫戴面 系統202可包括具有導電室壁230和頂蓋 21〇。使用位於導電室壁230内和/或其周β 不出），控制導電室壁230的溫度。導電室 接地234。為了覆蓋導電室壁230的内表 佈置在製程室體210内。襯墊23 1作為表 護製程室體210之室壁23 0的内表面。在 概墊231可以由包括α1203、Α1Ν、碳化；^ 物的陶瓷材料製成。 室内，並且為了 ’將在大約50 的第二氣鱧混合 ’兩步蝕刻底部 製造製程中，不 體混合物，以在 的品質。 宜的電漿蝕刻室 聖克拉拉的應用 其他蝕刻反應器 本發明受益。 或多個步驟之電 視圖。電漿蝕刻 213的製程室體 3的含液導管（未 壁2 3 0連接到電 面，將襯墊231 面防護層，以防 一個實施例中， >、Υ2〇3及相似 9 1356454 製程室體210是通過節流閥門227連接到真空泵236 的真空容器。將支撐基座216設置在製程室體21〇的底部， 以便在處理期間，支標放置在其上的基板26〇。支撐基座 216可能包括用於夾持基板260的靜電卡盤226。DC電源 220用於控制供應給靜電卡盤226.的電力。通過匹配網路 224，將支撐基座216連接到射頻（radi〇 frequence，rF) 偏置功率源222。偏置功率源222 —般能夠產生的RF信 號，具有在大約50 kHz到大約60 MHz之間的可調頻率和 在大約0到大約5 0 0 0瓦之間的偏置功率。偏置功率源2 2 2 可能提供諸如大約13.56 MHz和大约2 MHz的多頻信號。 可選地’偏置功率源222可能是Dc或脈衝DC源。 至少部分地通過調節支撐基座216的溫度，來控制基 板260的溫度。在一個實施例中，支撐基座216包括一冷 卻板（未示出），該冷卻板具有用於流通冷卻劑的通道。另 外’由氣體源248的背部氣體（諸如氦氣（He)),適於提 供到設置在基板背部和溝槽（未示出）之間的通道中，其 中該溝槽在靜電卡盤226表面形成。背部氣體在基座216 和基板260之間提供有效熱傳輸。為了在製程期間加熱基 板260，靜電卡盤226還可能包括設置在卡盤226中的電 阻加熱器（未示出在一個實施例中，將基板260保持在 大約攝氏1 0到大約5 〇 〇度之間的溫度。 將0H 232安裝到製程室體210的頂蓋213，且面向 基板26 0相對於基板基座216分隔設置。將氣骽面板238 不固定地連接到位於噴頭232和頂蓋213間所定義的充氣 10 Γ356454 增壓室（未不出）》喷頭232包括多個開孔，允許從氣體面 板238提供给至充氣增壓室的氣體進入製程室體21〇。可 將喷頭232中的開孔設置在不同區域，以將不同氣體用不 同體積流速釋放到室體2 1 〇中。 通過阻抗變壓器2丨9(例如，四分之一波長匹配軸端） 將喷頭232和/或臨近其放置的上電極228連接到rf電漿 功率源218。RF功率源218 —般能夠產生的^信號具有 在大約50 kHz到大約160 MHz之間的可調頻率和在大約〇 到大約5000瓦之間的源功率。RF電毁功率源218可提供 多頻信號（諸如大約13.56 MHz和大約2 MHz)。 電浆姓刻系統202還可包括放置在室壁23〇外部靠 近室頂蓋213的一個或多個線圈片段或磁體212。由DC 電源或低頻AC電源254控制提供給線圈片段212的電力。 在基板處理期間，使用氣體面板238和節流閥門227 控制室體210内部的氣體壓力。在—個實施例中，將室艘 210内部的氣體壓力保持在大約（M到大約999瓜。”之 間。 為了便於控制本發明的製程，將包括中央處理器 (CPU) 244、記憶體242和支援電路246的控制器24〇連 接到系統202的不同元件。記憶體242可以是位於系統2〇2 或CPU 244該處或遠端的任何電腦可讀介面，諸如隨機訪 問記憶體（RAM )、唯讀記憶體（ROM )、软碟、硬碟或以 數位存储的任何其他形式。為了以傳統方式支稽· Cpu 244，將支援電路246連接到CPU 244。這些電路包括高速 11 1356454 缓衝記憶體、電源、時鐘電路、輸入/輸出電路和子系统等。 當由CPU 244執行時，存儲在記憶體242中的軟體程式或 一系列程式指令，會使電漿蝕刻系統202執行本發明的蝕 刻製程。 第2圖僅示出了可以用於實現本發明的不同類型電漿 蝕刻室的一個示範配置。例如，可以使用不同連接機制將 不同類型的源功率和偏置功率連接到電漿室中。使用源功 率和偏置功率允許獨立控制電漿密度和基板相對於電漿的 偏置電壓。在某些應用中，可能不需要源功率，並且僅由 偏置功率維持電聚。可藉由使用電磁體，將磁場施加到真 空室.，以增強電漿密度，電磁體例如為由低頻（例如， 0.1 -0.5 Hz ) AC電流源或DC源驅動的磁體2 1 2。在其他 應用中，可在放置基板的室（例如，遠離電漿源）以外的 不同室内產生電漿，並且隨後使用現有技術已知的技術將 電漿導入到該室内。 第3圖描述了根據本發明的一個實施例，適於用於雙 鑲嵌製造製程中，底部抗反射去除製·程300的流程圖。第 4A — 4B圖為繪示出底部抗反射去除製程300，其不同階段 的連續示意橫截面視圖。可以將製程300作為指令存儲在 記憶體242 _，當由控制器240執行時，使製程300在室 202中執行。 製程300以步驟3 02開始，提供具有適於製備雙鑲嵌 結構之薄膜堆疊的基板。如第4 A圖所示，該薄膜堆疊已 被蝕刻，以於介層洞420上形成具有溝槽422的雙鑲嵌結 12 Γ356454 構4 00 °薄膜堆疊包括介電體絕緣層41〇，其係設 阻撞層408上’介電阻擋層408上係堆疊在底部 層404上。在不具介電阻擋層408的實施例中， 電趙絕緣層410直接設置在底部介電絕緣層4〇4 介電絕缘層404設置在基板402上，並且至少具 中的導電層406(諸如銅線）。 在一個實施例中，介電體絕緣層410是具有 小於4.0(諸如小於3 4)的介電材料。適當材料的 碳摻雜氧化矽（SiOC)(諸如由應用材料公司提供i DIAMOND®介電材料），以及其他聚合物（諸如聚g 電阻擋層408係從介電常數大約為5.5或更小的； 擇。在一個實施例中，介電阻擋層4 〇 8是含碳矽為 氮摻雜含碳矽層（SiCN )、或相似物。例如，介！ 4〇8可能是由應用材料公司提供的bl〇k®介電材 在介電絕緣層410中形成的溝槽422通過已 光阻層412。填充於介層洞420中的底部抗反射璧 則暴露在溝槽422的底部。在一個實施例中，光 可為用於圖案化積體電路的傳統碳基、有機或聚 料。底部抗反射塗層414可能從介層洞420延伸到 的底部表面428之外的高度，進而稍微地突出到介 之外。底部抗反射塗層414可包括諸如通常具有 碳元素的聚醢胺和多硫化物的有機材料，或諸如 氮氧化矽、碳化矽等等的無機材料。在备4A _月 施例中’底部抗反射塗層414是旋轉設置在基板 置於介電 介電絕緣 可以將介 上》底部 有嵌入其 介電常數 示例包括 々black 臨胺）。介 时料中選 K Sic)' I阻擋層 料。 圖案化的 r 層 414， 阻層4 1 2 合物材 溝槽422 層洞420 含氫和含 氮化矽、 ί示的實 402上的 13 1-356454 有機材料。在另一個示範實施例中，可能以任何適當方式 將底部抗反射塗層414塗覆、沉積或填充在介層洞中。 經圖案化的光阻層412將預定圖案和/或特徵，轉移到 介電絕緣層410中❶在預定圖案和/或特徵形成過程期間， 可能消耗或缩減已圖案化的光阻層412,在介電絕緣層41〇 的上表面416上留下光阻層412的一部分。替代地，可將 已圖案化的光阻層412完全去除，進而暴露介電絕緣層41〇 的上表面416。在第4A圖所示的實施例中，在將用以形成 溝槽4 22的預定圖案和/或特徵轉移到介電絕緣層中之 後，光阻層412的一部分會殘留在雙鑲嵌結構4〇〇上。在 不具光阻層4 1 2的實施例中，可執行兩步蝕刻製程以去 除殘餘在介層洞420中的底部抗反射塗層414。 在步驟304,藉由在蝕刻室2〇2中供應第一氣體混合 物’執行第-餘刻步驟，以開始蚀刻用於填充介層洞42〇 立經？冓槽422所暴露之底部抗反射塗層414的一部分。 案化後光阻層412的一部分仍殘餘在基板表面， ' 部抗反射餘刻步驟亦可蝕刻經圖案化的光阻層 412。 a物個實施例中，供應到姓刻室202中的第-氣體混 :前钱二氣（NH3)。第一氣體混合物用於去除可能來自 外殼。第程和/或在基板表面存在的有機聚合物和光阻 統2。2的：氣體混合物中的氫元素藉由形成被栗出触刻系 ， 揮發性奴氫化合物，以清潔有機剩餘物 ,0 害基板表面。第—氣體混合物 ㈣，… 使介電絕緣層410的側 14 Γ356454 壁426或暴 的k值偏移 徹底沖洗來 氣體（諸如令 進一歩攻擊 在一個 合物形成電 阻層4 1 2。， 蝕刻，可在 進行。 當將第 驟304調整 器中的氣體 mTorr之間 5 5度之間。 加RF源功i 如大約1 0 0 可能以在大 第一氣體混 氣體）。 在一個 束第一蚀刻 間處理，結 過其他適當 露表面428純化’由此防止底部低k介電基板 和介電常數增加。第—氣體混合物還可清除和 自先前#刻製程’殘餘在蚀刻室202中的殘餘 氣氣體）’進而防止缺陷的產生，或防止可能 介電絕緣層表面之與殘餘氟物質的化學反應。 實施例中，藉由從含有NH3氣體的第一氣體混 裝’先钱刻底部抗反射塗層414和/或圖案化光 良部抗反射塗層414和/或圖案化光阻層412的 如第2圖所示餘刻室202或其他適宜反應器中 一氣體混合物供應到蝕刻系統2〇2中時，在步 幾個製程參數。在一個實施例中，將蝕刻反應 混合物壓力調整到大約5 mTorr到大約300 ’基板溫度保持在大約攝氏_ 1 〇度和大約攝氏 以在大約1 5 0瓦到大約2 0 0 0瓦之間的功率施 春。以在大約50 seem和大約1〇〇〇 sccm之間（諸 seem和大約800 seem)的流速流通NH3氣體。 約50 seem到大約1〇〇〇 sccm之間的流速，在 合物中流通和供應惰性氣體（諸如N2、Ar、He 實施例中，可通過預定時間週期的終止，來結 步驟。例如，通過在大約20秒到大約200秒之 束第一钱刻步驟。在另一個實施例中，可能通 方法，例如通過監控光發射或通過其他指示 15 6454 器 ’终止第一底部抗反射蝕刻步驟。 在步驟306，執行第二蝕刻步驟，以蝕刻和去除用於 填充介層洞4 02之底部抗反射塗層414的殘餘部分。 步驟306亦去除殘餘在介電絕緣層410上表面4ι6上任何 經圖案化的光阻層412。使用供應到蝕刻室2〇2的第二氣 體混合物，執行第二蝕刻步驟。在一個實施例中，第二氣 體混合物包括〇2氣體。含有〇2氣體的第二氣體混合物與 來自第一蝕刻步驟304的殘餘物和副產物形成揮發性聚合 物’並且與基板402上的殘餘底部抗反射414和光阻層412 反應’進而將殘餘物、副產物、殘餘底部抗反射414和光 阻層4 1 2有效地從基板402移出蝕刻系統202。第二氣體 混合物中的、氧元素提供高蝕刻速率和聚合物去除速率，這 不僅有利於促進殘餘物和污染物的去除，而且清除在第_ 蝕刻製程清潔中不能完全去除的殘餘物和副產物》 在一個實施例中，通過從含有〇2氣體的第二氣體混合 物形成電漿，以蝕刻底部抗反射塗層414和/或光阻層 412»底部抗反射塗層和/或光阻層412的蝕刻，可在諸如 第2圖所示蝕刻室202或其他適當反應器中進行。 當將第二氣體混合物供應到蝕刻系統202中時，在步 » 驟306調整幾個製程參數。在一個實施例中，將蝕刻反應 器中的氣體混合物壓力調整在大約5 mTorr到大約50 m T 〇 r r之間’將基板溫度保持在大約攝氏-1 〇度和大約攝氏 55度之間。可以約150瓦到大约2000瓦之間的功率，施 加RF源功率。以約50 seem至約500 seem之間的流速， 16 Γ356454 流通〇 2氣體。钮刻時間可介於在大約2 n ϋ秒至大约200秒 之間（諸如大約1 〇秒到大約6 0秒之間）。 通過預定時間週期的終止，來結束楚_ 卑二蝕刻步驟 306。例如，通過在大約秒到大約60¾ 秒之間處理，結束 第二底部抗反射蝕刻步驟。在一個實施如+ 列中，第二蝕刻步 驟306還可能設成基本上與上述的第一為 域刻步驟304相等 的製程時間》替代地，第一蝕刻步驟3〇4t& 和第二蝕刻步驟 3 06的製程時間可能設成具有約1 : 1到约 J 4 4 : i之間的時 間週期比。在另一個實施例中’藉由監控 ★ 丄 ^尤發射，或錯由 表示已經將底部抗反射塗層414和/或光阻層412從基板 402或介電絕緣層41〇的上表面416完全去除且介層洞 420的底部表面418已經暴露的其他指示（如第圖所 示），終止第二蝕刻步驟3〇6。 由於在步驟304中，介電絕緣層410的側壁和表面已 被純化，且提供因暴露於第 < 氣體混合物而形成之聚合物 的保護’第二氣體混合物3 0 6主要#刻殘餘物、副產物和 °又置在基板上的殘餘底部抗反射塗層414和/或光阻層 412， ’而不危害或蝕刻基板上的的底部結構（諸如介電絕緣 層410)。而且，由於在第二蝕刻步驟3 06提供的第二氣體 ° 主要與底部抗反射塗層414和/或光阻層412反應， 第—麵刻步驟306有利於在真有效地從基板去除有機和/ 或無機材料。 、 ， 步帮3〇4和步驟306所述的兩步钱刻製程’可在基板 上重琅地且連續地執行如第3圖所示的迴圈3 08。替代 17 1356454 地，可以相反次序執行如步驟304和步 银刻製程《例如，可先執行如步驟3〇6 然後執行如步驟304所述的蝕刻步驟。 如第4圖所示的雙鑲嵌結構4〇〇僅 如本發明所述的兩步蝕刻製程的示範實 部抗反射塗層設置於其上的結構，如單 介層洞的結構、溝槽優先結構和相似結 行如上所述的兩步蝕刻製程。該方法還 他基板中的底部抗反射塗層。 因此，本發明提供了以高去除速率 部抗反射塗層的兩步蝕刻方法，該方法 中的溝槽和/或介層洞去除底部抗反射g 殘餘物和副產物，而不危害設置在基板 料。該兩步蝕刻製程還提供良好的側壁 雖然上文說明本發明的實施例，但可在 的情況下，設計本發明其他和更進一步 的範圍由申請專利範圍確定。 【圖式簡單說明】 為了獲得並詳細理解本發明的上述 附圖中示出的實施例，對本發明的以上 體的描述。 第1Α— ID圖是示範雙鑲嵌製造製 雜306所述的兩步 所述的蝕刻步驟， 示出了可用於執行 施例。其他具有底 一鎮嵌結構、僅有 構，也可能用於執 可能用於蝕刻在其 和清除效率—餘刻底 利於從雙鑲嵌結構 :層、光阻層和相關 上的底部介電材 和/或表面保護。 不偏離其基本範圍 的實施例’本發明 特徵’下面將參照 簡要敍述進行更具 程的一系列剖視 18 1-356454 圖； 第2圖是根據本發明一個實施例，所使用之電漿蝕刻 室的示意橫戴面圖； 第3圖是繪示用於在雙鑲嵌結構中，蝕刻底部抗反射 塗層和/或光致抗蝕層的兩步蝕刻方法之一實施例的製程 流程圖； 第4A — 4B圖是根據本發明一個實施例的雙鑲嵌製造 製程的一系列剖視圖。 為了便於理解，僅可能 中共用的相同元件》—個實 其他實施例中，而不需要進 然而，需要指出的是， 施例，由於本發明可能允許 圖限制了本發明的範圍。 【主要元件符號說明】 102基板 106導電層 11 0介電體絕緣層 114底部抗反射塗層 1 2 0側壁 124污染物 1 2 8介層洞 202電漿蝕刻系統 的使用相同參考數字表示附圖 施例的元件和特徵易於合併到 一步描述。 附圖僅描述了本發明的示範實 其他等效實施例，不能認為附 104介電體絕緣層 1 0 8阻擋層 1 12抗反射塗層 1 1 6光阻層 122溝槽 1 2 6表面 130 開口 210製程室體 19 1356454 2 12 磁 體 2 13 頂 蓋 216 支 撐 基 座 2 18 RF電漿功率源 220 電 源 222 偏 置 功率源 224 匹 配 網 路 226 靜 電 卡盤 227 JifS 即 流 閥 門 228 上 電 極 230 室 壁 23 1 襯 墊 232 喷 頭 234 電 接 地 238 氣 體 面 板 240 控 制 器 242 記 憶 體 246 支 援 電路 248 氣 體 源 254 AC電源 260 基 板 300 製 程 302 步 驟 304 步 驟 306 步 驟 308 步 驟 400 雙 鑲 嵌· 結 構 402 基 板 404 底 部 介 電 絕緣層 406 導 電 層 408 介 電 阻 擋 層 410 介 電 絕緣層 412 光 阻 層 414 底 部 抗反射塗層 416 上 表 面 418 底 部 表面 420 介 層 洞 422 溝 槽 426 側 壁 428 表面 20

Claims (1)

1 .1356454 申請專利範園： 一種用於從一特徵中去除— 法，該 在 反射塗 連接至 抗反射 將 中，以 分，同 將 中，以 分，其 反射塗 塗層殘 間。 特徵係形成於一雙鎮叙結構中—/抗反射塗層的方 一钱刻室中接根 » 而該方法包括： 蝕幻至中棱供一基板，該基 層填充的特徵，其中該特徵包括/、有1-底部抗 -界定於-介電體絕緣層中：=槽，該溝槽係 塗層係-填充於該介層洞中的：::料其中該底部 包含NH3氣體的第一氣體混合物 蚀刻填充在該特徵中該底部抗反射塗層之♦部 時提供該介電體絕緣層的側壁保護；以及 -包含02氣體的第二氣體混合物供應至該蝕刻室 蝕刻設置在該特徵中該底部抗反射塗層的殘餘部 中在該第-氣體混合物存在下用於钱刻該底部抗 層部分的製程時間相對於一用於蝕刻該底部抗反射 餘部分的製程時間的比例係在約1: 1與約4: 1之 2. 如申明專利範圍第1項所述的方法，其中供應該 第一氣體混合物的步驟還包括： 以5〇8“111至1 000 sccm之間的流速，將νη〆％入到 該钮刻室中。 3. 如申請專利範圍第丨項所述的方法’其中供應該 第一氣體混合物的步驟還包括： 21 1356454 將製程壓力保持在大約5 mTorr到大約300 mTorr之 間。 4. 如申請專利範圍第1項所述的方法，其中供應該 第一氣體混合物的步驟還包括： 將基板溫度控制在大約攝氏-1 0度到大約攝氏5 5度之 間。 5. 如申請專利範圍第1項所述的方法，其中供應該 第一氣體混合物的步驟還包括： 施加約1 50瓦到約2000瓦之間的電漿功率。 6. 如申請專利範圍第1項所述的方法，其中供應該 第一氣體混合物的步驟還包括： 以約2 0秒至約2 0 0秒之間的製程時間，蝕刻填充在該 特徵中該底部抗反射塗層的該第一部分。 7. 如申請專利範圍第1項所述的方法，其中供應該 第二氣體混合物的步驟還包括： 以50 seem至500 seem之間的流速，將〇2氣體流入 到該#刻室中。 8. 如申請專利範圍第1項所述的方法，其中供應該 第二氣體混合物的步驟還包括： 22 Γ356454 將製程壓力保持在大約5 mTorr到大約50 mTorr之 間。 9. 如申請專利範圍第1項所述的方法，其中供應該 第二氣體混合物的步驟還包括： 將基板溫度控制在大約攝氏-1 0度到大約攝氏5 5度之 間。 10. 如申請專利範圍第1項所述的方法，其中供應該 第二氣體混合物的步驟還包括： 施加約1 5 0瓦到約2 0 0 0瓦之間的電漿功率。 11. 如申請專利範圍第1項所述的方法，其中供應該 第二氣體混合物的步驟還包括： 以大約1 0秒至大約6 0秒之間的製程時間，蝕刻填充 在該特徵中該底部抗反射塗層的殘餘部分。 12. 如申請專利範圍第1項所述的方法，其中該鑲嵌 結構包括一介電常數小於3.5的介電絕緣層。 13. 如申請專利範圍第1項所述的方法，其中該鑲嵌 結構包括一含有碳摻雜氧化矽的介電絕緣層。 14. 如申請專利範圍第1項所述的方法，其中該提供 23 1356454 步驟還包括： 提供之該基板具有一光阻層設置在該基板之一上表面 上。 15. 如申請專利範圍第14項所述的方法，其中供應 到該蝕刻室中之該第一氣體混合物和該第二氣體混合物， 在蝕刻該底部抗反射塗層的同時，蝕刻該光阻層。 16. 一種用於從一特徵中去除一底部抗反射塗層的 方法，包括： 在一蝕刻室中提供一基板，該基板具有一形成在一雙 鑲嵌結構中的介層洞，其中該介層洞係形成於一介電絕緣 層中且在一溝槽下，且該介層洞由一底部抗反射塗層所填 充’該底部抗反射塗層包括有機材料； 將一包含NH3氣體的第一氣體混合物供應至該姓刻室 中’以蝕刻填充在該介層洞中該底部抗反射塗層的一部 分，同時提供該介電絕緣層的側壁保護；以及 將一包含〇2氣體的第二氣體混合物供應至該蝕刻室 中，以蝕刻該介層洞中該底部抗反射塗層的殘餘部分，其 中一在該第一氣體混合物存在下用於蝕刻該底部抗反射塗 層部分的製程時間相對於一用於蝕刻該底部抗反射塗層殘 餘部分的製程時間的比例係在約1 : 1與約4 : 1之間。 17. 如申請專利範園第16項所述的方法，其中供應 24 Γ356454 該第一氣體混合物的步驟還包括： 以約50 seem至1000 seem之間的流速，流入NH3。 18. 如申請專利範圍第16項所述的方法，其中供應 該第二氣體混合物的步驟還包括： 以約50 seem至500 seem之間的流速，流入〇2氣體。 19. 如申請專利範圍第16項所述的方法，其中該介 電絕緣層具有一介電常數小於3.5。 20. 一種用於從一特徵中去除一底部抗反射塗層的 方法，包括： 在一蝕刻室中提供一基板，該基板具有一介層洞，該 介層洞形成在一雙鑲嵌結構中的一介電絕緣層中，且該介 層洞由一底部抗反射塗層所填充，其中該介電絕缘層具有 一介電常數小於3.5,該底部抗反射塗層包括一有機材料； 以約50 seem至1000 seem之間的流速，將一包含NH3 氣體的第一氣體混合物供應到該蝕刻室中，以蝕刻填充在 該介層洞中該底部抗反射塗層的一部分，同時提供該介電 絕緣層的侧壁保護；以及 以約50 seem至500 seem之間的流速，將一包含〇2 氣體的第二氣體混合物供應到該蝕刻室中，以蝕刻該介層 洞中該底部抗反射塗層的殘餘部分，其中一在該第一氣體 混合物存在下用於蝕刻該底部抗反射塗層部分的製程時間 25 1356454 相對於一 的比例係 用於蝕刻該底部抗反射塗層殘餘部分的製程時間 在约1 : 1與約4 : 1之間。 26 1356454
第沙“號專利寒〜年/月修正 ||畔r胸修正替換頁| 308^—
302 304 306 第3圖 Γ356454 七、指定代表圖： (一） 、本案指定代表圖為：第（3)圖。 (二） 、本代表圖之元件代表符號簡單說明： 300製程 302步驟 304步驟 306步驟 308步驟 八、本案若有化學式時，請揭示最能顯示 發明特徵的化學式： 無 4
TW096147116A 2006-12-08 2007-12-10 Two step etching of a bottom anti-reflective coati TWI356454B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/608,611 US7718543B2 (en) 2006-12-08 2006-12-08 Two step etching of a bottom anti-reflective coating layer in dual damascene application

Publications (2)

Publication Number Publication Date
TW200834715A TW200834715A (en) 2008-08-16
TWI356454B true TWI356454B (en) 2012-01-11

Family

ID=39156397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096147116A TWI356454B (en) 2006-12-08 2007-12-10 Two step etching of a bottom anti-reflective coati

Country Status (7)

Country Link
US (1) US7718543B2 (zh)
EP (1) EP1930939A3 (zh)
JP (1) JP5232455B2 (zh)
KR (1) KR100917291B1 (zh)
CN (1) CN100552891C (zh)
SG (1) SG143239A1 (zh)
TW (1) TWI356454B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989575B (zh) * 2009-08-06 2012-10-31 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器介质层的抛光方法
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9437449B2 (en) * 2012-12-31 2016-09-06 Texas Instruments Incorporated Uniform, damage free nitride etch
US9460934B2 (en) 2013-03-15 2016-10-04 Globalfoundries Inc. Wet strip process for an antireflective coating layer
CN104124202A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950126A (en) 1996-12-03 1999-09-07 Nokia Telecommunications Oy Network operator controlled usage of long distance carriers
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6140226A (en) 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6544882B1 (en) * 2000-01-13 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
JP3803528B2 (ja) 2000-03-31 2006-08-02 株式会社東芝 半導体装置の製造方法及び半導体装置
US6514850B2 (en) 2001-01-31 2003-02-04 Applied Materials, Inc. Interface with dielectric layer and method of making
US20020139771A1 (en) * 2001-02-22 2002-10-03 Ping Jiang Gas switching during an etch process to modulate the characteristics of the etch
US20020187627A1 (en) 2001-06-06 2002-12-12 Yu-Shen Yuang Method of fabricating a dual damascene structure
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
US6759327B2 (en) 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6652712B2 (en) 2001-12-19 2003-11-25 Applied Materials, Inc Inductive antenna for a plasma reactor producing reduced fluorine dissociation
US20030228768A1 (en) 2002-06-05 2003-12-11 Applied Materials, Inc. Dielectric etching with reduced striation
US6903023B2 (en) * 2002-09-16 2005-06-07 International Business Machines Corporation In-situ plasma etch for TERA hard mask materials
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
JP4594235B2 (ja) * 2002-12-23 2010-12-08 東京エレクトロン株式会社 Ａｒｃ層をエッチングする方法
US7132369B2 (en) 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
US6705886B1 (en) 2003-01-23 2004-03-16 Fci Americas Technology, Inc. Electrical connector having connector position assurance member
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US6923796B2 (en) * 2003-02-25 2005-08-02 The Procter & Gamble Company Dimensionally optimized menstrual fluid management device
US6921727B2 (en) 2003-03-11 2005-07-26 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers
US7309448B2 (en) 2003-08-08 2007-12-18 Applied Materials, Inc. Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
US20050059234A1 (en) 2003-09-16 2005-03-17 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
WO2005112092A2 (en) 2004-05-11 2005-11-24 Applied Materials, Inc. CARBON-DOPED-Si OXIDE ETCH USING H2 ADDITIVE IN FLUOROCARBON ETCH CHEMISTRY
US7508747B2 (en) * 2004-05-24 2009-03-24 Hewlett-Packard Development Company, L.P. Derivative qualified zero crossing detector apparatus and methods
JP2005353633A (ja) * 2004-06-08 2005-12-22 Sony Corp 半導体装置の製造方法および半導体装置
US7253353B2 (en) * 2004-06-30 2007-08-07 General Motors Corporation Thermoelectric augmented hybrid electric propulsion system

Also Published As

Publication number Publication date
EP1930939A2 (en) 2008-06-11
JP2008147668A (ja) 2008-06-26
SG143239A1 (en) 2008-06-27
JP5232455B2 (ja) 2013-07-10
KR20080053239A (ko) 2008-06-12
US20080138997A1 (en) 2008-06-12
CN101197277A (zh) 2008-06-11
EP1930939A3 (en) 2009-09-09
KR100917291B1 (ko) 2009-09-11
TW200834715A (en) 2008-08-16
US7718543B2 (en) 2010-05-18
CN100552891C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
US7413990B2 (en) Method of fabricating a dual damascene interconnect structure
KR101683405B1 (ko) 에칭 및 애싱 동안의 로우-k 재료의 측벽 보호
US7132369B2 (en) Method of forming a low-K dual damascene interconnect structure
US6670278B2 (en) Method of plasma etching of silicon carbide
US6458516B1 (en) Method of etching dielectric layers using a removable hardmask
US6080529A (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
KR101887723B1 (ko) 다층 마스크에서의 패턴의 ｃｄ 및 무결성을 제어하기 위한 에칭 프로세스
TWI356454B (en) Two step etching of a bottom anti-reflective coati
TWI495010B (zh) 用於互連圖案化之硬遮罩移除時之側壁及倒角保護
US20070224825A1 (en) Methods for etching a bottom anti-reflective coating layer in dual damascene application
US20070026665A1 (en) Method of fabricating a dual damascene interconnect structure
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
TWI321346B (en) Method of forming metal line in semiconductor device
WO2002073674A1 (fr) Procede permettant de graver un film isolant organique et procede double damascene
CN1661799B (zh) 半导体器件
US20090156012A1 (en) Method for fabricating low k dielectric dual damascene structures
JP2005005697A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees