JP3803528B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP3803528B2 JP3803528B2 JP2000096689A JP2000096689A JP3803528B2 JP 3803528 B2 JP3803528 B2 JP 3803528B2 JP 2000096689 A JP2000096689 A JP 2000096689A JP 2000096689 A JP2000096689 A JP 2000096689A JP 3803528 B2 JP3803528 B2 JP 3803528B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- interlayer insulating
- insulating film
- resist
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭素原子を含む組成からなる絶縁膜を有する構造の層間絶縁膜配線加工形成における剥離工程に関する。
【０００２】
【従来の技術】
半導体装置は、その高集積化に伴いさらなるパタ−ンの微細化が要求されるようになってきている。さらに高速応答化のために配線抵抗や寄生抵抗の低減等が試みられている。
半導体装置の微細化を進めるには、フォトレジストの解像度を改善する必要があり、今後の半導体装置の開発にはフォトレジストの薄膜化が有効である。またフォトレジスト膜の直下には反射防止膜を形成し、フォトレジスト膜のパターニングを行っている。
一方、半導体装置の高速化のために配線寄生容量の低下が要求され、層間絶縁膜の低誘電率化が検討されている。この低誘電率化された層間絶縁膜としては、シルク、フレアー等、ＣＦ系のテフロンなどの有機系膜や、無機シリコン酸化膜等のポーラスで比較的脆い無機膜や無機膜中に炭素原子を含む有機成分を有する有機シリコン酸化膜があげられる。
【０００３】
従来の酸化膜の比誘電率が約４であるのに対して、これらの絶縁膜は、比誘電率が３以下の値を有している。この層間絶縁膜上にフォトレジストをパタ−ニングした後に配線溝やコンタクトホ−ルのエッチング加工を行なった場合、その後の工程で配線材料等を埋め込む場合に備えてフォトレジストを剥離しておく必要がある。
従来のフォトレジスト剥離法では、ウエハ−温度を２００℃以上の高温に上昇させて酸素ガスを主体とするプロセスガスを用いたダウンフロ−アッシングが用いられている。この方法ではフォトレジスト中の炭素・酸素・水素等の原子が活性ガス中の酸素原子と反応することによりレジスト剥離処理を実現していた。この時の反応生成物は、ＣＯ2 、ＣＯ、Ｈ2 Ｏ等であると考えられているが、十分な剥離速度を得るために、通常、半導体基板温度を２００℃以上に上昇させて反応性を高める方法が用いられていた。
【０００４】
【発明が解決しようとする課題】
半導体装置は、その高集積化に伴いパターンの微細化が要求されるようになってきている。さらに、高速応答化のために配線抵抗や寄生抵抗の低減等が試みられている。半導体装置の微細化に伴い、配線間の層間絶縁膜は、有機シリコン酸化膜の様な低誘電率膜の使用が必須になってきた。この、有機シリコン酸化膜材料を用いたデュアルダマシン(Dual Damascene)形成プロセスは、層間絶縁膜に配線溝とこの配線溝底面に形成されたコンタクト孔とを形成し、この中に配線及び接続プラグを埋め込む技術であり、配線溝を形成してからコンタクト孔を形成する溝先−穴後加工と、コンタクト孔を先に形成してから配線溝を形成する穴先−溝後加工のいづれかの方法で形成可能である。しかし、溝先−穴後加工では配線溝が形成された凹凸のある半導体基板上に対してリソグラフィを行うことになり、ＤＯＦ(Depth of Focus)が低下して精密な微細加工を行い難い。つまり、この方法ではコンタクト孔のパターン形成は、困難になる。一方、穴先−溝後加工ではコンタクト孔加工後に配線溝のパターンを形成し、配線加工を行うと、対レジスト選択比を上げると、コンタクト孔内に入っているレジストと同様の成分の反射防止膜が側壁マスクとなり、側壁の層間絶縁膜がエッチングできず、溝加工後クラウンフェンスができる。
【０００５】
対レジスト選択比の条件を用いエッチング加工を行うが、コンタクト孔上部にクラウンフェンス(Crown Fence) が発生し、さらに、配線溝の底面がラウンド形状になる。これは、コンタクト孔加工後、レジスト（フォトレジスト）は、通常酸素で剥離を行うが、酸素でレジストの剥離を行うことによりコンタクト孔の上部及び側壁部分が表面改質されてしまい、その改質層部分にポーラスで酸化膜ライクな膜が形成されるので、その部分のエッチングレートが早くなりクラウンフェンスが発生する。このクラウンフェンスは、配線材料のコンタクト孔への埋め込みを困難にし、ショートイールドの原因となる。また、配線溝の底面がラウンド型状では、レジスト剥離の際、酸素ラジカルが、表面のみでなく、有機シリコン酸化膜中のＣＨ3 基を除去し、コンタクト孔の側壁への距離が近付くに連れ、ＣＨ3 基の量が少なくなり、より酸化膜に近い形状になるため、エッチングを行うとエッチング速度が側壁から離れる事で徐々に遅くなる。この結果、穴の底の形状は、ラウンド状になる。これは、配線の深さ制御を困難にする。ハードマスクを用いたデュアルダマシン加工においても同様の傾向が認められる。
【０００６】
図９乃至図１１は、このクラウンフェンスが生成される状態を説明する従来のデュアルダマシン加工の工程断面図である。シリコン半導体などの半導体基板１０１上に膜厚５００ｎｍ程度の低誘電率化された層間絶縁膜１０２を形成する。この層間絶縁膜１０２に、例えば、ＴｉＮなどのバリアメタル層１０４に被覆されたアルミニウムなどの金属配線１０３を埋め込み形成する。この層間絶縁膜１０２上に、膜厚８００ｎｍ程度の低誘電率化された層間絶縁膜１０５を形成する。この層間絶縁膜１０５は、有機シリコン酸化膜からなるものである。
この層間絶縁膜１０５に酸素プラズマ処理を行い、層間絶縁膜１０５表面に膜厚が２０ｎｍの酸化膜である表面改質層１０６を形成する。この上に膜厚６０ｎｍの塗布型有機反射防止膜１０７及び０．６μｍのレジスト１０８を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１０８をパタ−ニングする（図９（ａ））。
【０００７】
そして、このパターニングされたレジスト１０８をマスクにして反射防止膜１０７を加工する。その後、表面改質層１０６及び層間絶縁膜１０５をＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒからなるエッチングガスを用いてＲＩＥエッチングを行い、パタ−ンの大きさが０．２μｍのコンタクト孔１０９を形成する。コンタクト孔１０９の底面には層間絶縁膜１０２に埋め込まれた金属配線１０３を被覆したバリアメタル層１０４表面が露出している（図９（ｂ））。次に、層間絶縁膜１０５上に残ったレジスト１０８及び反射防止膜１０７を酸素ガスによるプラズマアッシングにより剥離する。このとき、表面改質層１０６と層間絶縁膜１０５のコンタクト孔１０９側壁から炭素原子が離脱して変質層（側壁炭素離脱層）１１０が形成される。この変質層１１０は、ポーラスであり、エッチングレートが層間絶縁膜１０５より速くなっている（図１０（ａ））。
次に、表面改質層１０６上に膜厚６０ｎｍの塗布型有機反射防止膜１１１及び０．６μｍのレジスト１１２を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１１２をパタ−ニングする。このとき反射防止膜１１１は、コンタクト孔１０９内部にも埋め込まれている（図１０（ｂ））。
【０００８】
そして、このパターニングされたレジスト１１２をマスクにして反射防止膜１１１を加工する。その後、表面改質層１０６及び層間絶縁膜１０５をＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒからなるエッチングガスを用いてＲＩＥエッチングを行い、幅が０．４μｍ程度の配線溝１１３を形成する。このエッチング時にコンタクト孔１０９側壁表面の変質層１１０は、エッチングレートが高いのでオーバーエッチングされてしまい、所定の配線溝深さより深くエッチングされる。しかし、コンタクト孔１０９内部の反射防止膜１１１は、変質層１１０ほどはエッチングレートが高くないので、反射防止膜１１１の周辺の変質層１１０は、あまりエッチングされないで、クラウンフェンス１１４として残る（図１１（ａ））。
次に、層間絶縁膜１０５上に残ったレジスト１１２及び層間絶縁膜１０５上及びコンタクト孔１０９内に残った反射防止膜１１１を酸素ガスによるプラズマアッシングにより剥離する。このとき、変質層（側壁炭素離脱層）１１０上にクラウンフェンス１１４が形成される。このクラウンフェンス１１４が存在すると、接続プラグを構成する金属がコンタクト孔内部へ堆積するのを著しく困難にする（図１１（ｂ））。
【０００９】
また、半導体装置の高速化のために配線寄生容量の要求される層間絶縁膜に低誘電率化が行われ始めているが、半導体装置の微細化にはさらに一層の低誘電率化が必要とするという問題があった。
本発明は、このような事情によりなされたものであり、配線間の層間絶縁膜に有機シリコン酸化膜を用いたデュアルダマシン配線溝加工において、コンタクト孔にクラウンフェンスの発生を制御し、深さの制御性を向上させるドライエッチング方法及び半導体装置の製造方法及びこれらの方法を適用して得られる低誘電率化された層間絶縁膜の誘電率を低下させた半導体装置を提供する。
【００１０】
【課題を解決するための手段】
本発明は、配線間の層間絶縁膜に有機シリコン酸化膜を用いたデュアルダマシン配線溝加工において、コンタクト孔の加工を行った後、層間絶縁膜の成分を少なくとも１つは含むガスを用いるプラズマプロセスでレジスト及びコンタクト孔側壁の堆積物の剥離工程を行い、次に、配線溝を形成する溝加工を行った後、層間絶縁膜の少なくとも１つの成分を取り除くガスを用いるプラズマプロセスでレジスト及び配線溝及びコンタクト孔側壁の堆積物の剥離工程を行うことを特徴としている。この方法によりクラウンフェンスの発生を効率良く抑制し、深さの制御性を向上させると伴に、この方法により本来の有機シリコン酸化膜の誘電率をさらに低下させることができる。
【００１２】
本発明の半導体装置の製造方法は、半導体基板上に形成された有機シリコン酸化膜からなる層間絶縁膜の上に第１のレジストを形成し、これをパターニングする工程と、前記パターニングされた第１のレジストをマスクとして、前記層間絶縁膜を異方性エッチングしてコンタクト孔を形成する工程と、前記コンタクト孔を形成後、炭素原子に、酸素原子、水素原子及び窒素原子の少なくとも１つを含むガスでプラズマエッチングを行って前記第１のレジスト及び前記コンタクト孔側壁に堆積する堆積物を剥離する工程と、前記層間絶縁膜上に第２のレジストを形成し、これをパターニングする工程と、前記パターニングされた第２のレジストをマスクとして、前記層間絶縁膜を異方性エッチングして前記コンタクト孔に繋がる配線溝を形成する工程と、前記配線溝を形成後、酸素原子、水素原子及び窒素原子の少なくとも１つを含み、且つ炭素を含まないガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程と、前記コンタクト孔及び前記配線溝に金属膜を埋め込む工程とを具備することを特徴としている。前記炭素原子に、酸素、窒素及び水素原子の成分のうち少なくとも１つを含むガスは、ＣＯ、ＣＯ 2 、Ｃ 5 Ｈ 12 、Ｃ 5 Ｈ 10 、Ｃ 4 Ｈ 10 、Ｃ 4 Ｈ 8 Ｃ 4 Ｈ 6 、Ｃ 3 Ｈ 9 Ｎ、Ｃ 3 Ｈ 8 、Ｃ 3 Ｈ 6 Ｏ、Ｃ 3 Ｈ 6 、Ｃ 3 Ｈ 4 、Ｃ 2 Ｎ 2 Ｃ 2 Ｈ 7 Ｎ、Ｃ 2 Ｈ 6 Ｏ、Ｃ 2 Ｈ 6 、Ｃ 2 Ｈ 4 Ｏ、Ｃ 2 Ｈ 4 、ＣＯＳ、ＣＨ 4 ＳＣＨ 4 、ＣＨＮ、ＣＨ 5 ＮのＣ系ガス、ＣＨ系ガス及びＣＯ系ガスから選ばれた単ガスあるいは混合ガスであるようにしてもよい。前記配線溝を形成後、酸素原子、水素原子及び窒素原子の少なくとも１つを含み、且つ炭素を含まないガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程により、前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域をポーラスにするようにしてもよい。前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域をポーラスにすることによって、前記表面領域の誘電率を低下させるようにしてもよい。
【００１３】
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された有機シリコン酸化膜からなる層間絶縁膜と、前記層間絶縁膜に形成されたコンタクト孔と、前記層間絶縁膜に形成された前記コンタクト孔に繋がる配線溝と、前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域に形成されたポーラスな領域と、前記コンタクト孔及び前記配線溝に埋め込まれ、前記ポーラスな領域上に配置された金属膜とを具備したことを特徴としている。前記ポーラスな領域は、前記層間絶縁膜の他の領域より誘電率が低下しているようにしてもよい。
【００１４】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図７を参照して第１の実施例を説明する。
図１乃至図４は、デュアルダマシン加工を含む半導体装置の製造工程断面図、図５は、マグネトロンＲＩＥ装置の概略断面図、図６は、プラズマアッシャー装置の概略断面図、図７は、本発明の方法により低誘電率化された層間絶縁膜の配線溝及びコンタクト孔側壁に形成される側壁変質層の低誘電率傾向を説明する特性図である。
本発明は、先に述べた従来技術の問題を解決するものであり、有機シリコン酸化膜のデュアルダマシン加工工程及び絶縁膜及び炭素原子を含む組成からなる多層膜上のレジスト剥離工程に係り、下地膜中の炭素原子を脱離させることなくレジスト剥離を行う方法及び最終的に加工形状を形成後、レジスト及び堆積物を酸素ガスなどを用いて剥離を行うことにより、本来の有機シリコン酸化膜の誘電率（すなわち、比誘電率）を低下させることに関するものである。
【００１５】
以下、図１乃至図４に示す半導体装置の製造工程を説明する。
図５は、この実施例で用いられるマグネトロンＲＩＥエッチング装置である。真空チャンバー１の内部には、シリコンウェーハなどの被処理物２を載置する載置台３が設けられており、この載置台３に対向して天壁に対向電極４が設けられている。載置台３は、温度調節機構（図示しない）を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバー１の天壁には、ガス導入管５が接続されている。ガス導入管５から、真空チャンバー１の内部ににガスが導入され、排気口６に設けられた弁により圧力が調整されるようになっている。圧力が安定を示した後、載置台３下の高周波電極７から高周波を印可することにより真空チャンバー１内にプラズマが発生する。また、真空チャンバー１の外周部には磁石８が設けており、真空中に高密度な磁界を作り、プラズマ中のイオンに異方性を持たせて被処理物２がエッチングされる。この実施例では図５に示すマグネトロンＲＩＥ装置を使用したが、これ以外にも、ＥＣＲ、ヘリコン、誘導結合型プラズマ装置等の他のドライエッチング装置を利用しても使用可能である。
【００１６】
また、図６は、この実施例で用いられるプラズマアッシング装置である。真空チャンバー１０のチャンバー内には、シリコンウェーハなどの被処理物２を載置する載置台３′が設けられており、この載置第３に対向して対向電極４′が天壁に設けられている。載置台３′は、温度調節機構を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバー１０の天壁には、ガス導入管５′が接続されている。ガス導入管５′から、真空チャンバー１０にガスが導入され、排気口６′の弁により圧力が調整される。圧力が安定を示した後、載置台３′下の高周波電極７′から高周波を印可することにより真空チャンバー１０内にプラズマが発生する。この実施例では平行平板タイプのアッシング装置を用いているが、真空チャンバーの外周部に磁石を設けたもの、他のプラズマアッシング装置、ダウンフローアッシャーなども使用することが可能である。
【００１７】
まず、図１乃至図４に示すように、シリコン半導体などの半導体基板１１上に膜厚５００ｎｍ程度の低誘電率化された層間絶縁膜１２を形成する。この層間絶縁膜１２に、例えば、ＴｉＮなどのバリアメタル層１４に被覆されたアルミニウムなどの金属配線１３を埋め込み形成する。この層間絶縁膜１２上に、膜厚８００ｎｍ程度の低誘電率化された層間絶縁膜１５を形成する。この層間絶縁膜１５は、無機系膜中に炭素原子が含まれている構造の有機シリコン酸化膜からなる。例えば、ポリシロキサン（Ｐｏｌｙｓｉｌｏｘａｎｅ）、シルセスキオキサン （ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）などがある。
この半導体基板１１に酸素プラズマ処理を行い、層間絶縁膜１５表面に膜厚２０ｎｍの酸化膜である表面改質層１６を形成する。この上に膜厚６０ｎｍの塗布型有機反射防止膜１７及び０．６μｍのレジスト１８を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１８をパタ−ニングする（図１（ａ））。そして、このパターニングされたレジスト１８をマスクにして反射防止膜１７を加工する。
【００１８】
その後、図５のエッチング装置を用いて、表面改質層１６及び層間絶縁膜１５を４０ｍＴｏｒｒ、１０００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／１００／１５／２００ｓｃｃｍの条件でＲＩＥエッチングを行い、パタ−ンの大きさが０．１μｍのコンタクト孔１９を形成する。コンタクト孔１９の底面には層間絶縁膜１２に埋め込まれた金属配線１３を被覆したバリアメタル層１４表面が露出している（図１（ｂ））。次に、層間絶縁膜１５上に残ったレジスト１８及び反射防止膜１７を酸素ガスによるプラズマアッシングにより剥離する。このとき、コンタクト孔１９側壁に従来のような変質層が形成されない。この時の剥離は、酸素原子及び炭素原子を含むガスを用いるプラズマプロセスで行う。図６のアッシング装置は、平行平板型であり、アッシング条件は、Ｏ2 ／ＣＯ＝３０／２７０ｓｃｃｍ、１００ｍＴｏｒｒ、５００Ｗ、３０℃で行う。この条件ではレジスト剥離は進行するが、層間絶縁膜１５側壁からの炭素原子の脱離を無くすことが出来るので側壁変質層の形成を無くすことが出来るのである（図２（ａ））。
【００１９】
次に、コンタクトパターンのレジスト１８を剥離後、配線溝のパターンニングを行う。表面改質層１６上に膜厚６０ｎｍの塗布型有機反射防止膜１２１及び０．６μｍのレジスト１２２を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１２２をパタ−ニングする。このとき反射防止膜１２１は、コンタクト孔１９内部にも埋め込まれている（図２（ｂ））。そして、このパターニングされたレジスト１２２をマスクにして反射防止膜１２１を加工する。その後、表面改質層１６及び層間絶縁膜１５をＲＩＥエッチングを行って、配線溝加工を行う。この時の反射防止膜１２１のエッチング条件として、２０ｍＴｏｒｒ、２００Ｗ、Ｏ2 ／Ｎ2 ＝５０／１００ｓｃｃｍの混合ガスを用い、異方性エッチング（ＲＩＥ）を行う。次に、２０ｍＴｏｒｒ、１４００Ｗ、ＣＨＦ3 ／ＣＦ4 ＝１０／５０ｓｃｃｍの条件で有機シリコン酸化膜の部分エッチングを行って配線溝１２３を形成する（図３（ａ））。次に、図６のアッシング装置を用いて、アッシング条件、Ｏ2 ＝３００ｓｃｃｍ、１００ｍＴｏｒｒ、５００Ｗ、３０℃で、デュアルダマシン加工を行う。
【００２０】
この時、Ｏ2 ／ＣＯ及びＯ2 ／Ｎ2 ／Ｈ2 などで溝加工後のレジスト剥離を行った後の有機シリコン酸化膜の誘電率特性を図７に示す。図７の縦軸は、層間絶縁膜の誘電率（ｋ）を表わし、横軸は、種々のアッシングガスを用いた剥離条件を表わしている。この結果、誘電率は、層間絶縁膜１５に使用した有機シリコン酸化膜の誘電率が、ｋ＝２．７に対し、Ｏ2 ／ＣＯ条件でアッシングをした場合、誘電率は、ｋ＝２．７と同等の値を示している。一方、Ｏ2 条件でアッシングを行った場合、有機シリコン酸化膜の誘電率は、ｋ＝２．５と下がる。この理由は、Ｏ2 条件でアッシングすると表面及び側壁部分のＣＨ3 がＯ2 のラジカルにより抜けるＣＯ、ＣＯ2 、Ｈ2 Ｏなどで抜けることにより、ＣＨ3 の抜けた部分がポーラスな酸化膜の様な膜になるため、誘電率が下がったと考えられる。このポーラスな酸化膜の様な膜、すなわち、低誘電率の側壁変質層１２４は、配線溝及びコンタクト孔の側壁に形成されている。また、Ｎ2 ／Ｈ2 混合ガスで剥離した場合も、誘電率ｋ＝２．６と、誘電率の特性は下がった。この原因としては、酸素と同様に、表面及び側壁部分のＣＨ3 がＮ2 及びＨ2 のラジカルによりＣＮ、ＣＨ4 等で抜けることにより、ＣＨ3 が抜けた部分がポーラスな酸化膜のような膜になるため、誘電率が下がったと考えられる。
【００２１】
ポーラスな領域が大きいほど誘電率は、１に近くなる。この実施例では、Ｏ2 、Ｎ2 ／Ｈ2 ガスでアッシングを行っているが、窒素原子あるいは水素原子あるいは酸素原子のいずれか一つを含むガスあるいは単ガスを用いることにより、レジスト剥離後の有機シリコン酸化膜の誘電率を下げることが可能である。つまり、デュアルダマシンの様なコンタクト孔／配線溝加工を行う場合、コンタクト孔を加工した後、レジスト剥離を行う時は、配線溝のエッチングに影響を与え無い様に表面及び側壁に改質層を作ることのない酸素原子及び炭素原子を含むガスを用いたアッシング条件を用いる。そして、配線溝加工後、デュアルダマシン加工形状を形成した後、酸素原子を含むガスを用いるアッシング条件でレジスト剥離を行うことにより、層間絶縁膜中の誘電率を低下させることができる。デュアルダマシン形成後、酸素ガスでアッシングを行って層間絶縁膜中の誘電率を下げることにより、配線材料を埋め込んだ後、さらに、ＲＣ遅延を減少させて処理スピードを速くすることができる（図３（ｂ））。
【００２２】
次に、ＴｉＮバリアメタル層１２５を３０ｎｍ程度コンタクト孔及び配線溝の側壁及び底面に成膜させ、続いてアルミニウム膜１２６をスパッタリングにより７００ｎｍの膜厚分成膜して配線溝及びコンタクト孔内に埋め込む。その後に層間絶縁膜１５表面が露出するまでアルミニウム膜１２６を化学的機械的研磨法 （ＣＭＰ：Chemical Mechanical Polishing ）により平坦化してコンタクト孔には接続プラグが形成され、配線溝に埋め込み配線が形成される（図４）。
以上、この実施例では配線間の層間絶縁膜に有機シリコン酸化膜を用いたデュアルダマシン配線溝加工において、コンタクト上のクラウンフェンスの発生を防ぐことができる。
【００２３】
この実施例では、有機シリコン酸化膜のコンタクト孔形成後のレジスト剥離条件として、Ｏ2 及びＣＯの混合ガスを用いているが、本発明は、Ｏ2 にＣＯ、ＣＯ2 、Ｃ5 Ｈ12、Ｃ5 Ｈ10、Ｃ4 Ｈ10、Ｃ4 Ｈ8 、Ｃ4 Ｈ6 、Ｃ3 Ｈ9 Ｎ、Ｃ3 Ｈ8 、Ｃ3 Ｈ6 Ｏ、Ｃ3 Ｈ6 、Ｃ3 Ｈ4 、Ｃ2 Ｎ2 、Ｃ2 Ｈ7 Ｎ、Ｃ2 Ｈ6 ＯＣ2 Ｈ6 、Ｃ2 Ｈ4 Ｏ、Ｃ2 Ｈ4 、Ｃ2 Ｈ4 、ＣＯＳ、ＣＨ4 Ｓ、ＣＨ4 、ＣＨＮ、ＣＨ5 Ｎのいずれかを混合したＣ系及びＣＨ系及びＣＯ系を含有するようにした混合ガスもしくは単ガスを用い、プラズマのコントロールを行うことにより、同様のレジスト剥離の側壁保護効果が得られる。
この実施例では配線材料にアルミニウム（Ａｌ）を用いたが、本発明は、Ａｌ−Ｃｕ、Ｗ、ＷＳｉ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕを配線に用いても良い。
【００２４】
次に、図８を参照して第２の実施例を説明する。
図８は、半導体装置の斜視図である。この半導体装置は、本発明の方法により形成されたものであり、半導体基板上に形成された層間絶縁膜の上に第１のレジストを形成し、これをパターニングする工程と、前記パターニングされた第１のレジストをマスクとして、前記層間絶縁膜を異方性エッチングしてコンタクト孔を形成する工程と、前記コンタクト孔を形成後、炭素原子に酸素原子、水素原子及び窒素原子のいずれかを含むガスでプラズマエッチングを行って前記第１のレジスト及び前記コンタクト孔側壁に堆積する堆積物を剥離する工程と、前記層間絶縁膜上に第２のレジストを形成し、これをパターニングする工程と、前記パターニングされた第２のレジストをマスクとして、前記層間絶縁膜を異方性エッチングして前記コンタクト孔に繋がる配線溝を形成する工程と、前記配線溝を形成後、酸素原子、水素原子及び窒素原子のいずれかを含むガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程と、前記コンタクト孔及び前記配線溝に金属膜を埋め込む工程とを具備する製造方法により得られる物である。
【００２５】
シリコン半導体などの半導体基板２１上には膜厚５００ｎｍ程度の低誘電率化された層間絶縁膜２２が形成されている。
この実施例では層間絶縁膜２２は、低誘電率化された膜を用いているが、シリコン酸化膜でも良い。この層間絶縁膜２２に、例えば、ＴｉＮなどのバリアメタル層２４に被覆されたアルミニウムなどの金属配線２３を埋め込み形成されている。この層間絶縁膜２２上に、膜厚８００ｎｍ程度の低誘電率化された層間絶縁膜２５が形成されている。この層間絶縁膜２５は、有機シリコン酸化膜からなるものである。この層間絶縁膜２５表面に膜厚２０ｎｍの酸化膜である表面改質層２６が形成されている。表面改質層２６及び層間絶縁膜２５にはパタ−ンの大きさが０．１μｍのコンタクト孔が形成されており、この中にはアルミニウムなどからなる接続プラグ２７が形成されている。接続プラグ２７は、バリアメタル層２４上に形成され、これと電気的に接続されている。この接続プラグ２７は、その上に形成された配線溝に埋め込まれたアルミニウムなどからなる金属配線２８が配置され、これと電気的に形成されている。
【００２６】
金属配線及び接続プラグが埋め込まれた配線溝及びコンタクト孔の側壁及び底面には厚さ（＝ｄ）５０ｎｍ程度の変質層２９が形成されている。この変質層２９は、ポーラスな酸化膜であり誘電率が低い。この変質層２９が形成されているので、通常の有機シリコン酸化膜の誘電率が、ｋ＝２．７に対し、Ｏ2 条件でアッシングをしたときに得られる変質層が形成された有機シリコン酸化膜の誘電率は、ｋ＝２．５とｋ＝２．５と下がる。この理由は、Ｏ2 条件でアッシングすると表面及び側壁部分のＣＨ3 がＯ2 のラジカルにより抜けるＣＯ、ＣＯ2 、Ｈ2 Ｏなどで抜けることにより、ＣＨ3 の抜けた部分がポーラスな酸化膜になるため、誘電率が下がるものと考えられる。
コンタクト孔及びコンタクト孔に繋がる配線溝の側面及び底面の表面領域の誘電率を低下させることことにより、金属配線及び接続プラグを埋め込んだ後、ＲＣ遅延を減少させて処理スピードを速くすることができる。
半導体装置の微細化が進むにつれ、配線幅ｗ（＝０．１５μｍ）及び配線間距離ｔ（＝０．１５μｍ）は、益々小さくなる傾向にある。このような事情において、層間絶縁膜の誘電率を低下させることは、処理スピードを向上させるために有効である。
【００２７】
この実施例では、１つの層間絶縁膜に穴−溝加工と２つの加工を行っているが、それ以上加工するプロセスにおいても、最終加工形状前の加工物剥離は、前記層間絶縁膜の成分を少なくとも１つを含むガスを用いて剥離を行う工程と、最終加工形状後の剥離は、層間絶縁膜の少なくとも一つの成分を取り除くガスを用いて表面近傍の剥離を行う工程を有することにより、クラウンフェンスの発生を効率良く抑制し、深さの制御性を向上させると共に、本来の有機シリコン酸化膜の誘電率を更に低下させることができる。
【００２８】
【発明の効果】
１層の層間絶縁膜に２つ以上の加工工程を用いる加工プロセスにおいて、最終加工形状前の加工物剥離は、前記層間絶縁膜の成分を少なくとも１つは含むガスを用いて剥離を行う工程と、最終加工形状後の剥離は、層間絶縁膜の少なくとも一つの成分を取り除くガスを用いて表面近傍の剥離を行う工程を有することにより、クラウンフェンスの発生を効率良く抑制し、深さの制御性を向上させると共に、本来の有機シリコン酸化膜の誘電率を更に低下させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図２】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図３】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図４】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図５】本発明に適用するマグネトロンＲＩＥ装置の概略断面図。
【図６】本発明に適用するアッシャー装置の概略断面図。
【図７】本発明の半導体装置に形成された層間絶縁膜の誘電率特性を示す特性図。
【図８】本発明の半導体装置の斜視図。
【図９】従来の半導体装置の製造方法を説明する製造工程断面図。
【図１０】従来の半導体装置の製造方法を説明する製造工程断面図。
【図１１】従来の半導体装置の製造方法を説明する製造工程断面図。
【符号の説明】
１、１０・・・真空チャンバー、 ２・・・被処理物、
３、３′・・・載置台、 ４、４′・・・対抗電極、
５、５′・・・ガス導入管、 ６、６′・・・排気口、
７、７′・・・高周波電極、 ８・・・磁石
１１、２１、１０１・・・半導体基板、
１２、２２、１０２・・・層間絶縁膜、
１３、２３、２８、１０３・・・金属配線、
１４、２４、１０４・・・バリアメタル、
１５、２５、１０５・・・層間絶縁膜（有機シリコン酸化膜）、
１６、２６、１０６・・・表面改質層、
１７、１０７、１２１・・・反射防止膜、
１８、１０８、１１２、１２２・・・レジスト、
１９、１０９・・・コンタクト孔、 ２７・・・接続プラグ、
２９、１１０、１２４・・・変質層。
【発明の属する技術分野】
本発明は、炭素原子を含む組成からなる絶縁膜を有する構造の層間絶縁膜配線加工形成における剥離工程に関する。
【０００２】
【従来の技術】
半導体装置は、その高集積化に伴いさらなるパタ−ンの微細化が要求されるようになってきている。さらに高速応答化のために配線抵抗や寄生抵抗の低減等が試みられている。
半導体装置の微細化を進めるには、フォトレジストの解像度を改善する必要があり、今後の半導体装置の開発にはフォトレジストの薄膜化が有効である。またフォトレジスト膜の直下には反射防止膜を形成し、フォトレジスト膜のパターニングを行っている。
一方、半導体装置の高速化のために配線寄生容量の低下が要求され、層間絶縁膜の低誘電率化が検討されている。この低誘電率化された層間絶縁膜としては、シルク、フレアー等、ＣＦ系のテフロンなどの有機系膜や、無機シリコン酸化膜等のポーラスで比較的脆い無機膜や無機膜中に炭素原子を含む有機成分を有する有機シリコン酸化膜があげられる。
【０００３】
従来の酸化膜の比誘電率が約４であるのに対して、これらの絶縁膜は、比誘電率が３以下の値を有している。この層間絶縁膜上にフォトレジストをパタ−ニングした後に配線溝やコンタクトホ−ルのエッチング加工を行なった場合、その後の工程で配線材料等を埋め込む場合に備えてフォトレジストを剥離しておく必要がある。
従来のフォトレジスト剥離法では、ウエハ−温度を２００℃以上の高温に上昇させて酸素ガスを主体とするプロセスガスを用いたダウンフロ−アッシングが用いられている。この方法ではフォトレジスト中の炭素・酸素・水素等の原子が活性ガス中の酸素原子と反応することによりレジスト剥離処理を実現していた。この時の反応生成物は、ＣＯ2 、ＣＯ、Ｈ2 Ｏ等であると考えられているが、十分な剥離速度を得るために、通常、半導体基板温度を２００℃以上に上昇させて反応性を高める方法が用いられていた。
【０００４】
【発明が解決しようとする課題】
半導体装置は、その高集積化に伴いパターンの微細化が要求されるようになってきている。さらに、高速応答化のために配線抵抗や寄生抵抗の低減等が試みられている。半導体装置の微細化に伴い、配線間の層間絶縁膜は、有機シリコン酸化膜の様な低誘電率膜の使用が必須になってきた。この、有機シリコン酸化膜材料を用いたデュアルダマシン(Dual Damascene)形成プロセスは、層間絶縁膜に配線溝とこの配線溝底面に形成されたコンタクト孔とを形成し、この中に配線及び接続プラグを埋め込む技術であり、配線溝を形成してからコンタクト孔を形成する溝先−穴後加工と、コンタクト孔を先に形成してから配線溝を形成する穴先−溝後加工のいづれかの方法で形成可能である。しかし、溝先−穴後加工では配線溝が形成された凹凸のある半導体基板上に対してリソグラフィを行うことになり、ＤＯＦ(Depth of Focus)が低下して精密な微細加工を行い難い。つまり、この方法ではコンタクト孔のパターン形成は、困難になる。一方、穴先−溝後加工ではコンタクト孔加工後に配線溝のパターンを形成し、配線加工を行うと、対レジスト選択比を上げると、コンタクト孔内に入っているレジストと同様の成分の反射防止膜が側壁マスクとなり、側壁の層間絶縁膜がエッチングできず、溝加工後クラウンフェンスができる。
【０００５】
対レジスト選択比の条件を用いエッチング加工を行うが、コンタクト孔上部にクラウンフェンス(Crown Fence) が発生し、さらに、配線溝の底面がラウンド形状になる。これは、コンタクト孔加工後、レジスト（フォトレジスト）は、通常酸素で剥離を行うが、酸素でレジストの剥離を行うことによりコンタクト孔の上部及び側壁部分が表面改質されてしまい、その改質層部分にポーラスで酸化膜ライクな膜が形成されるので、その部分のエッチングレートが早くなりクラウンフェンスが発生する。このクラウンフェンスは、配線材料のコンタクト孔への埋め込みを困難にし、ショートイールドの原因となる。また、配線溝の底面がラウンド型状では、レジスト剥離の際、酸素ラジカルが、表面のみでなく、有機シリコン酸化膜中のＣＨ3 基を除去し、コンタクト孔の側壁への距離が近付くに連れ、ＣＨ3 基の量が少なくなり、より酸化膜に近い形状になるため、エッチングを行うとエッチング速度が側壁から離れる事で徐々に遅くなる。この結果、穴の底の形状は、ラウンド状になる。これは、配線の深さ制御を困難にする。ハードマスクを用いたデュアルダマシン加工においても同様の傾向が認められる。
【０００６】
図９乃至図１１は、このクラウンフェンスが生成される状態を説明する従来のデュアルダマシン加工の工程断面図である。シリコン半導体などの半導体基板１０１上に膜厚５００ｎｍ程度の低誘電率化された層間絶縁膜１０２を形成する。この層間絶縁膜１０２に、例えば、ＴｉＮなどのバリアメタル層１０４に被覆されたアルミニウムなどの金属配線１０３を埋め込み形成する。この層間絶縁膜１０２上に、膜厚８００ｎｍ程度の低誘電率化された層間絶縁膜１０５を形成する。この層間絶縁膜１０５は、有機シリコン酸化膜からなるものである。
この層間絶縁膜１０５に酸素プラズマ処理を行い、層間絶縁膜１０５表面に膜厚が２０ｎｍの酸化膜である表面改質層１０６を形成する。この上に膜厚６０ｎｍの塗布型有機反射防止膜１０７及び０．６μｍのレジスト１０８を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１０８をパタ−ニングする（図９（ａ））。
【０００７】
そして、このパターニングされたレジスト１０８をマスクにして反射防止膜１０７を加工する。その後、表面改質層１０６及び層間絶縁膜１０５をＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒからなるエッチングガスを用いてＲＩＥエッチングを行い、パタ−ンの大きさが０．２μｍのコンタクト孔１０９を形成する。コンタクト孔１０９の底面には層間絶縁膜１０２に埋め込まれた金属配線１０３を被覆したバリアメタル層１０４表面が露出している（図９（ｂ））。次に、層間絶縁膜１０５上に残ったレジスト１０８及び反射防止膜１０７を酸素ガスによるプラズマアッシングにより剥離する。このとき、表面改質層１０６と層間絶縁膜１０５のコンタクト孔１０９側壁から炭素原子が離脱して変質層（側壁炭素離脱層）１１０が形成される。この変質層１１０は、ポーラスであり、エッチングレートが層間絶縁膜１０５より速くなっている（図１０（ａ））。
次に、表面改質層１０６上に膜厚６０ｎｍの塗布型有機反射防止膜１１１及び０．６μｍのレジスト１１２を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１１２をパタ−ニングする。このとき反射防止膜１１１は、コンタクト孔１０９内部にも埋め込まれている（図１０（ｂ））。
【０００８】
そして、このパターニングされたレジスト１１２をマスクにして反射防止膜１１１を加工する。その後、表面改質層１０６及び層間絶縁膜１０５をＣ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒからなるエッチングガスを用いてＲＩＥエッチングを行い、幅が０．４μｍ程度の配線溝１１３を形成する。このエッチング時にコンタクト孔１０９側壁表面の変質層１１０は、エッチングレートが高いのでオーバーエッチングされてしまい、所定の配線溝深さより深くエッチングされる。しかし、コンタクト孔１０９内部の反射防止膜１１１は、変質層１１０ほどはエッチングレートが高くないので、反射防止膜１１１の周辺の変質層１１０は、あまりエッチングされないで、クラウンフェンス１１４として残る（図１１（ａ））。
次に、層間絶縁膜１０５上に残ったレジスト１１２及び層間絶縁膜１０５上及びコンタクト孔１０９内に残った反射防止膜１１１を酸素ガスによるプラズマアッシングにより剥離する。このとき、変質層（側壁炭素離脱層）１１０上にクラウンフェンス１１４が形成される。このクラウンフェンス１１４が存在すると、接続プラグを構成する金属がコンタクト孔内部へ堆積するのを著しく困難にする（図１１（ｂ））。
【０００９】
また、半導体装置の高速化のために配線寄生容量の要求される層間絶縁膜に低誘電率化が行われ始めているが、半導体装置の微細化にはさらに一層の低誘電率化が必要とするという問題があった。
本発明は、このような事情によりなされたものであり、配線間の層間絶縁膜に有機シリコン酸化膜を用いたデュアルダマシン配線溝加工において、コンタクト孔にクラウンフェンスの発生を制御し、深さの制御性を向上させるドライエッチング方法及び半導体装置の製造方法及びこれらの方法を適用して得られる低誘電率化された層間絶縁膜の誘電率を低下させた半導体装置を提供する。
【００１０】
【課題を解決するための手段】
本発明は、配線間の層間絶縁膜に有機シリコン酸化膜を用いたデュアルダマシン配線溝加工において、コンタクト孔の加工を行った後、層間絶縁膜の成分を少なくとも１つは含むガスを用いるプラズマプロセスでレジスト及びコンタクト孔側壁の堆積物の剥離工程を行い、次に、配線溝を形成する溝加工を行った後、層間絶縁膜の少なくとも１つの成分を取り除くガスを用いるプラズマプロセスでレジスト及び配線溝及びコンタクト孔側壁の堆積物の剥離工程を行うことを特徴としている。この方法によりクラウンフェンスの発生を効率良く抑制し、深さの制御性を向上させると伴に、この方法により本来の有機シリコン酸化膜の誘電率をさらに低下させることができる。
【００１２】
本発明の半導体装置の製造方法は、半導体基板上に形成された有機シリコン酸化膜からなる層間絶縁膜の上に第１のレジストを形成し、これをパターニングする工程と、前記パターニングされた第１のレジストをマスクとして、前記層間絶縁膜を異方性エッチングしてコンタクト孔を形成する工程と、前記コンタクト孔を形成後、炭素原子に、酸素原子、水素原子及び窒素原子の少なくとも１つを含むガスでプラズマエッチングを行って前記第１のレジスト及び前記コンタクト孔側壁に堆積する堆積物を剥離する工程と、前記層間絶縁膜上に第２のレジストを形成し、これをパターニングする工程と、前記パターニングされた第２のレジストをマスクとして、前記層間絶縁膜を異方性エッチングして前記コンタクト孔に繋がる配線溝を形成する工程と、前記配線溝を形成後、酸素原子、水素原子及び窒素原子の少なくとも１つを含み、且つ炭素を含まないガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程と、前記コンタクト孔及び前記配線溝に金属膜を埋め込む工程とを具備することを特徴としている。前記炭素原子に、酸素、窒素及び水素原子の成分のうち少なくとも１つを含むガスは、ＣＯ、ＣＯ 2 、Ｃ 5 Ｈ 12 、Ｃ 5 Ｈ 10 、Ｃ 4 Ｈ 10 、Ｃ 4 Ｈ 8 Ｃ 4 Ｈ 6 、Ｃ 3 Ｈ 9 Ｎ、Ｃ 3 Ｈ 8 、Ｃ 3 Ｈ 6 Ｏ、Ｃ 3 Ｈ 6 、Ｃ 3 Ｈ 4 、Ｃ 2 Ｎ 2 Ｃ 2 Ｈ 7 Ｎ、Ｃ 2 Ｈ 6 Ｏ、Ｃ 2 Ｈ 6 、Ｃ 2 Ｈ 4 Ｏ、Ｃ 2 Ｈ 4 、ＣＯＳ、ＣＨ 4 ＳＣＨ 4 、ＣＨＮ、ＣＨ 5 ＮのＣ系ガス、ＣＨ系ガス及びＣＯ系ガスから選ばれた単ガスあるいは混合ガスであるようにしてもよい。前記配線溝を形成後、酸素原子、水素原子及び窒素原子の少なくとも１つを含み、且つ炭素を含まないガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程により、前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域をポーラスにするようにしてもよい。前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域をポーラスにすることによって、前記表面領域の誘電率を低下させるようにしてもよい。
【００１３】
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された有機シリコン酸化膜からなる層間絶縁膜と、前記層間絶縁膜に形成されたコンタクト孔と、前記層間絶縁膜に形成された前記コンタクト孔に繋がる配線溝と、前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域に形成されたポーラスな領域と、前記コンタクト孔及び前記配線溝に埋め込まれ、前記ポーラスな領域上に配置された金属膜とを具備したことを特徴としている。前記ポーラスな領域は、前記層間絶縁膜の他の領域より誘電率が低下しているようにしてもよい。
【００１４】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図７を参照して第１の実施例を説明する。
図１乃至図４は、デュアルダマシン加工を含む半導体装置の製造工程断面図、図５は、マグネトロンＲＩＥ装置の概略断面図、図６は、プラズマアッシャー装置の概略断面図、図７は、本発明の方法により低誘電率化された層間絶縁膜の配線溝及びコンタクト孔側壁に形成される側壁変質層の低誘電率傾向を説明する特性図である。
本発明は、先に述べた従来技術の問題を解決するものであり、有機シリコン酸化膜のデュアルダマシン加工工程及び絶縁膜及び炭素原子を含む組成からなる多層膜上のレジスト剥離工程に係り、下地膜中の炭素原子を脱離させることなくレジスト剥離を行う方法及び最終的に加工形状を形成後、レジスト及び堆積物を酸素ガスなどを用いて剥離を行うことにより、本来の有機シリコン酸化膜の誘電率（すなわち、比誘電率）を低下させることに関するものである。
【００１５】
以下、図１乃至図４に示す半導体装置の製造工程を説明する。
図５は、この実施例で用いられるマグネトロンＲＩＥエッチング装置である。真空チャンバー１の内部には、シリコンウェーハなどの被処理物２を載置する載置台３が設けられており、この載置台３に対向して天壁に対向電極４が設けられている。載置台３は、温度調節機構（図示しない）を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバー１の天壁には、ガス導入管５が接続されている。ガス導入管５から、真空チャンバー１の内部ににガスが導入され、排気口６に設けられた弁により圧力が調整されるようになっている。圧力が安定を示した後、載置台３下の高周波電極７から高周波を印可することにより真空チャンバー１内にプラズマが発生する。また、真空チャンバー１の外周部には磁石８が設けており、真空中に高密度な磁界を作り、プラズマ中のイオンに異方性を持たせて被処理物２がエッチングされる。この実施例では図５に示すマグネトロンＲＩＥ装置を使用したが、これ以外にも、ＥＣＲ、ヘリコン、誘導結合型プラズマ装置等の他のドライエッチング装置を利用しても使用可能である。
【００１６】
また、図６は、この実施例で用いられるプラズマアッシング装置である。真空チャンバー１０のチャンバー内には、シリコンウェーハなどの被処理物２を載置する載置台３′が設けられており、この載置第３に対向して対向電極４′が天壁に設けられている。載置台３′は、温度調節機構を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバー１０の天壁には、ガス導入管５′が接続されている。ガス導入管５′から、真空チャンバー１０にガスが導入され、排気口６′の弁により圧力が調整される。圧力が安定を示した後、載置台３′下の高周波電極７′から高周波を印可することにより真空チャンバー１０内にプラズマが発生する。この実施例では平行平板タイプのアッシング装置を用いているが、真空チャンバーの外周部に磁石を設けたもの、他のプラズマアッシング装置、ダウンフローアッシャーなども使用することが可能である。
【００１７】
まず、図１乃至図４に示すように、シリコン半導体などの半導体基板１１上に膜厚５００ｎｍ程度の低誘電率化された層間絶縁膜１２を形成する。この層間絶縁膜１２に、例えば、ＴｉＮなどのバリアメタル層１４に被覆されたアルミニウムなどの金属配線１３を埋め込み形成する。この層間絶縁膜１２上に、膜厚８００ｎｍ程度の低誘電率化された層間絶縁膜１５を形成する。この層間絶縁膜１５は、無機系膜中に炭素原子が含まれている構造の有機シリコン酸化膜からなる。例えば、ポリシロキサン（Ｐｏｌｙｓｉｌｏｘａｎｅ）、シルセスキオキサン （ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）などがある。
この半導体基板１１に酸素プラズマ処理を行い、層間絶縁膜１５表面に膜厚２０ｎｍの酸化膜である表面改質層１６を形成する。この上に膜厚６０ｎｍの塗布型有機反射防止膜１７及び０．６μｍのレジスト１８を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１８をパタ−ニングする（図１（ａ））。そして、このパターニングされたレジスト１８をマスクにして反射防止膜１７を加工する。
【００１８】
その後、図５のエッチング装置を用いて、表面改質層１６及び層間絶縁膜１５を４０ｍＴｏｒｒ、１０００Ｗ、Ｃ4 Ｆ8 ／ＣＯ／Ｏ2 ／Ａｒ＝１０／１００／１５／２００ｓｃｃｍの条件でＲＩＥエッチングを行い、パタ−ンの大きさが０．１μｍのコンタクト孔１９を形成する。コンタクト孔１９の底面には層間絶縁膜１２に埋め込まれた金属配線１３を被覆したバリアメタル層１４表面が露出している（図１（ｂ））。次に、層間絶縁膜１５上に残ったレジスト１８及び反射防止膜１７を酸素ガスによるプラズマアッシングにより剥離する。このとき、コンタクト孔１９側壁に従来のような変質層が形成されない。この時の剥離は、酸素原子及び炭素原子を含むガスを用いるプラズマプロセスで行う。図６のアッシング装置は、平行平板型であり、アッシング条件は、Ｏ2 ／ＣＯ＝３０／２７０ｓｃｃｍ、１００ｍＴｏｒｒ、５００Ｗ、３０℃で行う。この条件ではレジスト剥離は進行するが、層間絶縁膜１５側壁からの炭素原子の脱離を無くすことが出来るので側壁変質層の形成を無くすことが出来るのである（図２（ａ））。
【００１９】
次に、コンタクトパターンのレジスト１８を剥離後、配線溝のパターンニングを行う。表面改質層１６上に膜厚６０ｎｍの塗布型有機反射防止膜１２１及び０．６μｍのレジスト１２２を塗布形成する。その後周知技術のリソグラフィ−法によりレジスト１２２をパタ−ニングする。このとき反射防止膜１２１は、コンタクト孔１９内部にも埋め込まれている（図２（ｂ））。そして、このパターニングされたレジスト１２２をマスクにして反射防止膜１２１を加工する。その後、表面改質層１６及び層間絶縁膜１５をＲＩＥエッチングを行って、配線溝加工を行う。この時の反射防止膜１２１のエッチング条件として、２０ｍＴｏｒｒ、２００Ｗ、Ｏ2 ／Ｎ2 ＝５０／１００ｓｃｃｍの混合ガスを用い、異方性エッチング（ＲＩＥ）を行う。次に、２０ｍＴｏｒｒ、１４００Ｗ、ＣＨＦ3 ／ＣＦ4 ＝１０／５０ｓｃｃｍの条件で有機シリコン酸化膜の部分エッチングを行って配線溝１２３を形成する（図３（ａ））。次に、図６のアッシング装置を用いて、アッシング条件、Ｏ2 ＝３００ｓｃｃｍ、１００ｍＴｏｒｒ、５００Ｗ、３０℃で、デュアルダマシン加工を行う。
【００２０】
この時、Ｏ2 ／ＣＯ及びＯ2 ／Ｎ2 ／Ｈ2 などで溝加工後のレジスト剥離を行った後の有機シリコン酸化膜の誘電率特性を図７に示す。図７の縦軸は、層間絶縁膜の誘電率（ｋ）を表わし、横軸は、種々のアッシングガスを用いた剥離条件を表わしている。この結果、誘電率は、層間絶縁膜１５に使用した有機シリコン酸化膜の誘電率が、ｋ＝２．７に対し、Ｏ2 ／ＣＯ条件でアッシングをした場合、誘電率は、ｋ＝２．７と同等の値を示している。一方、Ｏ2 条件でアッシングを行った場合、有機シリコン酸化膜の誘電率は、ｋ＝２．５と下がる。この理由は、Ｏ2 条件でアッシングすると表面及び側壁部分のＣＨ3 がＯ2 のラジカルにより抜けるＣＯ、ＣＯ2 、Ｈ2 Ｏなどで抜けることにより、ＣＨ3 の抜けた部分がポーラスな酸化膜の様な膜になるため、誘電率が下がったと考えられる。このポーラスな酸化膜の様な膜、すなわち、低誘電率の側壁変質層１２４は、配線溝及びコンタクト孔の側壁に形成されている。また、Ｎ2 ／Ｈ2 混合ガスで剥離した場合も、誘電率ｋ＝２．６と、誘電率の特性は下がった。この原因としては、酸素と同様に、表面及び側壁部分のＣＨ3 がＮ2 及びＨ2 のラジカルによりＣＮ、ＣＨ4 等で抜けることにより、ＣＨ3 が抜けた部分がポーラスな酸化膜のような膜になるため、誘電率が下がったと考えられる。
【００２１】
ポーラスな領域が大きいほど誘電率は、１に近くなる。この実施例では、Ｏ2 、Ｎ2 ／Ｈ2 ガスでアッシングを行っているが、窒素原子あるいは水素原子あるいは酸素原子のいずれか一つを含むガスあるいは単ガスを用いることにより、レジスト剥離後の有機シリコン酸化膜の誘電率を下げることが可能である。つまり、デュアルダマシンの様なコンタクト孔／配線溝加工を行う場合、コンタクト孔を加工した後、レジスト剥離を行う時は、配線溝のエッチングに影響を与え無い様に表面及び側壁に改質層を作ることのない酸素原子及び炭素原子を含むガスを用いたアッシング条件を用いる。そして、配線溝加工後、デュアルダマシン加工形状を形成した後、酸素原子を含むガスを用いるアッシング条件でレジスト剥離を行うことにより、層間絶縁膜中の誘電率を低下させることができる。デュアルダマシン形成後、酸素ガスでアッシングを行って層間絶縁膜中の誘電率を下げることにより、配線材料を埋め込んだ後、さらに、ＲＣ遅延を減少させて処理スピードを速くすることができる（図３（ｂ））。
【００２２】
次に、ＴｉＮバリアメタル層１２５を３０ｎｍ程度コンタクト孔及び配線溝の側壁及び底面に成膜させ、続いてアルミニウム膜１２６をスパッタリングにより７００ｎｍの膜厚分成膜して配線溝及びコンタクト孔内に埋め込む。その後に層間絶縁膜１５表面が露出するまでアルミニウム膜１２６を化学的機械的研磨法 （ＣＭＰ：Chemical Mechanical Polishing ）により平坦化してコンタクト孔には接続プラグが形成され、配線溝に埋め込み配線が形成される（図４）。
以上、この実施例では配線間の層間絶縁膜に有機シリコン酸化膜を用いたデュアルダマシン配線溝加工において、コンタクト上のクラウンフェンスの発生を防ぐことができる。
【００２３】
この実施例では、有機シリコン酸化膜のコンタクト孔形成後のレジスト剥離条件として、Ｏ2 及びＣＯの混合ガスを用いているが、本発明は、Ｏ2 にＣＯ、ＣＯ2 、Ｃ5 Ｈ12、Ｃ5 Ｈ10、Ｃ4 Ｈ10、Ｃ4 Ｈ8 、Ｃ4 Ｈ6 、Ｃ3 Ｈ9 Ｎ、Ｃ3 Ｈ8 、Ｃ3 Ｈ6 Ｏ、Ｃ3 Ｈ6 、Ｃ3 Ｈ4 、Ｃ2 Ｎ2 、Ｃ2 Ｈ7 Ｎ、Ｃ2 Ｈ6 ＯＣ2 Ｈ6 、Ｃ2 Ｈ4 Ｏ、Ｃ2 Ｈ4 、Ｃ2 Ｈ4 、ＣＯＳ、ＣＨ4 Ｓ、ＣＨ4 、ＣＨＮ、ＣＨ5 Ｎのいずれかを混合したＣ系及びＣＨ系及びＣＯ系を含有するようにした混合ガスもしくは単ガスを用い、プラズマのコントロールを行うことにより、同様のレジスト剥離の側壁保護効果が得られる。
この実施例では配線材料にアルミニウム（Ａｌ）を用いたが、本発明は、Ａｌ−Ｃｕ、Ｗ、ＷＳｉ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕを配線に用いても良い。
【００２４】
次に、図８を参照して第２の実施例を説明する。
図８は、半導体装置の斜視図である。この半導体装置は、本発明の方法により形成されたものであり、半導体基板上に形成された層間絶縁膜の上に第１のレジストを形成し、これをパターニングする工程と、前記パターニングされた第１のレジストをマスクとして、前記層間絶縁膜を異方性エッチングしてコンタクト孔を形成する工程と、前記コンタクト孔を形成後、炭素原子に酸素原子、水素原子及び窒素原子のいずれかを含むガスでプラズマエッチングを行って前記第１のレジスト及び前記コンタクト孔側壁に堆積する堆積物を剥離する工程と、前記層間絶縁膜上に第２のレジストを形成し、これをパターニングする工程と、前記パターニングされた第２のレジストをマスクとして、前記層間絶縁膜を異方性エッチングして前記コンタクト孔に繋がる配線溝を形成する工程と、前記配線溝を形成後、酸素原子、水素原子及び窒素原子のいずれかを含むガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程と、前記コンタクト孔及び前記配線溝に金属膜を埋め込む工程とを具備する製造方法により得られる物である。
【００２５】
シリコン半導体などの半導体基板２１上には膜厚５００ｎｍ程度の低誘電率化された層間絶縁膜２２が形成されている。
この実施例では層間絶縁膜２２は、低誘電率化された膜を用いているが、シリコン酸化膜でも良い。この層間絶縁膜２２に、例えば、ＴｉＮなどのバリアメタル層２４に被覆されたアルミニウムなどの金属配線２３を埋め込み形成されている。この層間絶縁膜２２上に、膜厚８００ｎｍ程度の低誘電率化された層間絶縁膜２５が形成されている。この層間絶縁膜２５は、有機シリコン酸化膜からなるものである。この層間絶縁膜２５表面に膜厚２０ｎｍの酸化膜である表面改質層２６が形成されている。表面改質層２６及び層間絶縁膜２５にはパタ−ンの大きさが０．１μｍのコンタクト孔が形成されており、この中にはアルミニウムなどからなる接続プラグ２７が形成されている。接続プラグ２７は、バリアメタル層２４上に形成され、これと電気的に接続されている。この接続プラグ２７は、その上に形成された配線溝に埋め込まれたアルミニウムなどからなる金属配線２８が配置され、これと電気的に形成されている。
【００２６】
金属配線及び接続プラグが埋め込まれた配線溝及びコンタクト孔の側壁及び底面には厚さ（＝ｄ）５０ｎｍ程度の変質層２９が形成されている。この変質層２９は、ポーラスな酸化膜であり誘電率が低い。この変質層２９が形成されているので、通常の有機シリコン酸化膜の誘電率が、ｋ＝２．７に対し、Ｏ2 条件でアッシングをしたときに得られる変質層が形成された有機シリコン酸化膜の誘電率は、ｋ＝２．５とｋ＝２．５と下がる。この理由は、Ｏ2 条件でアッシングすると表面及び側壁部分のＣＨ3 がＯ2 のラジカルにより抜けるＣＯ、ＣＯ2 、Ｈ2 Ｏなどで抜けることにより、ＣＨ3 の抜けた部分がポーラスな酸化膜になるため、誘電率が下がるものと考えられる。
コンタクト孔及びコンタクト孔に繋がる配線溝の側面及び底面の表面領域の誘電率を低下させることことにより、金属配線及び接続プラグを埋め込んだ後、ＲＣ遅延を減少させて処理スピードを速くすることができる。
半導体装置の微細化が進むにつれ、配線幅ｗ（＝０．１５μｍ）及び配線間距離ｔ（＝０．１５μｍ）は、益々小さくなる傾向にある。このような事情において、層間絶縁膜の誘電率を低下させることは、処理スピードを向上させるために有効である。
【００２７】
この実施例では、１つの層間絶縁膜に穴−溝加工と２つの加工を行っているが、それ以上加工するプロセスにおいても、最終加工形状前の加工物剥離は、前記層間絶縁膜の成分を少なくとも１つを含むガスを用いて剥離を行う工程と、最終加工形状後の剥離は、層間絶縁膜の少なくとも一つの成分を取り除くガスを用いて表面近傍の剥離を行う工程を有することにより、クラウンフェンスの発生を効率良く抑制し、深さの制御性を向上させると共に、本来の有機シリコン酸化膜の誘電率を更に低下させることができる。
【００２８】
【発明の効果】
１層の層間絶縁膜に２つ以上の加工工程を用いる加工プロセスにおいて、最終加工形状前の加工物剥離は、前記層間絶縁膜の成分を少なくとも１つは含むガスを用いて剥離を行う工程と、最終加工形状後の剥離は、層間絶縁膜の少なくとも一つの成分を取り除くガスを用いて表面近傍の剥離を行う工程を有することにより、クラウンフェンスの発生を効率良く抑制し、深さの制御性を向上させると共に、本来の有機シリコン酸化膜の誘電率を更に低下させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図２】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図３】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図４】本発明の半導体装置の製造方法を説明する製造工程断面図。
【図５】本発明に適用するマグネトロンＲＩＥ装置の概略断面図。
【図６】本発明に適用するアッシャー装置の概略断面図。
【図７】本発明の半導体装置に形成された層間絶縁膜の誘電率特性を示す特性図。
【図８】本発明の半導体装置の斜視図。
【図９】従来の半導体装置の製造方法を説明する製造工程断面図。
【図１０】従来の半導体装置の製造方法を説明する製造工程断面図。
【図１１】従来の半導体装置の製造方法を説明する製造工程断面図。
【符号の説明】
１、１０・・・真空チャンバー、 ２・・・被処理物、
３、３′・・・載置台、 ４、４′・・・対抗電極、
５、５′・・・ガス導入管、 ６、６′・・・排気口、
７、７′・・・高周波電極、 ８・・・磁石
１１、２１、１０１・・・半導体基板、
１２、２２、１０２・・・層間絶縁膜、
１３、２３、２８、１０３・・・金属配線、
１４、２４、１０４・・・バリアメタル、
１５、２５、１０５・・・層間絶縁膜（有機シリコン酸化膜）、
１６、２６、１０６・・・表面改質層、
１７、１０７、１２１・・・反射防止膜、
１８、１０８、１１２、１２２・・・レジスト、
１９、１０９・・・コンタクト孔、 ２７・・・接続プラグ、
２９、１１０、１２４・・・変質層。
Claims (6)
- 半導体基板上に形成された有機シリコン酸化膜からなる層間絶縁膜の上に第１のレジストを形成し、これをパターニングする工程と、
前記パターニングされた第１のレジストをマスクとして、前記層間絶縁膜を異方性エッチングしてコンタクト孔を形成する工程と、
前記コンタクト孔を形成後、炭素原子に、酸素原子、水素原子及び窒素原子の少なくとも１つを含むガスでプラズマエッチングを行って前記第１のレジスト及び前記コンタクト孔側壁に堆積する堆積物を剥離する工程と、
前記層間絶縁膜上に第２のレジストを形成し、これをパターニングする工程と、
前記パターニングされた第２のレジストをマスクとして、前記層間絶縁膜を異方性エッチングして前記コンタクト孔に繋がる配線溝を形成する工程と、
前記配線溝を形成後、酸素原子、水素原子及び窒素原子の少なくとも１つを含み、且つ炭素を含まないガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程と、
前記コンタクト孔及び前記配線溝に金属膜を埋め込む工程とを具備することを特徴とする半導体装置の製造方法。 - 前記炭素原子に、酸素、窒素及び水素原子の成分のうち少なくとも１つを含むガスは、ＣＯ、ＣＯ2 、Ｃ5 Ｈ12、Ｃ5 Ｈ10、Ｃ4 Ｈ10、Ｃ4 Ｈ8 Ｃ4 Ｈ6 、Ｃ3 Ｈ9 Ｎ、Ｃ3 Ｈ8 、Ｃ3 Ｈ6 Ｏ、Ｃ3 Ｈ6 、Ｃ3 Ｈ4 、Ｃ2 Ｎ2 Ｃ2 Ｈ7 Ｎ、Ｃ2 Ｈ6 Ｏ、Ｃ2 Ｈ6 、Ｃ2 Ｈ4 Ｏ、Ｃ2 Ｈ4 、ＣＯＳ、ＣＨ4 ＳＣＨ4 、ＣＨＮ、ＣＨ5 ＮのＣ系ガス、ＣＨ系ガス及びＣＯ系ガスから選ばれた単ガスあるいは混合ガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記配線溝を形成後、酸素原子、水素原子及び窒素原子の少なくとも１つを含み、且つ炭素を含まないガスでプラズマエッチングを行って、前記第２のレジスト及び前記配線溝側壁に堆積する堆積物を剥離する工程により、前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域をポーラスにすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域をポーラスにすることによって、前記表面領域の誘電率を低下させることを特徴とする請求項３に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板上に形成された有機シリコン酸化膜からなる層間絶縁膜と、
前記層間絶縁膜に形成されたコンタクト孔と、
前記層間絶縁膜に形成された前記コンタクト孔に繋がる配線溝と、
前記コンタクト孔及び前記コンタクト孔に繋がる前記配線溝の側面及び底面の表面領域に形成されたポーラスな領域と、
前記コンタクト孔及び前記配線溝に埋め込まれ、前記ポーラスな領域上に配置された金属膜とを具備したことを特徴とする半導体装置。 - 前記ポーラスな領域は、前記層間絶縁膜の他の領域より誘電率が低下していることを特徴とする請求項５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000096689A JP3803528B2 (ja) | 2000-03-31 | 2000-03-31 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000096689A JP3803528B2 (ja) | 2000-03-31 | 2000-03-31 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284327A JP2001284327A (ja) | 2001-10-12 |
| JP3803528B2 true JP3803528B2 (ja) | 2006-08-02 |
Family
ID=18611420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000096689A Expired - Fee Related JP3803528B2 (ja) | 2000-03-31 | 2000-03-31 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3803528B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524774B2 (ja) * | 2003-06-13 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4651956B2 (ja) * | 2004-03-03 | 2011-03-16 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
| US8124516B2 (en) * | 2006-08-21 | 2012-02-28 | Lam Research Corporation | Trilayer resist organic layer etch |
| US7718543B2 (en) | 2006-12-08 | 2010-05-18 | Applied Materials, Inc. | Two step etching of a bottom anti-reflective coating layer in dual damascene application |
| WO2017070190A1 (en) * | 2015-10-23 | 2017-04-27 | Applied Materials, Inc. | Bottom-up gap-fill by surface poisoning treatment |
| JP7357237B2 (ja) | 2019-03-14 | 2023-10-06 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
-
2000
- 2000-03-31 JP JP2000096689A patent/JP3803528B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284327A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| US5269880A (en) | Tapering sidewalls of via holes | |
| US7153779B2 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5134363B2 (ja) | プラズマ加工システムによる基板エッチング法 | |
| EP0436387A2 (en) | Single chamber via etch through a dual-layer dielectric | |
| JP3803523B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP2002525840A (ja) | 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス | |
| JP2002520853A (ja) | 二重象眼のために特に有用な、誘電体多層構造のプラズマエッチプロセス | |
| KR20030093204A (ko) | 유기질 유전체 에칭 중 탄화수소 첨가를 통한마이크로마스킹 제거 | |
| JP3625121B2 (ja) | マルチレベルフォトレジストパターンを転写するための方法 | |
| JP2003324102A (ja) | 半導体装置の製造方法 | |
| US20040219796A1 (en) | Plasma etching process | |
| JP3803528B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20060134921A1 (en) | Plasma etching process | |
| JP4108310B2 (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
| US7192531B1 (en) | In-situ plug fill | |
| JP2007508697A (ja) | 一酸化二窒素を使用したエッチバック方法 | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP3432744B2 (ja) | 半導体装置およびその製造方法 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US6943120B1 (en) | Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |