KR100480233B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100480233B1
KR100480233B1 KR10-2000-0086422A KR20000086422A KR100480233B1 KR 100480233 B1 KR100480233 B1 KR 100480233B1 KR 20000086422 A KR20000086422 A KR 20000086422A KR 100480233 B1 KR100480233 B1 KR 100480233B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
etching
self
barrier nitride
Prior art date
Application number
KR10-2000-0086422A
Other languages
English (en)
Other versions
KR20020058354A (ko
Inventor
최동구
김준동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0086422A priority Critical patent/KR100480233B1/ko
Publication of KR20020058354A publication Critical patent/KR20020058354A/ko
Application granted granted Critical
Publication of KR100480233B1 publication Critical patent/KR100480233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조 공정 중 콘택홀 형성방법에 관한 것으로, 콘택홀 형성 시 층간절연막 제거에 용이한 플루오르-카본 계열의 가스를 사용하여 자기정렬콘택 식각공정을 진행함에 있어서, 상기 콘택홀 내에 다량으로 발생된 플루오르-카본막을 건식으로 제거한 후 베리어질화막과 옥사이드 스트링거를 동일한 챔버 내에서 제거하여 콘택홀 면적을 확보할 수 있도록 하는 것을 특징으로 하는 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

반도체 소자의 콘택홀 형성방법 {Method for forming the contact hole of semiconductor device}
본 발명은 콘택홀 형성 시 층간절연막 제거에 용이한 플루오르-카본 계열의 가스를 사용하여 자기정렬콘택 식각공정을 진행함에 있어서, 상기 콘택홀 내에 다량으로 발생된 플루오르-카본막을 건식으로 제거한 후 베리어질화막과 옥사이드 스트링거를 동일한 챔버 내에서 제거하여 콘택홀 면적을 확보할 수 있는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
일반적으로, 다층 구조의 금속 배선 구조에서 하층의 금속과 상층의 금속은 층간절연막에 의하여 분리되어 있으며, 상층과 하층의 연결이 필요한 부분은 상층의 금속을 증착하기 전에 층간절연막에 금속층간 콘택홀을 통하여 두 층의 금속배선이 연결되게 된다.
최근 반도체 소자의 고집적화 추세에 따라 유기물, 폴리머 부산물 및 파티클(particle) 등으로 대표되는 오염이 제품의 수율과 신뢰성에 큰 영향을 미치게 되었다.
종래에는 콘택홀을 형성하기 위하여 층간절연막 식각 시 측벽 질화막에 대해 고선택비를 갖는 자기 정렬 식각 방법을 사용하였다.
이때, 상기 자기 정렬 식각은 층간절연막 제거에 용이한 플루오르-카본 계열의 가스를 사용하여 식각공정을 진행하기 때문에 콘택홀 내에 다량의 플루오르-카본막이 형성되며, 그 결과 콘택 하단부에 옥사이드 스트링거(Oxide Stringer)가 잔류하게 되는 문제점이 있었다.
또한, 상기 자기 정렬 식각 후에 필드층간절연막의 손상을 방지하기 위하여 증착되어진 베리어 질화막을 제거하기 전에 잔류된 옥사이드 스트링거를 제거하기 위해 세정공정을 실시한 후 베리어질화막을 제거해야 되는 것과 같은 공정단계가 복잡해 지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 콘택홀 형성 시 층간절연막 제거에 용이한 플루오르-카본 계열의 가스를 사용하여 자기정렬콘택 식각공정을 진행함에 있어서, 상기 콘택홀 내에 다량으로 발생된 플루오르-카본막을 건식으로 제거한 후 베리어질화막과 옥사이드 스트링거를 동일한 챔버 내에서 제거하여 콘택홀 면적을 확보할 수 있도록 하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반도체 기판 상에 게이트라인을 형성한 후 게이트스페이서를 형성하는 단계와, 상기 결과물 상에 베리어 질화막을 증착한 후 층간절연막을 증착하는 단계와, 상기 결과물 상에 감광막을 도포하여 자기정렬콘택 식각공정을 진행하는 콘택홀을 형성하는 단계와, 상기 콘택홀 내에 폴리머를 제거하는 단계와, 상기 콘택홀 내의 옥사이드 스트링거와 베리어 질화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체 기판(100) 상에 비등방성으로 식각하여 게이트라인(110)을 형성한 후 Si3N4, SiON, AlON, SiC 및 Al2O3 물질 중 적어도 어느 하나의 물질을 사용하여 게이트 스페이서(spacer)(120)를 형성한다.
그리고, 도 1b에 도시된 바와 같이, 상기 결과물 상에 후속 자기정렬콘택(SAC : Self Aligned Contact)식각 공정시 반도체 기판(100)의 손상을 방지하기 위해 베리어(barrier) 질화막(130)을 증착한 후 층간절연막(140)을 증착한다.
이어서, 도 1c에 도시된 바와 같이, 상기 결과물 상에 감광막(미도시함)을 도포하여 자기정렬콘택 식각공정을 진행하는 콘택홀(150)을 형성한다.
이때, 상기 자기정렬콘택 식각 시 C, F 및 H 중 적어도 어느 하나 이상의 것을 포함한 가스로, C4F8, C5F8, C4F6, CH2F2 및 CH3F 등과 같이 C/F의 비율이 높은 가스를 사용한다.
또한, 상기 콘택홀은 자기 정렬 식각은 상기와 같이 층간절연막(140) 제거에 용이한 플루오르-카본 계열의 가스를 사용하여 식각공정을 진행하기 때문에 콘택홀(150) 내에 폴리머(160)인 다량의 플루오르-카본막이 형성되며, 그 결과 콘택 하단부에 옥사이드 스트링거(Oxide Stringer)(170)가 잔류하게 된다.
그리고, 도 1d에 도시된 바와 같이, 상기 콘택홀(150) 내에 폴리머(160)인 플루오르-카본막을 O2 또는 CO 가스와 Ar, He와 같은 비활성가스를 혼합한 가스를 사용하여 제거한다.
이때, 상기 폴리머(160)가 제거됨으로 인해 게이트라인(110)과 게이트라인(110) 사이의 면적이 증가한다.
계속하여, 도 1e에 도시된 바와 같이, 상기 콘택홀(150) 내의 자기정렬콘택 식각 시 반도체기판의 손상을 막기 위해 증착된 베리어 질화막(130)을 식각하면서 동시에 옥사이드 스트링거(170)를 제거한다.
이때, 상기 베리어질화막(130)와 옥사이드 스트링거(170) 제거 시 CHxFy 가스와 CxFy가스가 혼합된 가스를 사용함으로서 식각속도와 0.5∼1.5 정도로 식각선택비를 조절할 수 있다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 이용하게 되면, 콘택홀 형성 시 층간절연막 제거에 용이한 플루오르-카본 계열의 가스를 사용하여 자기정렬콘택 식각공정을 진행함에 있어서, 상기 콘택홀 내에 다량으로 발생된 플루오르-카본막을 건식으로 제거한 후 베리어질화막과 옥사이드 스트링거를 동일한 챔버 내에서 제거하여 콘택홀 면적을 확보할 수 있도록 하는 매우 유용하고 효과적인 발명이다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 게이트라인
120 : 게이트 스페이서 130 : 베리어 질화막
140 : 층간절연막 150 : 콘택홀
160 : 폴리머 170 : 옥사이트 스트링거

Claims (7)

  1. 자기정렬콘택 구조로 이루어진 반도체 소자의 콘택홀 형성방법에 있어서,
    반도체 기판 위에 게이트라인을 형성하는 단계;
    상기 게이트라인의 측벽에 게이트 스페이서를 형성하는 단계;
    상기 게이트라인, 게이트 스페이서 및 반도체기판 위에 배리어 질화막을 형성하는 단계;
    상기 배리어 질화막 위에 층간절연막을 형성하는 단계;
    상기 층간절연막 위에 컨택홀을 형성하고자 하는 부분의 층간절연막 표면을 노출시키는 감광막을 형성하는 단계;
    상기 감광막 및 상기 배리어 질화막을 마스크로 하는 자기정렬콘택 식각을 수행하여 상기 반도체 기판의 일부 표면을 노출시키는 자기정렬콘택홀을 형성하는 단계;
    상기 자기정렬콘택 식각에 의해 상기 게이트 스페이서상의 배리어 질화막 위에 붙은 폴리머를 제거하기 위한 식각공정을 수행하는 단계; 및
    상기 자기정렬콘택 식각에 의해 상기 게이트 스페이서상의 배리어 질화막 위에 붙은 옥사이드 스트링거 및 배리어 질화막의 노출부분을 제거하기 위한 식각공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1항에 있어서, 상기 게이트 스페이서는 Si3N4, SiON, AlON, SiC 및 Al2O 3 물질 중 적어도 어느 하나의 물질을 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1항에 있어서, 상기 자기정렬콘택 식각 시 C, F 및 H 중 적어도 어느 하나 이상의 것을 포함한 가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제 1항 또는 제 3항에 있어서, 상기 자기정렬콘택 식각 가스는 C4F8, C5F8, C4F6, CH2F2 및 CH3F 중에 적어도 어느 하나 이상의 가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제 1항에 있어서, 상기 폴리머 제거 시 O2 또는 CO가스와 비활성가스를 혼합한 가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  6. 제 1항에 있어서, 상기 옥사이드 스트링거와 베리어질화막 제거 시 동일한 챔버 내에서 동시에 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  7. 제 1항에 있어서, 상기 옥사이드 스트링거와 베리어질화막 제거 시 CHxFy 가스와 CxFy가스가 혼합된 가스를 사용함으로서 식각속도와 0.5∼1.5 정도로 식각선택비를 조절하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR10-2000-0086422A 2000-12-29 2000-12-29 반도체 소자의 콘택홀 형성방법 KR100480233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086422A KR100480233B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086422A KR100480233B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20020058354A KR20020058354A (ko) 2002-07-12
KR100480233B1 true KR100480233B1 (ko) 2005-04-06

Family

ID=27689443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0086422A KR100480233B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100480233B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910865B1 (ko) * 2002-12-26 2009-08-06 주식회사 하이닉스반도체 반도체소자 제조방법
KR100879745B1 (ko) * 2002-12-30 2009-01-21 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
KR100945498B1 (ko) * 2003-05-02 2010-03-09 주식회사 하이닉스반도체 반도체소자의 게이트 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052235A (ko) * 1995-12-15 1997-07-29 김주용 반도체소자의 제조 방법
KR20000004326A (ko) * 1998-06-30 2000-01-25 김영환 반도체소자의 패턴 형성 방법
KR20000043203A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 콘택 형성방법
KR20000043204A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 콘택 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052235A (ko) * 1995-12-15 1997-07-29 김주용 반도체소자의 제조 방법
KR20000004326A (ko) * 1998-06-30 2000-01-25 김영환 반도체소자의 패턴 형성 방법
KR20000043203A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 콘택 형성방법
KR20000043204A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 콘택 형성방법

Also Published As

Publication number Publication date
KR20020058354A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
US7235478B2 (en) Polymer spacer formation
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
US6627557B2 (en) Semiconductor device and method for manufacturing the same
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP2001156170A (ja) 多層配線の製造方法
JPH11330245A (ja) 半導体装置のコンタクト形成方法
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
US20040132277A1 (en) Production method for semiconductor device
US5935876A (en) Via structure using a composite dielectric layer
US6291359B1 (en) Methods of forming openings and methods of controlling the degree of taper of openings
KR20040028499A (ko) 반도체장치의 제조방법
KR100480233B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100434887B1 (ko) 반도체 장치의 제조 방법
JP2001085389A (ja) 半導体装置のドライエッチング方法
JP3803528B2 (ja) 半導体装置の製造方法及び半導体装置
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100248142B1 (ko) 반도체소자 제조방법
KR20040058955A (ko) 듀얼 다마신 패턴 형성 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
US20030064599A1 (en) Pattern forming method
KR100333698B1 (ko) 다층 배선의 형성 방법
CN117976614A (zh) 半导体器件的形成方法
JPH11307516A (ja) 半導体装置の製造方法
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
JPH0590420A (ja) 接続孔の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee