KR20000004326A - 반도체소자의 패턴 형성 방법 - Google Patents
반도체소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20000004326A KR20000004326A KR1019980025758A KR19980025758A KR20000004326A KR 20000004326 A KR20000004326 A KR 20000004326A KR 1019980025758 A KR1019980025758 A KR 1019980025758A KR 19980025758 A KR19980025758 A KR 19980025758A KR 20000004326 A KR20000004326 A KR 20000004326A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- material layer
- film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 230000007261 regionalization Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
패턴 형성시 감광막 패턴의 측면에 플라즈마에 의해 패시베이션막을 형성하고, 감광막 패턴 및 패시베이션막을 이용하여 패턴을 형성한 후, 패시베이션막에 의해 패턴이 보호되는 상태에서 주변 회로에 남게 되는 찌거기 및/또는 스트링거를 플라즈마를 이용하여 등방성 식각으로 제거함으로써, 패턴의 크기와 모양을 유지할 수 있다.
Description
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 건식 식각에 의해 패턴을 형성할때 주변 회로부에 남게되는 찌꺼지 및 스트링거를 효과적으로 제거할 수 있는 방법에 관한 것이다.
반도체 장치를 제조하기 위해서는 원하는 성질을 가지는 물질을 도포하고 소정의 패턴을 가지도록 마스크 패턴을 사용하여 식각한다. 식각법은 크게 습식 식각과 건식 식각으로 구분되며, 습식 식각은 등방성으로 식각되며 건식 식각은 이방성으로 식각된다. 특히 패턴의 크기를 유지하기 위해서는 건식 식각법이 유용하다. 건식 식각법을 사용하여 패턴을 형성하는 방법이 도 1a 및 도 1b와 도 2a 및 도 2b에 도시되어 있다.
실리콘 기판(11)에 소자 분리 산화막(13)을 형성하고, 소자 분리 산화막(13)에 의해 한정된 활성 영역에 게이트 전극과 같은 하부 소자(15)를 형성한다. 도 1a 및 도 2a는 패턴이 형성되는 부분을 나타내고 도 1b 및 도 2b는 패턴이 형성되지 않는 주변 회로를 나타낸다. 주변 회로에 형성된 하부 소자(15) 상면에는 절연층(17)이 형성된다. 다음, 패턴 형성 부분 및 주변 회로의 하부 소자 전면에 도전막(19)과 반사 방지막(21)을 순차적으로 형성한다. 다음, 감광막 패턴(23)을 마스크로 사용하여 패턴을 형성하기 위해, 패턴 형성 부분에 형성된 반사 방지막(21) 상면의 소정 부분에 감광막을 도포하고 패터닝한다. 상기 감광막 패턴을 마스크로 이용하여 플라즈마 건식 식각 공정을 실시한다. 패턴 형성 후 감광막 패턴(23)을 제거한다. 건식 식각 공정시 주변 회로에 형성된 반사 방지막(21) 및 도전막(19)이 제거된다. 그런데, 주변 회로부의 하부 소자(15)가 소정의 단차를 가지며 반사 방지막(21)은 단차 부분에서 두껍기 때문에 플라즈마 건식 식각 후에 절연층(17) 상면에 도 2b에 도시된 것과 같이 찌꺼기(27)가 남게된다. 또한, 플라즈마 건식 식각의 이방성 특성에 의해 하부 소자(15)의 측벽에 붙어 있는 전도막 성분은 제거되지 않고 도 2b에 도시된 것과 같이 스트링거(25)로 남게된다. 상기 찌꺼기(27)는 하부 소자(15)와 높은 식각 선택비를 갖는 식각제를 사용하여 과도 식각을 실시함으로써 제거할 수 있다. 그러나, 하부 소자(15)의 측벽에 남는 스트링거는 과도 식각을 실시해도 제거되기 힘들다. 이런 스트링거가 존재하면 브리지 페일(bridge fail)이 발생하여 반도체 소자의 신뢰성을 저하시킨다.
도 3a는 도 2a의 패턴의 SEM(Scanning Electronics Microscope) 단면도이며, 도 3b는 도 2b에 나타난 주변회로의 SEM 단면도로 스트링거(25) 및 찌꺼기(27)가 남게되었음을 알 수 있다.
과도 식각에 의해서도 제거되지 않는 스트링거를 제거하기 위해서는 스트링거 제거시 등방성 식각이 채용되야한다. 스트링거가 존재하는 부분과 패턴을 형성하는 부분이 일치하면 패턴 형성후 스트링거 제거시 패턴도 수평 방향으로 식각되어 패턴의 크기가 작아지는 문제가 있다. 한편, 스트링거가 존재하는 부분과 패턴을 형성하는 부분이 다른 경우에는, 먼저 패턴을 형성한후, 패턴이 형성된 부분을 마스킹하고 스트링거가 존재하는 부분만 등방성 식각한다. 그러나 이 방법은 마스크 작업과 등방성 식각 단계가 추가되는 문제가 있다. 더구나 패턴이 형성될 부분의 하부 소자가 입체 구조를 나타내는 경우에는 마스크의 추가 공정 방법을 사용하는 것은 불가능하다.
도 4a 및 도 4b는 패턴을 형성한후, 마스크를 추가 제작하여 스트링거를 등방성 식각으로 제거한 후의 패턴이 형성되는 부분 및 주변의 SEM 단면도이다. 도 4a는 패턴이 형성된 부분을 나타내는 것으로, 도 3a와 비교해보면 패턴이 상당한 손상을 받았음을 알 수 있다. 도 4b는 주변 회로를 나타낸 것으로, 도 3b와는 달리 찌꺼지나 스트링거가 존재하지 않음을 알 수 있다.
종래 기술로는 패턴의 크기를 유지하면서 주변회로에 생기는 찌거기 및 스트링거를 제거할 수 있는 방법이 없었다.
따라서, 본 발명의 목적은 전술한 문제를 해결할 수 있는 패턴 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 마스크의 추가 없이 패턴의 크기를 유지하면서 찌거기 및 스트링거를 제거할 수 있는 패턴 형성 방법을 제공하는 것이다.
도 1a 및 도 1b와 도 2a 및 도 2b는 종래 기술에 따른 패턴 형성 방법을 나타내는 도면
도 3a 및 도 3b와 도 4a 및 도 4b는 종래 기술에 따라 제조된 패턴의 SEM단면도
도 5a 및 도 5b, 도 6a 및 도 6b, 도 7a 및 도 7b는 본 발명에 따른 패턴 형성 방법을 나타내는 도면
도 8a 및 도 8b와 도 9a 및 도 9b는 본 발명에 따라 제조된 패턴의 SEM 단면도
본 발명의 목적을 달성하기 위해,
별도의 마스크 추가 없이 패턴의 크기를 유지하면서 찌거기 및/또는 스트링거를 제거하기 위해, 패턴 형성에 사용되는 감광막 패턴의 측면에 패시베이션막을 형성한 후 감광막 패턴과 패시베이션막을 이용하여 패턴을 형성하고, 이후, 찌거기 및/또는 스트링거를 제거하기 위한 등방성 식각을 실시한다.
도 5a 및 도 5b, 도 6a 및 도 6b 및 도 7a 및 도 7c를 참조로 본 발명에 따른 패턴 형성 방법을 상세히 설명한다.
실리콘 기판(31)에 소자 분리 산화막(33)을 형성한다. 소자 분리 산화막(33)에 의해 한정되는 활성 영역 상면에 하부 소자(35)를 형성한다. 도 5a, 도 6a 및 도 7a는 패턴 형성 부분이고, 도 5b, 6b 및 도 7b는 주변 회로이다. 주변 회로의 하부 소자(35) 상면에는 절연층(37)이 형성된다. 하부 소자(35)가 형성된 실리콘 기판 전면에 패턴 대상인 도전막(39)과 SiON으로 구성된 반사 방지막(41)을 순차적으로 형성한다. 다음, 종래와 같은 방법으로 패턴 형성 부분에 형성된 반사 방지막(41)의 소정 부분에 감광막 패턴(43)을 형성한다.
다음, 감광막 패턴(43)의 측면에 패시베이션막(45)을 형성한다. 패시베이션막(45)은 이후에 실시될 찌거기나 스트링거를 제거하기 위한 등방성 식각시 패턴을 보한다. 패시베이션막(45)은 하부층인 난반사 방지막과 다결정 실리콘에서 공급되는 Si성분 및 N성분, 감광막 패턴(43)의 C성분 및 플라즈마 상태로 공급되는 H, N 및 C성분들과 결합하여 형성된 것으로, 전술한 성분들의 결합 양에 의해 패시베이션막(45)의 굳기가 결정된다.
패시베이션막(45)을 형성하기 위한 플라즈마는 제 1 요소로 HBr, CH2F2, CHF3, CF4, NH3각각 또는 이들의 조합으로부터 얻어진 H 성분, 제 2 요소로 탄소-불화 계열의 가스 및 제 3 요소로 소량의 Ar, N2, Cl2각각 및 이들의 조합 성분을 혼합하여 발생시킨다. 여기서 플라즈마가 식각을 목적으로 하지 않으므로 Ar, N2및 Cl2가스는 소량 사용된다. 플라즈마를 발생시키기 위해서는 실리콘 기판(31)의 온도를 낮게, 바람직하게는 -50℃에서 300℃로 유지하며 바이어스 전압을 높게, 바람직하게는 10 내지 300W로 한다. 또한, CHF3와 CF4성분 또는 HBr을 주성분으로 사용하고 Ar, N2, Cl2등을 혼합 가스로 사용하는 경우에 주 성분에 대해 혼합 가스는 부피비로 10 내지 200%이다. 이 경우, CF4와 CHF3의 혼합 가스의 양은 10 내지 400sccm이며, CF4에 대한 CHF3의 비는 0.1 내지 10이 바람직하다.
한편, 패시베이션 단계를 거친 후에, 반사 방지막(41)의 소정 부분은 식각되고 층(39)도 일부 식각되어 패턴이 만들어지기 시작한다.
다음, 도 6a 및 도 6b에 도시된 것과 같이, 측면에 패시베이션막(45)이 형성된 감광막 패턴(43)을 이용하여 패터닝하여 반사 방지막(41a) 및 도전막(39a)을 형성한다. 이때 주변 회로에서는 도 6b에 도시된 것과 같이, 절연층(37) 측면 및 실리콘 기판 상면에 각각 스티링거(47) 및 찌거기(49)가 남게 된다. 반사 방지막 및 도전막의 패턴시 사용되는 가스는 Cl2가스를 주로 사용하고 여기에 N2, O2및 HBr으로 구성된 군에서 선택된 어느 하나 또는 이들의 조합을 첨가한다.
한편, 도 8a 및 도 8b는 각각 감광막 패턴을 이용하여 도전막을 패터닝한 후의 패턴이 형성되는 부분 및 주변 회로의 SEM 단면도이다. 도 8b에서 스트링거(47)가 남았음을 알 수 있다.
다음, 도 7a 및 도 7b는 찌거기 및 스트링거를 제거하기 위한 공정을 나타낸다. 플라즈마 식각은 이방성 식각이나, 식각 변수들을 변경함으로써 동일한 식각 장비를 가지고 이방성 식각 특성을 억제하고 등방성 식각 특성을 갖도록 할 수 있다. 찌거기나 스트링거는 플라즈마 식각법으로 제거되는데, 플라즈마를 발생시키기 위해서, 제 1 요소로 Cl2가스를 주된 물질로 사용하고 제 2 요소로 O2,N2, HBr, SF6, NF3각각 또는 이들의 조합을 첨가한 혼합 가스를 사용한다. 찌거기 및/또는 스트링거를 제거한 후, 최종적으로 감광막 패턴을 제거한다. 도 9a 및 도 9b는 스트링거까지 제거된 후의 반도체 소자의 SEM 단면도를 나타낸다. 도 9a는 패턴이 형성되는 부분을 나타낸 것으로, 참조 번호 50으로 표시된 부분은 패턴의 상부로, 도 3a와 비교해보면 도 1a 및 도 2a의 방법에 의해 형성된 패턴의 두께를 일정하게 유지함을 알 수 있다. 한편, 도 9a의 패턴의 하부는 상부에 비해 약간 들어간 모양을 하고 있는데 이는 패턴 상부는 패시베이션에 의해 보호되는 반면 하부는 패시베이션에 의한 보호가 완전하지 않기 때문이다. 또한, 도 4a의 패턴과 비교해보면, 본 발명에 의한 완성된 패턴은 측면이 식각되지 않아 깨끗한 단면을 보이고 있다.
한편, 주변 회로를 나타내는 도 9b를 보면, 종래 기술을 사용할 경우 주변 회로에 남게되던 찌거기 및/또는 스트링거가 나타나 있지 않음을 알 수 있다.
패시베이션막 형성 공정, 도전막 패턴 공정 및 찌꺼기 및/또는 스트링거 제거를 위한 공정을 동일한 장비에서 실시할 수도 있고, 다른 장비로 이동한후 실시할 수 있다.
패턴 형성 공정시, 패시베이션막에 의해 패턴이 보호되는 상태에서 주변 회로에 남게 되는 찌거기 및/또는 스트링거를 등방성 식각으로 제거함으로써, 패턴의 크기와 모양을 유지할 수 있다. 또한, 찌거기 및/또는 스트링거가 효과적으로 제거되므로, 반도체 장치의 동작에 치명적인 영향을 주는 브리지 페일의 제거가 가능하여 반도체 장치의 신뢰성을 증가시킬수 있다.
한편, 찌거기 및/또는 스트링거를 제거하기 위해 별도의 마스크 공정이 추가되지 않으므로, 제조 방법이 단순해졌다.
Claims (10)
- 실리콘 기판을 준비하는 단계,상기 실리콘 기판 상면에 입체적 구조를 가진 소자를 형성하는 단계,상기 소자가 형성된 상면에 패턴 대상이 될 물질층을 형성하는 단계,상기 물질층 상면의 일부분에 감광막 패턴을 형성하는 단계,상기 감광막 패턴의 측벽에 패시베이션막을 형성하는 단계,상기 감광막 패턴 및 상기 패시베이션막을 이용하여 상기 물질층을 패터닝하는 단계, 및결과물에 대해 등방성 식각을 실시하는 단계를 순차적으로 구비하여,상기 물질층의 타부분에 대응하는 상기 실리콘 기판의 소정 부분 및 상기 소자의 측벽에 잔존하는 찌거기 및/또는 스트링거를 제거하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서, 상기 물질층이 Si와 N 성분을 가지는 층을 포함하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서, 상기 패시베이션막의 형성 단계는, 제 1 요소로 HBr, CH2F2, CHF3, CF4및 NH3로 구성된 군에서 선택된 어느 하나 또는 이들의 조합, 제 2 요소로 탄소-불소 계열의 가스 및 제 3 요소로 Ar, N2및 Cl2로 구성된 군에서 선택된 어느 하나 또는 이들의 조합으로 구성된 혼합 가스로부터 플라즈마를 발생시키는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서, 상기 물질층을 패터닝하는 단계는, 제 1 요소로 Cl2가스와 제 2 요소로 N2, O2및 HBr로 구성된 군에서 선택된 어느 하나 또는 이들의 조합으로 구성된 혼합 가스로부터 플라즈마를 발생시키는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서, 상기 등방성 식각 단계는 제 1 요소로 Cl2가스와 제 2 요소로 N2, O2, HBr, SF6, NF3로 구성된 군에서 선택된 어느 하나 또는 이들의 조합으로 구송된 혼합 가스로부터 플라즈마를 발생시키는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
- 제 3항에 있어서, 상기 실리콘 기판의 온도는 -50 내지 300℃이고 바이어스는 10 내지 300W인 반도체 소자의 패턴 형성 방법.
- 제 3 항에 있어서, 상기 제 1 요소중 CHF3와 CH4를 사용하는 경우에 상기 제 1 요소에 대한 상기 제 2 요소의 질량비는 10 내지 200%인 반도체 소자의 패턴 형성 방법.
- 제 3 항에 있어서, 상기 제 1 요소중 HBr을 사용하는 경우에 상기 제 1 요소에 대한 상기 제 2 요소의 질량비는 10 내지 200%인 반도체 소자의 패턴 형성 방법.
- 제 7항에 있어서, 상기 CHF3와 상기 CH4의 혼합 양은 10 내지 400sccm이고, CH4에 대한 CHF3의 비는 0.1 내지 10인 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서, 상기 물질층은 도전막 및 상기 도전막 상면에 형성되는 SiON으로 구성되는 반사 방지막을 포함하는 반도체 소자의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025758A KR100265562B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025758A KR100265562B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004326A true KR20000004326A (ko) | 2000-01-25 |
| KR100265562B1 KR100265562B1 (ko) | 2000-11-01 |
Family
ID=19542146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025758A KR100265562B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100265562B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471573B1 (ko) * | 2000-12-29 | 2005-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 식각 방법 |
| KR100480233B1 (ko) * | 2000-12-29 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| KR100611390B1 (ko) * | 2000-06-30 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체소자의 전하저장전극 형성방법 |
-
1998
- 1998-06-30 KR KR1019980025758A patent/KR100265562B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611390B1 (ko) * | 2000-06-30 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체소자의 전하저장전극 형성방법 |
| KR100471573B1 (ko) * | 2000-12-29 | 2005-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 식각 방법 |
| KR100480233B1 (ko) * | 2000-12-29 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100265562B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109243971B (zh) | 一种半导体器件介质膜低角度蚀刻方法 | |
| US7425512B2 (en) | Method for etching a substrate and a device formed using the method | |
| KR100265562B1 (ko) | 반도체소자의 패턴 형성 방법 | |
| JPH0969511A (ja) | 半導体装置の製造方法 | |
| KR100338097B1 (ko) | 반도체소자의콘택홀형성방법 | |
| US20020039837A1 (en) | Method of manufacturing a semiconductor device | |
| KR100461743B1 (ko) | 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법 | |
| US20050042837A1 (en) | Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same | |
| KR0153508B1 (ko) | 반도체장치의 제조방법 | |
| KR100301250B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR0172719B1 (ko) | 반도체 소자의 캐패시터 패턴 형성 방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| US6833315B1 (en) | Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits | |
| KR20060071905A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100641553B1 (ko) | 반도체 소자에서 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |