KR100338097B1 - 반도체소자의콘택홀형성방법 - Google Patents
반도체소자의콘택홀형성방법 Download PDFInfo
- Publication number
- KR100338097B1 KR100338097B1 KR1019950007168A KR19950007168A KR100338097B1 KR 100338097 B1 KR100338097 B1 KR 100338097B1 KR 1019950007168 A KR1019950007168 A KR 1019950007168A KR 19950007168 A KR19950007168 A KR 19950007168A KR 100338097 B1 KR100338097 B1 KR 100338097B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- semiconductor device
- forming
- silicon substrate
- etching process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000001020 plasma etching Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000000243 solution Substances 0.000 abstract description 5
- 230000003746 surface roughness Effects 0.000 abstract description 5
- 239000011259 mixed solution Substances 0.000 abstract description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 abstract 1
- 235000011114 ammonium hydroxide Nutrition 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 콘택홀에서의 접촉저항을 감소시키기 위하여 콘택홀형성 후 소정의 세정공정을 실시하여 콘택홀하부의 표면거칠기(Surface roughness)를 증가시키므로써 접촉면적의 증가로 인한 접촉저항의 감소로 소자의 전기적특성이 향상될 수 있도록 한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
Description
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 콘택홀(Contact hole)형성 후 소정의 세정(Cleaning)공정을 통해 콘택홀하부의 표면거칠기(Surface roughness)를 증가시키므로써 접촉면적의 증가로 인해 콘택홀에서의 접촉저항이 감소될 수 있도록 한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 접합부(Junction)와 도전층 또는 도전층간의 접속을 위하여 콘택홀을 형성시킨다. 그런데 반도체 소자가 고집적화됨에 따라 콘택홀의 크기가 감소되고, 이에 따라 콘택홀에서의 높은 단차비(Aspect ratio) 및 접촉저항의 증가 등이 문제시되어진다. 그러면 제 1A 및 제 1B 도를 통해 종래 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
제 1A 및 제 1B 도는 종래 반도체 소자의 콘택홀 형성방법을 설명하기 위한 소자의 단면도로서,
제 1A 도는 접합부(2)가 형성된 실리콘기판(1)상에 절연층(3) 및 감광막(4)을 순차적으로 형성한 후 콘택홀마스크를 이용하여 상기 감광막(4)을 패터닝하고 플라즈마식각(Plasma Etch)공정으로 상기 절연층(3)을 식각하여 접합부(2)상부의 실리콘기판(1)이 노출되도록 콘택홀(5)을 형성시킨 상태의 단면도인데, 상기 식각공정시 노출된 실리콘기판(1)의 표면부위가 플라즈마에 의해 손상(X 부분)되 있다.
제 1B 도는 상기 실리콘기판(1)의 손상된 부분(X 부분)을 제거하기 위하여 SF6/CF4+O2/NF3가스를 이용한 플라즈마식각공정을 실시하여 후속식각처리(Post Etch Treatment: PET)한 후 상기 감광막(4)을 제거하고 세정시킨 상태의 단면도인데, 상기 세정공정은 CLN B + BOE용액 또는 HF용액을 사용한다.
그런데 이와같은 공정은 콘택홀형성을 위한 식각공정시 플라즈마에 의해 손상된 부분의 실리콘기판을 제거하기 위한 후속식각처리에 중점을 두기 때문에 고집적 반도체소자의 제조에 있어서는 만족스러운 접촉저항을 얻기가 어렵다.
따라서 본 발명은 콘택홀형성 후 소정의 세정공정을 통해 콘택홀 하부의 표면거칠기를 증가시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 접합부가 형성된 실리콘기판상에 절연층 및 감광막을 순차적으로 형성한 후 콘택홀마스크를 이용하여 상기 감광막을 패터닝하고 플라즈마식각공정으로 상기 절연층을 식각하여 접합부상부의 실리콘기판이 노출되도록 콘택홀을 형성시키는 단계와,
상기 단계로부터 상기 식각공정시 플라즈마에 의해 손상된 부분의 실리콘기판을 제거하기 위하여 후속식각처리한 후 상기 감광막을 제거하는 단계와,
상기 단계로부터 1차 세정 및 2차 세정공정을 순차적으로 실시하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 2A 및 제 2B 도는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도로서,
제 2A 도는 접합부(12)가 형성된 실리콘기판(11)상에 절연층(13) 및 감광막(14)을 순차적으로 형성한 후 콘택홀마스크를 이용하여 상기 감광막(14)을 패터닝하고 플라즈마식각공정으로 상기 절연층(13)을 식각하여 접합부(12)상부의 실리콘기판(11)이 노출되도록 콘택홀(15)을 형성시킨 상태의 단면도인데, 상기 식각공정시 노출된 실리콘기판(11)의 표면부위가 플라즈마에 의해 손상(Y 부분)되 있다.
제 2B 도는 상기 실리콘기판(11)의 손상된 부분(Y 부분)을 제거하기 위하여 SF6/CF4+ O2/NF3가스를 이용한 플라즈마식각공정을 실시하여 후속식각처리한 후 상기 감광막(14)을 제거하고 1차 세정 및 2차 세정공정을 순차적으로 실시한 상태의 단면도인데, 상기 2차 세정공정시 콘택홀(15) 하부의 실리콘기판(11)표면에 수 내지 수백Å정도의 단차를 갖는 거칠기가 형성되어 노출되는 실리콘기판(11)의 표면적이 증가된다. 여기서 상기 1차 세정공정은 CLN B + BOE용액 또는 HF용액을 사용하며, 상기 2차 세정공정은 H2O : H2O2: NH4OH = 5 : 1 : 1.5 내지 3으로 혼합된 용액을 사용하는데, 본래 SC-1(Standard Clean-1)으로 널리 알려진 H2O : H2O2: NH4OH 혼합용액은 5 : 1 : 1의 비율로 혼합되어 파티클(Particle)제거 및 표면의 거칠기 감소를 목적으로 사용되나, 본 발명에서는 그 혼합비를 조절하여 반대의 목적을 이루므로써 표면적의 증가로 접촉저항을 감소시킬 수 있다.
상술한 바와같이 본 발명에 의하면 콘택홀형성 후 소정의 세정공정을 통해 콘택홀하부의 표면거칠기를 증가시키므로써 노출되는 표면적의 중가로 접촉저항이 감소되어 소자의 전기적특성이 향상될 수 있는 탁월한 효과가 있다.
제 1A 및 제 1B 도는 종래 반도체 소자의 콘택홀 형성방법을 설명하기 위한 소자의 단면도.
제 2A 및 제 2B 도는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 및 11: 실리콘기판 2 및 12: 접합부
3 및 13: 절연층 4 및 14: 감광막
5 및 15: 콘택홀
Claims (2)
- 반도체 소자의 콘택홀 형성 방법에 있어서,접합부가 형성된 실리콘 기판 상부에 절연층 및 감광막을 순차적으로 형성한후 콘택홀 마스크를 이용하여 상기 감광막을 패터닝하고 플라즈마 식각 공정으로 상기 절연층을 식각하여 상기 접합부를 노출시키는 콘택홀을 형성하는 단계;상기 식각 공정시 플라즈마에 의해 손상된 부분의 실리콘 기판을 제거하기 위하여 후속 식각 처리한 후 상기 감광막을 제거하는 단계;CLN B + BOE 용액 또는 CLN B + HF 용액을 사용하여 1차 세정하는 단계; 및H2O:H2O2:NH4OH=5:1:1.5 내지 3으로 혼합된 용액을 사용하여 2차 세정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서, 상기 후속 식각 처리는 SF6/CF4+ O2/NF3가스를 이용한 플라즈마 식각 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007168A KR100338097B1 (ko) | 1995-03-31 | 1995-03-31 | 반도체소자의콘택홀형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007168A KR100338097B1 (ko) | 1995-03-31 | 1995-03-31 | 반도체소자의콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035829A KR960035829A (ko) | 1996-10-28 |
| KR100338097B1 true KR100338097B1 (ko) | 2002-10-25 |
Family
ID=37480077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007168A KR100338097B1 (ko) | 1995-03-31 | 1995-03-31 | 반도체소자의콘택홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338097B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504548B1 (ko) * | 2000-12-14 | 2005-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100642922B1 (ko) * | 2004-03-17 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769992B1 (ko) * | 2007-01-19 | 2007-10-25 | 한국전자통신연구원 | 탄소나노튜브 정제 용액 및 그에 의한 탄소나노튜브의 정제방법 |
| KR102084073B1 (ko) * | 2012-12-21 | 2020-03-04 | 에스케이하이닉스 주식회사 | 반도체 장치의 표면 처리 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109643A (ja) * | 1991-10-18 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-03-31 KR KR1019950007168A patent/KR100338097B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109643A (ja) * | 1991-10-18 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504548B1 (ko) * | 2000-12-14 | 2005-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100642922B1 (ko) * | 2004-03-17 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035829A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR960002629A (ko) | 반도체 장치의 제조 방법 및 처리액 | |
| KR100338097B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100255665B1 (ko) | 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR19980036950A (ko) | 반도체소자 제조방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR0153508B1 (ko) | 반도체장치의 제조방법 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| KR20020094092A (ko) | 레지스트 코팅을 이용한 잔류물 제거 방법 | |
| KR100209709B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100327425B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950013693B1 (ko) | 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 | |
| KR20010081436A (ko) | 반도체 장치의 다마신 배선 형성 방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192548B1 (ko) | 캐패시터 제조방법 | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR20010064456A (ko) | 반도체소자의 콘택 형성방법 | |
| KR19990039607A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR19990057826A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR19990005875A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |