JPH05109643A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05109643A JPH05109643A JP27081991A JP27081991A JPH05109643A JP H05109643 A JPH05109643 A JP H05109643A JP 27081991 A JP27081991 A JP 27081991A JP 27081991 A JP27081991 A JP 27081991A JP H05109643 A JPH05109643 A JP H05109643A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- contact
- type diffusion
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上に形成された拡散層と配線金属
とのコンタクト抵抗を低減する。 【構成】 シリコン基板上に第１ｎ型拡散層５を形成
し、絶縁膜２を堆積した後、第１ｎ型拡散層５上に接続
孔３を設ける。次に第１ｎ型拡散層５上に凹凸を有する
多結晶シリコン７を堆積し、この多結晶シリコン７と第
１ｎ型拡散層５の表面の一部を同時にエッチングするこ
とにより、第１ｎ型拡散層表面に凹凸を形成する。さら
に、砒素イオン等のイオン９を基板に対して適当な角度
でイオン注入し、第２ｎ型拡散層８を形成する。この後
スパッタ法などにより金属配線層４を形成する。 【効果】 拡散層の表面に凹凸を形成することにより、
拡散層と金属配線層とのコンタクト面積が増加し、コン
タクト抵抗を低減することができる。また、第２ｎ型拡
散層を形成することにより、第１ｎ型拡散層が薄くなっ
たことによる接合の破壊を防ぐことができる。
とのコンタクト抵抗を低減する。 【構成】 シリコン基板上に第１ｎ型拡散層５を形成
し、絶縁膜２を堆積した後、第１ｎ型拡散層５上に接続
孔３を設ける。次に第１ｎ型拡散層５上に凹凸を有する
多結晶シリコン７を堆積し、この多結晶シリコン７と第
１ｎ型拡散層５の表面の一部を同時にエッチングするこ
とにより、第１ｎ型拡散層表面に凹凸を形成する。さら
に、砒素イオン等のイオン９を基板に対して適当な角度
でイオン注入し、第２ｎ型拡散層８を形成する。この後
スパッタ法などにより金属配線層４を形成する。 【効果】 拡散層の表面に凹凸を形成することにより、
拡散層と金属配線層とのコンタクト面積が増加し、コン
タクト抵抗を低減することができる。また、第２ｎ型拡
散層を形成することにより、第１ｎ型拡散層が薄くなっ
たことによる接合の破壊を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体大規模集積回路
の分野における半導体基板上の導電型拡散層と電極配線
層とのコンタクト部を有する半導体装置およびその製造
方法に関するものである。
の分野における半導体基板上の導電型拡散層と電極配線
層とのコンタクト部を有する半導体装置およびその製造
方法に関するものである。
【０００２】
【従来の技術】従来の半導体基板上の拡散層層と電極配
線層とのコンタクト部の構造は、拡散層と配線金属層と
の間の絶縁膜に開口された接続孔を通して接触し、その
コンタクト面は接続孔の底面のみである。
線層とのコンタクト部の構造は、拡散層と配線金属層と
の間の絶縁膜に開口された接続孔を通して接触し、その
コンタクト面は接続孔の底面のみである。
【０００３】以下、図９を用いて従来の技術による拡散
層と電極配線層とのコンタクト部を有する半導体装置に
ついて説明する。
層と電極配線層とのコンタクト部を有する半導体装置に
ついて説明する。
【０００４】例えばｐ型のＳｉ基板１を用いた場合、酸
化珪素からなる絶縁膜２の接続孔３を通じて、スパッタ
法により形成されたシリコン（約１％程度）と銅（約0.
5％程度）を含むアルミニウム合金からなる電極配線層
４と拡散層５とのコンタクト面は、絶縁膜２の接続孔３
の平坦な底面である。なお、Ｓｉの析出またはアロイス
パイクの防止のため高融点金属からなるバリアメタルを
堆積した後に配線金属を堆積して拡散層とのコンタクト
を形成する場合があるが、この時のコンタクト部も図９
の従来例と同様に絶縁膜２の接続孔３の平坦な底面のみ
である。また半導体装置の微細化によりアスペクト比が
大きくなることによるコンタクト部のカバレイジの低下
を改善するため、化学気相成長法（以下ＣＶＤ法とす
る）によりタングステンを接続孔のシリコンの露出した
部分に選択的に成長させて接続孔内をタングステンで埋
め込む方法や、タングステンを全面に堆積することで接
続孔にタングステンを埋め込み、その後全面をエッチン
グすることにより接続孔にのみタングステンを埋め込む
方法等があるが、その際のコンタクト面も前記従来例と
同様である。
化珪素からなる絶縁膜２の接続孔３を通じて、スパッタ
法により形成されたシリコン（約１％程度）と銅（約0.
5％程度）を含むアルミニウム合金からなる電極配線層
４と拡散層５とのコンタクト面は、絶縁膜２の接続孔３
の平坦な底面である。なお、Ｓｉの析出またはアロイス
パイクの防止のため高融点金属からなるバリアメタルを
堆積した後に配線金属を堆積して拡散層とのコンタクト
を形成する場合があるが、この時のコンタクト部も図９
の従来例と同様に絶縁膜２の接続孔３の平坦な底面のみ
である。また半導体装置の微細化によりアスペクト比が
大きくなることによるコンタクト部のカバレイジの低下
を改善するため、化学気相成長法（以下ＣＶＤ法とす
る）によりタングステンを接続孔のシリコンの露出した
部分に選択的に成長させて接続孔内をタングステンで埋
め込む方法や、タングステンを全面に堆積することで接
続孔にタングステンを埋め込み、その後全面をエッチン
グすることにより接続孔にのみタングステンを埋め込む
方法等があるが、その際のコンタクト面も前記従来例と
同様である。
【０００５】
【発明が解決しようとする課題】半導体装置の集積度が
進むにつれ、チャネル長の減少によりデバイスの動作速
度は向上するが、しかし配線パターンの縮小により配線
の抵抗及び寄生容量が増加し、立ち上がり時間等のＲＣ
遅延が支配的になる。特にコンタクト抵抗は従来の技術
のままでは、配線の微細化、コンタクトサイズの減少に
ともない増加する一方である。
進むにつれ、チャネル長の減少によりデバイスの動作速
度は向上するが、しかし配線パターンの縮小により配線
の抵抗及び寄生容量が増加し、立ち上がり時間等のＲＣ
遅延が支配的になる。特にコンタクト抵抗は従来の技術
のままでは、配線の微細化、コンタクトサイズの減少に
ともない増加する一方である。
【０００６】コンタクト抵抗(Ｒc)はコンタクト抵抗率
(ρ)とコンタクト面積(Ａc)との間に次式の関係があ
る。
(ρ)とコンタクト面積(Ａc)との間に次式の関係があ
る。
【０００７】
【数１】
【０００８】コンタクト抵抗を低下させる方法の一つは
（数１）におけるコンタクト抵抗率(ρ)を低下させるこ
とであり、この方法には主に２通りある。すなわちコン
タクト下部の不純物領域をさらに高濃度にするか、ある
いはショットキー障壁高さの低い材料でコンタクトを形
成する方法である。高濃度に不純物をドーピングする方
法では固溶限界により不純物濃度が制限され、コンタク
ト抵抗の低減にも限界がある。またショットキー障壁高
さの低い材料では異なる導電型の不純物層に対し、逆に
ショットキー障壁高さが高くなり、ＣＭＯＳのように、
ｎおよびｐ型領域に対して同時にコンタクトを形成する
必要がある場合、配線金属に同じ材料を用いるならば一
方の領域のコンタクト抵抗が高くなる等の問題がある。
（数１）におけるコンタクト抵抗率(ρ)を低下させるこ
とであり、この方法には主に２通りある。すなわちコン
タクト下部の不純物領域をさらに高濃度にするか、ある
いはショットキー障壁高さの低い材料でコンタクトを形
成する方法である。高濃度に不純物をドーピングする方
法では固溶限界により不純物濃度が制限され、コンタク
ト抵抗の低減にも限界がある。またショットキー障壁高
さの低い材料では異なる導電型の不純物層に対し、逆に
ショットキー障壁高さが高くなり、ＣＭＯＳのように、
ｎおよびｐ型領域に対して同時にコンタクトを形成する
必要がある場合、配線金属に同じ材料を用いるならば一
方の領域のコンタクト抵抗が高くなる等の問題がある。
【０００９】また、コンタクト面積を増加させる方法に
よりコンタクト抵抗は低減できるが、コンタクトサイズ
の増大は半導体装置の微細化に反するものである。
よりコンタクト抵抗は低減できるが、コンタクトサイズ
の増大は半導体装置の微細化に反するものである。
【００１０】本発明はかかる点に鑑み、従来の材料およ
び技術で低コンタクト抵抗および高信頼性を実現し得る
半導体基板上の拡散層と電極配線層とのコンタクト部を
有する半導体装置およびその製造方法を提供することを
目的とする。
び技術で低コンタクト抵抗および高信頼性を実現し得る
半導体基板上の拡散層と電極配線層とのコンタクト部を
有する半導体装置およびその製造方法を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明は上記問題点を解
決するために、半導体基板の所定の位置の拡散層と、前
記拡散層に接触する電極配線層と、前記拡散層と前記電
極配線層とを接続する接続孔を有する絶縁膜と、前記拡
散層と前記電極配線層との間に凹凸を有するコンタクト
面を含む構造を有する半導体装置を提供するものであ
る。
決するために、半導体基板の所定の位置の拡散層と、前
記拡散層に接触する電極配線層と、前記拡散層と前記電
極配線層とを接続する接続孔を有する絶縁膜と、前記拡
散層と前記電極配線層との間に凹凸を有するコンタクト
面を含む構造を有する半導体装置を提供するものであ
る。
【００１２】さらに、本発明は半導体基板の所定領域に
拡散層を形成する工程と、前記半導体基板上に絶縁膜を
形成する工程と、前記絶縁膜の一部を除去して接続孔を
形成し、前記接続孔において前記拡散層を露出させる工
程と、前記半導体基板上に凹凸を有する多結晶シリコン
を堆積する工程と、前記多結晶シリコンと、前記拡散層
の一部をエッチングにより除去して前記拡散層に凹凸を
形成する工程と、前記拡散層に接触する電極配線層を形
成する工程を含むことを特徴とする半導体装置の製造方
法を提供するものである。
拡散層を形成する工程と、前記半導体基板上に絶縁膜を
形成する工程と、前記絶縁膜の一部を除去して接続孔を
形成し、前記接続孔において前記拡散層を露出させる工
程と、前記半導体基板上に凹凸を有する多結晶シリコン
を堆積する工程と、前記多結晶シリコンと、前記拡散層
の一部をエッチングにより除去して前記拡散層に凹凸を
形成する工程と、前記拡散層に接触する電極配線層を形
成する工程を含むことを特徴とする半導体装置の製造方
法を提供するものである。
【００１３】
【作用】本発明は、電極配線層が接する拡散層の表面に
凹凸をつけることによって、電極配線層と半導体基板と
のコンタクト面積を増加させ、コンタクト抵抗を低減す
ることを可能にするものである。
凹凸をつけることによって、電極配線層と半導体基板と
のコンタクト面積を増加させ、コンタクト抵抗を低減す
ることを可能にするものである。
【００１４】例えば、接続孔の底面に半球状多結晶シリ
コンを形成し、これを異方性エッチングすることにより
拡散層の表面に凹凸をつけた場合、一つの凹凸を半球と
仮定してその半径をｒ、コンタクト(正方形)の一辺を
Ｒ、接続孔の底面の半球状凹凸の数をａとすると、平坦
なコンタクト面との面積比(表面積増加率)Ｓrは次式に
もとずき計算される。
コンを形成し、これを異方性エッチングすることにより
拡散層の表面に凹凸をつけた場合、一つの凹凸を半球と
仮定してその半径をｒ、コンタクト(正方形)の一辺を
Ｒ、接続孔の底面の半球状凹凸の数をａとすると、平坦
なコンタクト面との面積比(表面積増加率)Ｓrは次式に
もとずき計算される。
【００１５】
【数２】
【００１６】ここで凹凸により増加した面積は、球の表
面積の２分の１と円の面積の差をａ倍したものであるか
ら、ａπｒ2である。また平坦な底面のコンタクト面積
はＲ2であるので、したがってＳrは次式で表される。
面積の２分の１と円の面積の差をａ倍したものであるか
ら、ａπｒ2である。また平坦な底面のコンタクト面積
はＲ2であるので、したがってＳrは次式で表される。
【００１７】
【数３】
【００１８】また一辺の長さＲの正方形の面積の中に半
径ｒの円を配列する場合、最も密に配列するのは、図５
−ａに示すように個々の円が他の６個の円と接する場合
である。この場合図５−ａにおいて、円の中心間の距離
は２ｒであり、この距離の正方形の辺方向の成分は３
1/2ｒとなる（図５−ａ）。したがって円は一辺Ｒの辺
方向にＲ／（３1/2ｒ）列並ぶので、一辺Ｒの正方形内
には〔Ｒ／（３1/2ｒ）〕 2個、すなわちａはＲ2／３ｒ2
となる。このａを上式に代入すると、ＳrはｒとＲに関
係しない一定の値２.０５となる。従って、平坦なコン
タクト面と比較して、２.０５倍のコンタクト面積が得
らる。したっがって、本発明による効果はコンタクト抵
抗を最大0.49倍に低減することができる。
径ｒの円を配列する場合、最も密に配列するのは、図５
−ａに示すように個々の円が他の６個の円と接する場合
である。この場合図５−ａにおいて、円の中心間の距離
は２ｒであり、この距離の正方形の辺方向の成分は３
1/2ｒとなる（図５−ａ）。したがって円は一辺Ｒの辺
方向にＲ／（３1/2ｒ）列並ぶので、一辺Ｒの正方形内
には〔Ｒ／（３1/2ｒ）〕 2個、すなわちａはＲ2／３ｒ2
となる。このａを上式に代入すると、ＳrはｒとＲに関
係しない一定の値２.０５となる。従って、平坦なコン
タクト面と比較して、２.０５倍のコンタクト面積が得
らる。したっがって、本発明による効果はコンタクト抵
抗を最大0.49倍に低減することができる。
【００１９】具体的数値を例にあげて、図６に一個の半
球状凹凸の大きさを半径0.1μｍ2とした場合、一辺が
１.０μｍの正方形内に形成された凹凸の数ａと表面積
増加率Ｓrの関係を示す。図６からわかるように、表面
積増加率はａとともに増加し、最も密に配列した場合は
ａが３３.３となりＳrは最大値２.０５となる。
球状凹凸の大きさを半径0.1μｍ2とした場合、一辺が
１.０μｍの正方形内に形成された凹凸の数ａと表面積
増加率Ｓrの関係を示す。図６からわかるように、表面
積増加率はａとともに増加し、最も密に配列した場合は
ａが３３.３となりＳrは最大値２.０５となる。
【００２０】また、より実際的な場合として上述した密
な配列ではなく、図５−ｂに示すように個々の円が他の
４個の円に接するように配列した場合を考える。この場
合ａはＲ2／４ｒ2となるため、数式３にこのａをあては
めるとＳrは１＋π／４となる。したがって図７に示す
ように、表面積増加率Ｓrは半球の半径ｒおよび半球の
数ａとは無関係に一定の値１.７９になる。（図６では
ａが２５の場合である。）これはコンタクト抵抗で表わ
せば０.５６倍であり、したがって、どのような大きさ
の半球状凹凸を形成しても、個々の半球が接する程度の
密度であれば、本発明の効果は十分に得られる。
な配列ではなく、図５−ｂに示すように個々の円が他の
４個の円に接するように配列した場合を考える。この場
合ａはＲ2／４ｒ2となるため、数式３にこのａをあては
めるとＳrは１＋π／４となる。したがって図７に示す
ように、表面積増加率Ｓrは半球の半径ｒおよび半球の
数ａとは無関係に一定の値１.７９になる。（図６では
ａが２５の場合である。）これはコンタクト抵抗で表わ
せば０.５６倍であり、したがって、どのような大きさ
の半球状凹凸を形成しても、個々の半球が接する程度の
密度であれば、本発明の効果は十分に得られる。
【００２１】次に、凹凸の数が一個の場合を考える。例
えば図８に示すように、エッチングにより接続孔の底面
全体を一つの凹みである球表面の一部になるような形状
にした場合を考える。例えば直径１μｍの接続孔中心部
で底面に０.３μｍの凹みを形成しても表面積増加率Ｓr
は、１.１に満たない。よってこのような形状により十
分な効果を得るためには、コンタクト径の２分の１程度
の大きさのくぼみを形成する必要がある。しかし、上記
の例における０.３μｍは高集積化された半導体装置で
は拡散層の深さよりも大きい。
えば図８に示すように、エッチングにより接続孔の底面
全体を一つの凹みである球表面の一部になるような形状
にした場合を考える。例えば直径１μｍの接続孔中心部
で底面に０.３μｍの凹みを形成しても表面積増加率Ｓr
は、１.１に満たない。よってこのような形状により十
分な効果を得るためには、コンタクト径の２分の１程度
の大きさのくぼみを形成する必要がある。しかし、上記
の例における０.３μｍは高集積化された半導体装置で
は拡散層の深さよりも大きい。
【００２２】よって本発明により、接続孔底面に複数の
凹凸を形成することによってのみ、十分な効果が得られ
ることがわかる。
凹凸を形成することによってのみ、十分な効果が得られ
ることがわかる。
【００２３】また、拡散層に凹凸を形成する際に拡散層
の一部は約0.1μｍ程度エッチングされることにより、
深さが0.1μｍ程度の拡散層では接合の破壊を起こす可
能性がある。この点に対して、拡散層の表面に凹凸を形
成した後、第２の拡散層を形成することにより接合の破
壊を防止することができる。
の一部は約0.1μｍ程度エッチングされることにより、
深さが0.1μｍ程度の拡散層では接合の破壊を起こす可
能性がある。この点に対して、拡散層の表面に凹凸を形
成した後、第２の拡散層を形成することにより接合の破
壊を防止することができる。
【００２４】
【実施例】以下本の発明の実施例として、半導体基板に
ｐ型シリコン基板、一導電型拡散層としてｎ型拡散層を
用いた場合の、半導体装置について、図面を参照しなが
ら説明する。
ｐ型シリコン基板、一導電型拡散層としてｎ型拡散層を
用いた場合の、半導体装置について、図面を参照しなが
ら説明する。
【００２５】図１は第１の実施例として、半導体基板上
の導電型拡散層と電極配線層とのコンタクト部を有する
半導体装置の構造断面図を示したものである。
の導電型拡散層と電極配線層とのコンタクト部を有する
半導体装置の構造断面図を示したものである。
【００２６】図１において、１はｐ型半導体基板、２は
絶縁膜、３は接続孔、４は金属配線層、５はｎ型拡散
層、６は凹凸を有するｎ型拡散層の表面である。
絶縁膜、３は接続孔、４は金属配線層、５はｎ型拡散
層、６は凹凸を有するｎ型拡散層の表面である。
【００２７】以上のように構成された半導体基板上の導
電型拡散層と電極配線層とのコンタクト部を有する半導
体装置について、以下、図１を参照しながら説明する。
電型拡散層と電極配線層とのコンタクト部を有する半導
体装置について、以下、図１を参照しながら説明する。
【００２８】凹凸を有するｎ型拡散層の表面６は、例え
ば絶縁膜２に接続孔を形成した後、まず減圧ＣＶＤ法に
よりシリコンを堆積した後に熱処理を行なう方法等によ
り約0.1μｍ程度の凹凸を有する多結晶シリコンを全面
に形成し、異方性エッチングを行なうことにより絶縁膜
上の多結晶シリコンを除去すると同時にｎ型拡散層の表
面をエッチングすることにより形成したものである。４
は例えばＡｌ−1%Ｓｉ−0.5%Ｃｕの配線金属層であり、
ｎ型拡散層５と接触している。
ば絶縁膜２に接続孔を形成した後、まず減圧ＣＶＤ法に
よりシリコンを堆積した後に熱処理を行なう方法等によ
り約0.1μｍ程度の凹凸を有する多結晶シリコンを全面
に形成し、異方性エッチングを行なうことにより絶縁膜
上の多結晶シリコンを除去すると同時にｎ型拡散層の表
面をエッチングすることにより形成したものである。４
は例えばＡｌ−1%Ｓｉ−0.5%Ｃｕの配線金属層であり、
ｎ型拡散層５と接触している。
【００２９】以上のようにこの実施例によれば、平坦な
コンタクト面を有する場合と比較して、ｎ型拡散層５と
配線金属層４とのコンタクト面積が増加するためコンタ
クト抵抗が低減される。
コンタクト面を有する場合と比較して、ｎ型拡散層５と
配線金属層４とのコンタクト面積が増加するためコンタ
クト抵抗が低減される。
【００３０】なお、図１はｎ型拡散層と電極配線層との
コンタクト部についての実施例であるが、ｐ型拡散層に
ついても同様である。
コンタクト部についての実施例であるが、ｐ型拡散層に
ついても同様である。
【００３１】以下第２の実施例について図面を参照しな
がら説明する。図２は第２の実施例における半導体基板
上の導電型拡散層と電極配線層とのコンタクト部を有す
る半導体装置の製造方法の工程断面図を示すものであ
る。
がら説明する。図２は第２の実施例における半導体基板
上の導電型拡散層と電極配線層とのコンタクト部を有す
る半導体装置の製造方法の工程断面図を示すものであ
る。
【００３２】図２−（ａ）に示すように、まずｐ型シリ
コン基板１の全面に感光性樹脂であるフォトレジスト
（図示せず）塗布し、所定のマスクを用いてパターニン
グを行い、フォトレジストの所定の領域に開口部を形成
する。次に、上記フォトレジストをマスクとして、砒素
を加速電圧70KeV、ドーズ量8E15/cm3でイオン注入し、
約900℃で熱処理を行なうことにより深さが約0.1μｍの
第１ｎ型拡散層５を形成する。さらに上記基板の全面に
ＣＶＤ法によりリンとボロンとを添加した酸化シリコン
からなる絶縁膜２を上記基板全面に所定の厚さだけ堆積
する。
コン基板１の全面に感光性樹脂であるフォトレジスト
（図示せず）塗布し、所定のマスクを用いてパターニン
グを行い、フォトレジストの所定の領域に開口部を形成
する。次に、上記フォトレジストをマスクとして、砒素
を加速電圧70KeV、ドーズ量8E15/cm3でイオン注入し、
約900℃で熱処理を行なうことにより深さが約0.1μｍの
第１ｎ型拡散層５を形成する。さらに上記基板の全面に
ＣＶＤ法によりリンとボロンとを添加した酸化シリコン
からなる絶縁膜２を上記基板全面に所定の厚さだけ堆積
する。
【００３３】次に、図２−（ｂ）に示すようにフォトレ
ジスト（図示せず）を半導体基板全面に塗布し、所定の
マスクを用いて露光現像を行いフォトレジストをパター
ニングする。このパターニングされたフォトレジストを
エッチングのマスクとして、絶縁膜２をエッチングし
て、接続孔３を形成した後に、フォトレジストを除去す
る。
ジスト（図示せず）を半導体基板全面に塗布し、所定の
マスクを用いて露光現像を行いフォトレジストをパター
ニングする。このパターニングされたフォトレジストを
エッチングのマスクとして、絶縁膜２をエッチングし
て、接続孔３を形成した後に、フォトレジストを除去す
る。
【００３４】次に、減圧ＣＶＤ法により例えば表１に示
した条件を用いて多結晶シリコンを100〜200nm堆積した
後、約570℃の窒素雰囲気中で30分間熱処理することに
より、図２−（ｂ）に示すように、上記基板の全面に約
0.1μｍの凹凸を有する多結晶シリコン７を形成する。
した条件を用いて多結晶シリコンを100〜200nm堆積した
後、約570℃の窒素雰囲気中で30分間熱処理することに
より、図２−（ｂ）に示すように、上記基板の全面に約
0.1μｍの凹凸を有する多結晶シリコン７を形成する。
【００３５】
【表１】
【００３６】次に図２−（ｃ）のように、まずＣＦ4と
Ｃｌ2を用いた異方性エッチングを行なうことによって
シリコン酸化膜との選択比を確保して、絶縁膜２上の凹
凸を有する多結晶シリコン７を除去すると同時にｎ型拡
散層５の表面をエッチングして、凹凸を有するｎ型拡散
層の表面６を形成する。
Ｃｌ2を用いた異方性エッチングを行なうことによって
シリコン酸化膜との選択比を確保して、絶縁膜２上の凹
凸を有する多結晶シリコン７を除去すると同時にｎ型拡
散層５の表面をエッチングして、凹凸を有するｎ型拡散
層の表面６を形成する。
【００３７】次に図２−（ｄ）に示すように、スパッタ
法によりシリコン（1%）と銅（0.5%）を含むアルミニウ
ム合金を８００ｎｍ堆積して配線金属層４を形成する。
その後フォトレジスト（図示せず）を全面に堆積し、所
定のマスクを用いて露光現像を行いフォトレジストをパ
ターニングする。次にパターニングされたフォトレジス
トをマスクとしてエッチングを行い、配線金属層をパタ
ーニングし、配線金属層とシリコン基板のコンタクト面
が凹凸を有する半導体装置が形成される。
法によりシリコン（1%）と銅（0.5%）を含むアルミニウ
ム合金を８００ｎｍ堆積して配線金属層４を形成する。
その後フォトレジスト（図示せず）を全面に堆積し、所
定のマスクを用いて露光現像を行いフォトレジストをパ
ターニングする。次にパターニングされたフォトレジス
トをマスクとしてエッチングを行い、配線金属層をパタ
ーニングし、配線金属層とシリコン基板のコンタクト面
が凹凸を有する半導体装置が形成される。
【００３８】本実施例により形成した拡散層５上の凹凸
を電子顕微鏡で観察し、個々の凹凸を半球として表面積
を計算すると、平坦な場合の面積の約１.７倍となり、
コンタクト抵抗では約０.６倍となった。
を電子顕微鏡で観察し、個々の凹凸を半球として表面積
を計算すると、平坦な場合の面積の約１.７倍となり、
コンタクト抵抗では約０.６倍となった。
【００３９】この方法によれば、拡散層と電極配線層の
接触面積を大幅に増大させることが可能であるため、
（数１）におけるコンタクト抵抗率(ρ)が同じであって
もコンタクト面積(Ａc)を増大することができ、コンタ
クト抵抗を大幅に低下することができる。
接触面積を大幅に増大させることが可能であるため、
（数１）におけるコンタクト抵抗率(ρ)が同じであって
もコンタクト面積(Ａc)を増大することができ、コンタ
クト抵抗を大幅に低下することができる。
【００４０】なお、拡散層上に所定の厚さのＴｉを堆積
し、その上にＴｉＮを所定の厚さ堆積した後、スパッタ
法により前記アルミニウ合金を所定の厚さ堆積するか、
選択ＣＶＤ法によりコンタクト孔をタングステンで埋め
込み、その後アルミニウム合金を堆積する等の方法で配
線金属層を形成してもよい。
し、その上にＴｉＮを所定の厚さ堆積した後、スパッタ
法により前記アルミニウ合金を所定の厚さ堆積するか、
選択ＣＶＤ法によりコンタクト孔をタングステンで埋め
込み、その後アルミニウム合金を堆積する等の方法で配
線金属層を形成してもよい。
【００４１】また、図２はｎ型拡散層と電極配線層との
コンタクト部についての実施例であるが、ｐ型拡散層に
ついても同様である。
コンタクト部についての実施例であるが、ｐ型拡散層に
ついても同様である。
【００４２】以下第２の発明の第２の実施例について図
面を参照しながら説明する。図３は第２の発明の第２の
実施例における半導体基板上の導電型拡散層と電極配線
層とのコンタクト部を有する半導体装置の製造方法の工
程断面図を示すものである。
面を参照しながら説明する。図３は第２の発明の第２の
実施例における半導体基板上の導電型拡散層と電極配線
層とのコンタクト部を有する半導体装置の製造方法の工
程断面図を示すものである。
【００４３】図３−（ａ）、（ｂ）および（ｃ）に示し
た工程は、第２の発明の第１の実施例と同様であるので
省略する。
た工程は、第２の発明の第１の実施例と同様であるので
省略する。
【００４４】第１の実施例と異なるところは、凹凸を有
する第１のｎ型拡散層の表面６を形成した後、第２のｎ
型拡散層８を形成することである。この第２のｎ型拡散
層８の深さは0.1μｍ程度でよく、これを形成する方法
は、例えば砒素イオン９を基板に対して適当な角度でイ
オン注入したの後、熱処理を行なえばよい。これにより
凹凸を有する第１のｎ型拡散層の表面６を形成する際
に、第１のｎ型拡散層の深さが浅くなることによる、接
合の破壊を防ぐことができる。
する第１のｎ型拡散層の表面６を形成した後、第２のｎ
型拡散層８を形成することである。この第２のｎ型拡散
層８の深さは0.1μｍ程度でよく、これを形成する方法
は、例えば砒素イオン９を基板に対して適当な角度でイ
オン注入したの後、熱処理を行なえばよい。これにより
凹凸を有する第１のｎ型拡散層の表面６を形成する際
に、第１のｎ型拡散層の深さが浅くなることによる、接
合の破壊を防ぐことができる。
【００４５】第２のｎ型拡散層８を形成した後は、図３
−（ｄ）に示すように、第１の実施例と同様に、スパッ
タ法等により金属配線層を形成した後に、配線金属層を
パターニングすれば、配線金属層とシリコン基板のコン
タクト面が凹凸を有する半導体装置が形成される。
−（ｄ）に示すように、第１の実施例と同様に、スパッ
タ法等により金属配線層を形成した後に、配線金属層を
パターニングすれば、配線金属層とシリコン基板のコン
タクト面が凹凸を有する半導体装置が形成される。
【００４６】なお、図３はｎ型半導体層の電極配線層と
のコンタクト部についての実施例であるが、ｐ型半導体
層についても同様である。
のコンタクト部についての実施例であるが、ｐ型半導体
層についても同様である。
【００４７】以下第３の発明の一実施例について図面を
参照しながら説明する。図４は第３の発明の実施例にお
ける半導体基板上の導電型拡散層と電極配線層とのコン
タクト部を有する半導体装置の製造方法の工程断面図を
示すものである。
参照しながら説明する。図４は第３の発明の実施例にお
ける半導体基板上の導電型拡散層と電極配線層とのコン
タクト部を有する半導体装置の製造方法の工程断面図を
示すものである。
【００４８】まず、第２の発明の第１の実施例において
述べた図２−（ａ）、（ｂ）および（ｃ）の工程によ
り、凹凸を有する第１のｎ型拡散層の表面６を形成す
る。その後、高濃度の不純物を含む多結晶シリコンをＣ
ＶＤ法により所定の厚さだけ堆積する。その後全面をエ
ッチングしてコンタクト部に埋め込まれた多結晶シリコ
ンを残置させ、図４−（ｂ）のように、溝形のコンタク
ト部に多結晶シリコンによる埋め込み層１０を形成す
る。その後所定の条件の熱処理により多結晶シリコン中
の不純物、例えば砒素をシリコン基板中へ拡散させ、イ
オン注入等の不純物を添加する工程を用いずに、図４−
（ｃ）に示すように第２ｎ型拡散層８を形成する。その
後図２−（ｄ）のようにアルミニウム合金等の配線金属
層４を所定の厚さ堆積する。次にフォトレジスト（図示
せず）を全面に堆積し、所定のマスクを用いて露光現像
を行いフォトレジストをパターニングする。その後フォ
トレジストをマスクとしてエッチングを行い、配線金属
層をパターニングし、配線金属層とシリコン基板のコン
タクト面が凹凸を有する半導体装置が形成される。この
方法により実施例３の製造工程の１つであるイオン注入
工程を省くことができる。
述べた図２−（ａ）、（ｂ）および（ｃ）の工程によ
り、凹凸を有する第１のｎ型拡散層の表面６を形成す
る。その後、高濃度の不純物を含む多結晶シリコンをＣ
ＶＤ法により所定の厚さだけ堆積する。その後全面をエ
ッチングしてコンタクト部に埋め込まれた多結晶シリコ
ンを残置させ、図４−（ｂ）のように、溝形のコンタク
ト部に多結晶シリコンによる埋め込み層１０を形成す
る。その後所定の条件の熱処理により多結晶シリコン中
の不純物、例えば砒素をシリコン基板中へ拡散させ、イ
オン注入等の不純物を添加する工程を用いずに、図４−
（ｃ）に示すように第２ｎ型拡散層８を形成する。その
後図２−（ｄ）のようにアルミニウム合金等の配線金属
層４を所定の厚さ堆積する。次にフォトレジスト（図示
せず）を全面に堆積し、所定のマスクを用いて露光現像
を行いフォトレジストをパターニングする。その後フォ
トレジストをマスクとしてエッチングを行い、配線金属
層をパターニングし、配線金属層とシリコン基板のコン
タクト面が凹凸を有する半導体装置が形成される。この
方法により実施例３の製造工程の１つであるイオン注入
工程を省くことができる。
【００４９】なお、図４はｎ型半導体層の電極配線層と
のコンタクト部についての実施例であるが、ｐ型半導体
層についても同様である。
のコンタクト部についての実施例であるが、ｐ型半導体
層についても同様である。
【００５０】
【発明の効果】以上のように本発明によれば拡散層の表
面に凹凸を形成することにより、拡散層と金属配線層と
のコンタクト面積が増加し、コンタクト抵抗を低減する
ことができる。また、本発明は凹凸を有する多結晶シリ
コンを用いることにより、拡散層と配線金属層の接触面
積を大幅に増加させ、コンタクト抵抗を大きく低下する
ことを可能にするものである。また、第２ｎ型拡散層を
形成することにより、第１ｎ型拡散層が薄くなったこと
による接合の破壊を防ぐことができる。
面に凹凸を形成することにより、拡散層と金属配線層と
のコンタクト面積が増加し、コンタクト抵抗を低減する
ことができる。また、本発明は凹凸を有する多結晶シリ
コンを用いることにより、拡散層と配線金属層の接触面
積を大幅に増加させ、コンタクト抵抗を大きく低下する
ことを可能にするものである。また、第２ｎ型拡散層を
形成することにより、第１ｎ型拡散層が薄くなったこと
による接合の破壊を防ぐことができる。
【図１】本発明の第１の実施例における半導体装置の断
面図
面図
【図２】本発明の第２の実施例における半導体装置の製
造方法を示す工程断面図
造方法を示す工程断面図
【図３】本発明の第２実施例における半導体装置の製造
方法を示す工程断面図
方法を示す工程断面図
【図４】本発明の第３実施例における半導体装置の製造
方法を示す工程断面図
方法を示す工程断面図
【図５】本発明を実施した場合の接続孔底部の概略平面
図
図
【図６】本発明の効果を示す計算結果の特性図
【図７】本発明の効果を示す計算結果の特性図
【図８】接続孔内の凹凸が１つの場合の半導体装置の断
面図
面図
【図９】従来の半導体装置を示す断面図
１ シリコン基板（ｐ型） ２ 絶縁膜 ３ 接続孔 ４ 金属配線層 ５ 第１ｎ型拡散層 ６ 凹凸を有するｎ型拡散層の表面 ７ 凹凸を有する多結晶シリコン ８ 第２ｎ型拡散層 ９ 不純物イオン １０ 埋め込み層
フロントページの続き (72)発明者 上田 聡 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】半導体基板の所定領域に形成された一導電
型の拡散層と、前記一導電型拡散層と接触する電極配線
層と、前記一導電型の拡散層と前記電極配線層の接触面
が複数の凹凸を有することを特徴とする半導体装置。 - 【請求項２】半導体基板の所定領域に一導電型の第１拡
散層を形成する工程と、前記半導体基板上に絶縁膜を形
成する工程と、前記絶縁膜の一部を除去して接続孔を形
成し、前記接続孔において前記一導電型の第１拡散層を
露出させる工程と、前記半導体基板上に凹凸を有する多
結晶シリコンを堆積する工程と、前記多結晶シリコン
と、前記第１拡散層の一部をエッチングにより除去して
前記第１拡散層に凹凸を形成する工程と、前記一導電型
の第１拡散層に接触する電極配線層を形成する工程を含
むことを特徴とする半導体装置の製造方法。 - 【請求項３】請求項２記載の半導体装置の製造方法にお
いて、一導電型拡散層に一導電型の第２の拡散層を形成
する工程と、前記一導電型の第２拡散層に接触する少な
くとも一層の電極配線層を形成する工程を含むことを特
徴とする半導体装置の製造方法 - 【請求項４】半導体基板の所定領域に一導電型の第１拡
散層を形成する工程と、前記半導体基板上に絶縁膜を形
成する工程と、前記絶縁膜の一部を除去して接続孔を形
成し、前記接続孔において前記一導電型の第１拡散層を
露出させる工程と、前記半導体基板上に凹凸を有する多
結晶シリコンを堆積する工程と、前記多結晶シリコン
と、前記一導電型の第１拡散層の一部をエッチングによ
り除去して前記第１拡散層に凹凸を形成する工程と、高
濃度の不純物を含む一導電型の多結晶シリコンを前記半
導体基板上全面に堆積する工程と、その後全面に堆積し
た前記一導電型の多結晶シリコンをエッチングして前記
一導電型の第１拡散層の表面上および前記接続孔内に前
記多結晶シリコンを残置させる工程と、熱処理により前
記多結晶シリコン中の不純物を前記半導体基板へ拡散さ
せ、前記一導電型の第２拡散層を形成する工程と、前記
多結晶シリコンに接触する少なくとも一層の電極配線層
を形成する工程を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27081991A JPH05109643A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27081991A JPH05109643A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109643A true JPH05109643A (ja) | 1993-04-30 |
Family
ID=17491458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27081991A Pending JPH05109643A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109643A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| US6146982A (en) * | 1994-09-23 | 2000-11-14 | Infineon Technologies Ag | Method for producing a low-impedance contact between a metallizing layer and a semiconductor material |
| KR100338097B1 (ko) * | 1995-03-31 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
-
1991
- 1991-10-18 JP JP27081991A patent/JPH05109643A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146982A (en) * | 1994-09-23 | 2000-11-14 | Infineon Technologies Ag | Method for producing a low-impedance contact between a metallizing layer and a semiconductor material |
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| KR100338097B1 (ko) * | 1995-03-31 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JPH0722145B2 (ja) | 半導体装置の製造方法 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH05109643A (ja) | 半導体装置およびその製造方法 | |
| US7087479B2 (en) | Method of forming integrated circuit contacts | |
| JP2519217B2 (ja) | 相互接続導体を形成する方法 | |
| JPS5923544A (ja) | 半導体装置の製造方法 | |
| JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| US7935634B2 (en) | Integrated circuits, micromechanical devices, and method of making same | |
| JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| US11456252B2 (en) | Semiconductor device having symmetric conductive interconnection patterns | |
| TW411568B (en) | Process for controlling the height of a stud intersecting an interconnect | |
| JP6501819B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| US11264271B2 (en) | Semiconductor fabrication method for producing nano-scaled electrically conductive lines | |
| US20070145531A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| KR0143705B1 (ko) | 수소이온 침투에 의한 로드저항 감소가 억제된 반도체장치 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JPH0497531A (ja) | 半導体装置の製造方法 | |
| JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 |