KR100333698B1 - 다층 배선의 형성 방법 - Google Patents

다층 배선의 형성 방법 Download PDF

Info

Publication number
KR100333698B1
KR100333698B1 KR1019990024984A KR19990024984A KR100333698B1 KR 100333698 B1 KR100333698 B1 KR 100333698B1 KR 1019990024984 A KR1019990024984 A KR 1019990024984A KR 19990024984 A KR19990024984 A KR 19990024984A KR 100333698 B1 KR100333698 B1 KR 100333698B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
wiring
mtorr
etching
Prior art date
Application number
KR1019990024984A
Other languages
English (en)
Other versions
KR20010004354A (ko
Inventor
이기엽
이정웅
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024984A priority Critical patent/KR100333698B1/ko
Publication of KR20010004354A publication Critical patent/KR20010004354A/ko
Application granted granted Critical
Publication of KR100333698B1 publication Critical patent/KR100333698B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신 공정을 이용하여 수직 연결배선 및 상부배선을 동시에 형성하는 방법(이중 다마신 공정)에 있어서 오정렬의 가능성을 보다 감소시킬 수 있는 다층 배선의 형성 방법에 관한 것으로, 연결배선이 형성될 콘택홀 측면에 오목부(bowing part)를 형성하여 연결배선과 접하는 상부 패턴 형성시의 오정렬 발생 가능성을 감소시키는데 그 특징이 있다. 또한 오목부로부터 콘택홀의 바닥까지의 측벽이 경사지도록 함으로써 콘택홀의 종횡비(aspect ratio)를 감소시켜 콘택홀 내에 연결배선을 형성하기 위하여 전도막을 증착하는 공정의 여유도를 개선할 수 있다.

Description

다층 배선의 형성 방법{METHOD FOR FORMING MULTILAYER INTERCONNECTION}
본 발명은 반도체 메모리 소자 제조 분야에 관한 것으로, 특히 다마신(damascene) 공정을 이용한 반도체 메모리 소자의 금속 배선 형성 방법에 관한 것이다.
도1a 및 도1b는 종래의 다마신 공정을 이용한 금속배선 형성 공정 단면도로서, 도1a는 하부 금속배선(11) 형성이 완료된 기판(10) 상에 절연막(12)을 형성하고, 절연막(12)을 선택적으로 식각하여 하부 금속배선(11)을 노출시키는 제1 콘택홀(C1)을 형성한 다음, 제2 금속배선을 이루는 라인 패턴(line pattern) 영역을 정의하기 위하여 절연막(12)을 선택적으로 식각하여 제1 콘택홀(C1) 상에 제1 콘택홀 보다 폭이 큰 제2 콘택홀(C2)을 형성한 상태를 보이고, 도1b는 제1 콘택홀(C1) 및 제2 콘택홀(C2) 내에 다마신 공정으로 금속막(13)을 매립한 상태를 보이고 있다. 제1 콘택홀(C1) 내의 금속막은 제2 금속배선과 하부 금속배선을 연결하는 수직 연결배선을 이루며 제2 콘택홀(C1) 내의 금속막은 제2 금속배선을 이룬다.
이와 같이 연결배선과 상부 패턴을 함께 형성하기 위한 종래의 다마신 공정에서, 제1 콘택홀(C1)과 제2 콘택홀(C2) 형성을 위한 감광막 패턴 형성 및 식각 과정에서 오정렬(misalign)이 발생할 경우 제2 콘택홀 내에 형성된 제2 금속배선(라인 패턴)과 제1 콘택홀 내에 형성된 연결배선의 단선(open) 또는 원하지 않는 단락(shortage)이 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 다마신 공정을 이용하여 수직 연결배선 및 상부배선을 동시에 형성하는 방법(이중 다마신 공정)에 있어서 오정렬의 가능성을 보다 감소시킬 수 있는 다층 배선의 형성 방법을 제공하는데 그 목적이 있다.
도1a 및 도1b는 종래의 다마신 공정을 이용한 금속배선 형성 공정 단면도,
도2a 및 도2b는 본 발명의 일실시예에 따른 다마신 공정을 이용한 금속배선 형성 공정 중 콘택홀 형성 공정 단면도,
도3a 및 도3b는 본 발명의 일실시예에 따른 다마신 공정을 이용한 금속배선 형성 공정 중 콘택홀 형성 공정 평면도,
도4는 본 발명의 다른 실시예에 따른 다마신 공정을 이용한 금속배선 형성 공정 중 콘택홀 형성 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
21: 하부 금속배선 22: 산화막
C: 콘택홀 B: 보잉
상기와 같은 목적을 달성하기 위한 본 발명은 하부 배선 형성이 완료된 기판 상에 산화막을 형성하는 제1 단계, 상기 산화막 상에 콘택홀 형성 영역을 정의하는 식각마스크를 형성하는 제2 단계, 상기 식각마스크를 마스크로 상기 산화막을 COx와 CHxFy의 혼합가스로 식각하여 상기 하부배선을 노출시키는 콘택홀을 형성하면서 상기 콘택홀 측벽의 소정 위치에 보잉을 형성하는 제3 단계, 상기 식각마스크를 제거하는 제4 단계, 상기 보잉의 중심부가 드러날때까지 상기 산화막을 전면식각하는 제5 단계, 및 상기 보잉을 포함한 콘택홀에 상부배선을 매립시키는 제6 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명은 연결배선이 형성될 콘택홀 측면에 오목부(bowing part)를 형성하여 연결배선과 접하는 상부 패턴 형성시의 오정렬 발생 가능성을 감소시키는데 그 특징이 있다. 또한 오목부로부터 콘택홀의 바닥까지의 측벽이 경사지도록 함으로써콘택홀의 종횡비(aspect ratio)를 감소시켜 콘택홀 내에 연결배선을 형성하기 위하여 전도막을 증착하는 공정의 여유도를 개선할 수 있다.
이하, 첨부된 도면 도2a 및 도2b 그리고 도3a 및 도3b를 참조하여 본 발명의 일실시예에 따른 다층 배선 형성 방법을 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 하부 금속배선(21) 형성이 완료된 기판(20) 상에 산화막(22)을 형성하고, 산화막 상에 식각마스크로서 감광막 패턴(PR)을 형성한다. 이어서, 25 sccm 내지 45 sccm의 COx와 CHxFy의 혼합가스를 이용하여 산화막(22)을 식각해서 상기 산화막(22) 내에 콘택홀(C)을 형성하면서 콘택홀(C) 측벽에 보잉(bowing)(오목부)(B)을 형성한다. 보잉(B)은 하부 금속배선(21)으로부터 수직연결배선의 길이만큼 떨어진 위치의 콘택홀(C) 측벽에 형성된다.
CHxFy가스의 비가 증가할수록 보잉(B)의 발생 가능성이 높아진다. 이때, 가스비는 COx를 '1'로 할때 CHxFy의 양은 1.2 이상이 되도록 한다. 즉, COx: CHxFy≥ 1:1.2인 조건을 만족하도록 한다.
보잉을 일으키기 위하여 식각시 1400 W 내지 2000 W의 RF 전력(power)을 인가하고 챔버내 진공도는 150 mTorr 내지 300 mTorr로 유지한다. ICP(inductively coupled plasma) 장비를 이용할 경우는 2200 W 내지 3000 W의 소스 전력(source power)과 1200 W 내지 1800 W의 바이어스 전력(bias power)을 인가하며, 챔버내 진공도는 6 mTorr 이하가 되도록 한다.
이러한 식각과정에서 CHxFy계열의 중합체가 콘택홀(C) 내부에 쌓이게 되고, COx가 C나 H를 제거하고 F는 잔류시킨다. 식각정지층인 금속배선(21)이 노출된 후에도 중합체가 제거되는 시점까지 콘택 내부의 식각 반응시간이 길어지므로 콘택홀(C) 내부에 보잉이 형성된다.다시 말하면, 콘택홀(C) 내부, 예컨대 주로 바닥부분에 치우쳐 생성된 CHxFy계열의 중합체를 제거하기 위해 CHxFy와 COx의 혼합가스를 계속 공급하면, 콘택홀(C) 바닥부분의 중합체를 제거할 때 콘택홀(C) 측벽이 과도식각되어 보잉(B)이 형성된다. 이러한 보잉(B)이 형성되는 위치는, CHxFy의 가스비를 증가시킬수록 중합체가 다량 형성되므로 CHxFy의 가스비에 따라 보잉(B)의 위치가 결정된다.
다음으로, 도2b에 도시한 바와 같이 감광막 패턴을 제거한 다음, 보잉(B)의 중심부까지 산화막(22)을 전면식각하여 제거한다. 도2b에서 도면부호 'S'는 식각 이전의 산화막(22) 표면을 나타낸다.
산화막 전면식각은 1500 mTorr 내지 2000 mTorr 압력에서 300 W 내지 400 W의 RF 전력(power)을 인가하여 실시하며, 식각가스는 CHxFy: CxFy의 가스비가 1:1.1 내지 1:1.8이 되도록 하고, Ar 가스의 유량비를 1000 sccm으로 유지한다.
도3a는 전술한 공정에 따라 형성된 콘택홀(C)과 보잉(B)을 보이는 평면도이고, 도3b는 그 상부에 보잉(B)이 형성된 콘택홀(C) 상에 라인 패턴(L)을 정렬하는 예를 보이는 평면도로서, 보잉(B) 형성에 따라 정렬 마진이 보다 증가하여 오정렬 가능성이 감소될 수 있음을 보이고 있다.
도4는 전술한 본 발명의 일실시예에 따라 그 상부에 보잉을 갖는 콘택홀을 형성한 후, 라인 패턴 영역을 정의하기 위한 식각공정을 실시한 예를 보이는 단면도로서, 그 경사가 보다 완만한 보잉(B')을 형성하여 후속되는 전도막의 증착을 보다 용이하게 한 상태를 보이고 있다.
이때, 식각은 250 mTorr 내지 400 mTorr 압력에서 1200 W 내지 1400 W의 RF전력(power)을 인가하여 실시하며, 식각가스는 CHxFy: CxFy의의 가스비가 1.5:1 내지 2.5:1이 되도록 하고, Ar 가스의 유량비는 350 sccm 내지 500 sccm이 되도록 한다.
도4의 실시예에서는 증착을 보다 용이하게 하기 위하여 이미 형성된 보잉(B)의 면을 보다 완만하게 형성하는 경우를 예로서 설명하였으나, 도1a에 도시한 제2 콘택홀(C2)과 같은 형태의 라인 패턴 영역을 형성할 수도 있다.
이후, 상기 콘택홀 및 라인 패턴 영역에 전도막을 매립하여 상기 하부 금속배선(21)에 수직으로 연결되는 연결배선 및 라인 패턴(상부 배선)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 다마신 공정을 이용하여 수직 연결배선 및 상부배선을 동시에 형성하는 방법(이중 다마신 공정)에 있어서 오정렬의 가능성을 보다 감소시킬 수 있다. 또한, 식각 균일도가 높은 산화막을 전면식각함으로써 평탄도를 향상시킬 수 있어 후속 공정을 용이하게 할 수 있으며, 이중 다마신 공정에서 화학기계적 연마 공정을 적용하지 않음에 따라 슬러리(slurry) 또는 KOH 등과 같은 연마용제에 의한 콘택 내부 오염을 방지할 수 있어 소자 생산수율을 향상할수 있고, 상대적으로 제조 비용이 저렴한 공정을 이용함에 따라 생산비를 절감할 수 있다.

Claims (12)

  1. 다층배선의 형성 방법에 있어서,
    하부 배선 형성이 완료된 기판 상에 산화막을 형성하는 제1 단계;
    상기 산화막 상에 콘택홀 형성 영역을 정의하는 식각마스크를 형성하는 제2 단계;
    상기 식각마스크를 마스크로 상기 산화막을 COx와 CHxFy의 혼합가스로 식각하여 상기 하부배선을 노출시키는 콘택홀을 형성하면서 상기 콘택홀 측벽의 소정 위치에 보잉을 형성하는 제3 단계;
    상기 식각마스크를 제거하는 제4 단계;
    상기 보잉의 중심부가 드러날때까지 상기 산화막을 전면식각하는 제5 단계; 및
    상기 보잉을 포함한 콘택홀에 상부배선을 매립시키는 제6 단계
    를 포함하여 이루어짐을 특징으로 하는 다층 배선의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제5 단계 후,
    상기 보잉 주변의 상기 산화막을 선택적으로 더 식각하는 제7 단계를 포함함을 특징으로 하는 다층 배선의 형성 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제3 단계에서,
    상기 제1 콘택홀 측벽에 경사를 형성하는 것을 특징으로 하는 다층 배선의 형성 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제3 단계에서,
    상기 혼합가스의 양은 25 sccm 내지 45 sccm이며,
    상기 COx와 CHxFy의 혼합비는 COx: CHxFy≥ 1:1.2인 것을 특징으로 하는 다층 배선의 형성 방법.
  8. 제 1 항에 있어서,
    상기 제3 단계는,
    1400 W 내지 2000 W의 RF 전력을 인가하고 150 mTorr 내지 300 mTorr 진공도에서 실시하거나,
    ICP(inductively coupled plasma) 장비를 이용하여 2200 W 내지 3000 W의 소스 전력과 1200 W 내지 1800 W의 바이어스 전력을 인가하고, 6 mTorr를 넘지 않는 진공도에서 실시하는 것을 특징으로 하는 다층 배선의 형성 방법.
  9. 제 1 항에 있어서,
    상기 제5 단계는,
    CHxFy와 CxFy의 혼합가스 및 Ar 가스를 주입하여,
    1500 mTorr 내지 2000 mTorr 압력에서 300 W 내지 400 W의 RF 전력을 인가하여 실시하는 것을 특징으로 하는 다층 배선의 형성 방법.
  10. 제 9 항에 있어서,
    상기 제5 단계는
    CHxFy: CxFy의의 가스비가 1:1.1 내지 1:1.8인 조건에서 실시하는 것을 특징으로 하는 다층 배선의 형성 방법.
  11. 제 2 항에 있어서,
    상기 제7 단계는,
    CHxFy와 CxFy의 혼합가스 및 Ar 가스를 주입하여,
    250 mTorr 내지 400 mTorr 압력에서 1200 W 내지 1400 W의 RF 전력을 인가하여 실시하는 것을 특징으로 하는 다층 배선의 형성 방법.
  12. 제 11 항에 있어서,
    상기 CHxFy: CxFy의의 가스비가 1.5:1 내지 2.5:1인 조건에서 실시하는 것을 특징으로 하는 다층 배선의 형성 방법.
KR1019990024984A 1999-06-28 1999-06-28 다층 배선의 형성 방법 KR100333698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024984A KR100333698B1 (ko) 1999-06-28 1999-06-28 다층 배선의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024984A KR100333698B1 (ko) 1999-06-28 1999-06-28 다층 배선의 형성 방법

Publications (2)

Publication Number Publication Date
KR20010004354A KR20010004354A (ko) 2001-01-15
KR100333698B1 true KR100333698B1 (ko) 2002-04-24

Family

ID=19596451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024984A KR100333698B1 (ko) 1999-06-28 1999-06-28 다층 배선의 형성 방법

Country Status (1)

Country Link
KR (1) KR100333698B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866124B1 (ko) * 2002-12-03 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20010004354A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6001414A (en) Dual damascene processing method
JP3625121B2 (ja) マルチレベルフォトレジストパターンを転写するための方法
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
JP4057083B2 (ja) 半導体集積回路の製造方法
US20030096503A1 (en) Method of fabricating a semiconductor device
US5966632A (en) Method of forming borderless metal to contact structure
US5767019A (en) Method for forming a fine contact hole in a semiconductor device
KR100333698B1 (ko) 다층 배선의 형성 방법
KR100434887B1 (ko) 반도체 장치의 제조 방법
US6753265B2 (en) Method for manufacturing bit line
US6326312B1 (en) Contact hole of semiconductor and its forming method
KR100480233B1 (ko) 반도체 소자의 콘택홀 형성방법
JP3132446B2 (ja) 半導体装置の製造方法
KR20010039894A (ko) 반도체 장치 및 그 제조 방법
US6764957B2 (en) Method for forming contact or via plug
US20030064599A1 (en) Pattern forming method
KR100228343B1 (ko) 반도체 장치의 금속배선 형성방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100197535B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100434710B1 (ko) 반도체 소자의 비아홀 형성방법
KR100236096B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100365767B1 (ko) 반도체장치의콘택홀형성방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
JPH11307516A (ja) 半導体装置の製造方法
JPH05291211A (ja) 半導体装置のコンタクトホールエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee