CN101154585A - 刻蚀停止层及双镶嵌结构的形成方法 - Google Patents

刻蚀停止层及双镶嵌结构的形成方法 Download PDF

Info

Publication number
CN101154585A
CN101154585A CNA2006101168787A CN200610116878A CN101154585A CN 101154585 A CN101154585 A CN 101154585A CN A2006101168787 A CNA2006101168787 A CN A2006101168787A CN 200610116878 A CN200610116878 A CN 200610116878A CN 101154585 A CN101154585 A CN 101154585A
Authority
CN
China
Prior art keywords
stop layer
layer
ammonia
etching stop
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101168787A
Other languages
English (en)
Inventor
汪钉崇
蓝受龙
杨小明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006101168787A priority Critical patent/CN101154585A/zh
Publication of CN101154585A publication Critical patent/CN101154585A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种刻蚀停止层的形成方法,包括:提供一半导体基底;将所述半导体基底曝露于氨气气体等离子体环境中;在所述半导体基底表面沉积刻蚀停止层。本发明形成刻蚀停止层的方法不会在基底导电层中形成耦合电流。

Description

刻蚀停止层及双镶嵌结构的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种刻蚀停止层及双镶嵌结构的形成方法。
背景技术
随着半导体工艺线宽的日益减小,为减小互连的电容电阻延迟(RCdelay),选用铜金属作为互连线材料,并相应的选用低介电常数材料作为介质层,并且由于铜特有的难以刻蚀的特点,引入镶嵌和双镶嵌工艺。专利申请号为02128694.9的中国专利公开了一种镶嵌工艺,其制造方法为首先沉积第一覆盖层作为刻蚀停止层,在所述第一覆盖层上形成金属间介质层,在所述金属间介质层上依次形成第二覆盖层和掩膜层,通过一系列的光刻刻蚀工艺在所述金属间介质层上形成沟槽和连接孔。通过刻蚀将所述连接孔底部的刻蚀停止层材料去除至露出所述金属导线层。在所述沟槽和连接孔中填充金属铜即形成铜互连层。
90nm及以下工艺节点一般用黑钻石(black diamond)等低介电常数的材料作为金属间介质层材料,掺氮的碳化硅(Nitrogen doped SIC,NDC)作为刻蚀停止层材料。所述形成刻蚀停止层工艺如图1所示:将一半导体基底送入工艺腔,(S100);然后打开射频源,并通入氨气,通过氨气对所述半导体基底表面进行处理(S110);接着,停止通入氨气,增加射频源功率,并向腔室通入氦气对所述半导体基底表面进行预处理(S120);然后,向反应腔室中通入三甲基甲硅烷基(TMS)和氨气,所述TMS和氨气反应生成碳化硅膜层(S130),部分氮气被束缚在所述碳化硅膜层中形成含氮的碳化硅;完成沉积后,停止向工艺腔供应TMS和氨气,通过泵浦装置将反应的副产物抽走(S140)。
在上述刻蚀停止层形成过程中,氨气预处理过程使下层金属导线例如铜表面的氧化铜被去除,使铜表面露出,接着进行氦气预处理,高能射频能量作用下的氦气等离子体直接作用在铜表面,在下层金属导线中形成耦合电流,由于等离子体轰击的能量高密度大,因而形成的耦合电流较大,该耦合电流沿着所述金属导线向下直接流向器件层并施加在栅极之上,造成栅极击穿,从而引起器件电性失败。
发明内容
因此,本发明的目的在于提供一种刻蚀停止层及双镶嵌结构的形成方法,以解决现有双镶嵌结构制造方法中刻蚀停止层形成时在下层金属导线中形成耦合电流的问题。
为达到上述目的,本发明提供的一种刻蚀停止层的形成方法,包括:
提供一半导体基底;将所述半导体基底曝露于氨气等离子体环境中;在所述半导体基底表面沉积刻蚀停止层。
所述氨气的流量为800至1200sccm。
所述氨气等离子体环境射频源功率为300至1000瓦。
所述氨气等离子体环境的压力为3至6托。
所述氨气等离子环境的温度为100至1000度。
所述曝露于氨气等离子体环境的时间为10至30秒。
所述沉积包括物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
所述沉积刻蚀停止层的反应气体为三甲基甲硅烷基、氨气、硅烷、TEOS、臭氧、二氯二氢硅、氧化二氮、氮气、氧气中的一种或其组合。
所述沉积刻蚀停止层的温度为100至1000度,压力为2至8托,射频源功率为400~1500瓦。
本发明还提供一种形成双镶嵌结构的方法,包括:提供一半导体基底,在所述半导体基底中形成有导电层;将所述半导体基底曝露于氨气等离子体环境中;在所述半导体基底表面沉积刻蚀停止层;在所述刻蚀停止层上形成介质层;在所述介质层中形成连接孔和/或沟槽。
所述刻蚀停止层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。
所述介质层为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。
该方法进一步包括:在所述连接孔和/或沟槽中沉积金属层。
与现有技术相比,本发明具有以下优点:
本发明刻蚀停止层的制造方法中,在对半导体基底进行氨气等离子体表面预处理之后无需用氦等离子体进行表面处理,直接进行刻蚀停止层材料的沉积,这避免了氦等离子体气体对半导体基底表面的损伤和在半导体基底导电层中产生耦合电流的问题,从而不会对半导体基底中的器件造成损伤。
本发明双镶嵌结构制造方法中,在沉积刻蚀停止层之前,对半导体基底进行氨气等离子体表面预处理后无需用氦等离子体进行表面处理,这避免了氦等离子体气体对半导体基底表面的损伤和在半导体基底导电层中产生耦合电流的问题,从而不会对半导体基底中的器件造成损伤,双镶嵌结构中的刻蚀停止层与半导体基底表面也具有很好的粘附性,本发明的双镶嵌结构具有交好的电学稳定性和物理稳定性。
附图说明
图1为现有刻蚀停止层制造方法流程图;
图2为本发明刻蚀停止层制造方法流程图;
图3至图5为根据本发明实施例的刻蚀停止层制造方法剖面示意图;
图6为应用本发明刻蚀停止层的制造方法制造双镶嵌结构的方法流程图;
图7至图18为应用本发明刻蚀停止层的制造方法制造双镶嵌结构的方法剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
刻蚀停止层作为刻蚀的终点检测层,能够作为保护层防止在刻蚀接近终点时刻蚀对底层材料造成损伤。本发明刻蚀停止层的制造方法为首先将半导体基底曝露于氨气等离子体环境中,通过氨气等离子体进行表面预处理,然后在所述半导体基底上沉积刻蚀停止层材料。本发明的方法在氨气等离子体表面预处理之后无需用氦等离子体进行表面处理,可直接进行刻蚀停止层材料的沉积。这避免了氦等离子体气体对半导体基底表面的损伤和在半导体基底导电层中产生耦合电流的问题。
图2为本发明刻蚀停止层制造方法流程图。
如图2所示,首先提供一半导体基底,在所述半导体基底中形成有导电层(S200)。所述导电层可以是金属连线也可以是连接插塞,导电层可以是铝、铜、钨、钛、金、银、钽等金属材料,也可以是多晶硅,金属硅化物。
将所述半导体基底曝露于氨气等离子体环境中(S210)。所述氨气等离子体射频源功率为300至1000瓦,氨气的流量为800至1200sccm。所述半导体基底表面曝露于氨气等离子体环境中的时间为10至30s,所述氨气等离子体环境的压力为3至6托。
在所述半导体基底上沉积刻蚀停止层(S220)。所述刻蚀停止层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。沉积的方法包括物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
本发明方法形成中,首先用氨气等离子体对半导体基底表面进行预处理,接着沉积刻蚀停止层于所述半导体基底之上,形成刻蚀停止层过程中不会有耦合电流产生,沉积的刻蚀停止层与半导体基底也具有很好的粘附性。
图3至图5为根据本发明实施例的制造方法剖面示意图。
如图3所示,首先提供一半导体基底200,在所述半导体基底200中形成有导电层202。所述导电层202可以是金属连线也可以是连接插塞。所述导电层202可以是铝、铜、钨、钛、金、银、钽等金属材料中的一种或组合。
如图4所示,将所述半导体基底200表面曝露氨气等离子体204环境中。所述氨气等离子体204射频源功率为300至1000瓦,氨气的流量为800至1200sccm,所述氨气等离子体环境的压力为3至6托,温度为100至1000度。氨气等离子体处理的时间为10至30秒。通过氨气表面处理,去除半导体基底200中铜金属导线表面的氧化铜,以及半导体基底200表面的污染物。
如图5所示,在所述半导体基底200上沉积刻蚀停止层206。所述沉积包括物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。沉积刻蚀停止层206的反应气体包括TMS、氨气、硅烷、TEOS、臭氧、二氯二氢硅、氧化二氮、氮气、氧气中的一种或其组合。所述刻蚀停止层206厚度为300至800埃。该刻蚀停止层206即为后续工艺中刻蚀形成其它图形的刻蚀终点检测层。以所述刻蚀停止层206为掺氮碳化硅(NDC)为例,所述形成刻蚀停止层206可以和前述氨气等离子体表面处理在同一个腔室中进行。所述半导体基底200完成氨气等离子体表面处理后,向工艺腔中通入反应物质例如氨气和三甲基甲硅烷基(TMS),所述所述TMS的流量为300至400sccm,所述氨气的流量为600至800sccm,反应室温度可以为100至1000℃,压力为2至8托,本实施例中温度为350℃,压力为3.7托,射频源功率为400至1500W,反应时间约为10至30秒。所述刻蚀停止层206的沉积过程和前述氨气等离子体表面处理过程整合在一起的详细步骤如下:第一步打开腔室,将所述半导体基底200送入工艺腔,调节腔室温度为350℃,环境的压力为3至6托;第二步,对所述半导体基底200进行氨气等离子体表面预处理;调节射频源功率为300至1000瓦,温度为100至1000度,向工艺腔中通入氨气,氨气的流量为800至1200sccm,保持环境的压力为3至6托。氨气等离子体表面处理的时间为10至30秒;第三步,减小氨气流量至30至60sccm,设置射频源功率为800W+/-100W;第四步,向反应腔室中通入TMS和氨气,TMS的流量为300至400sccm,氨气的流量为600至800sccm,保持腔室温度,提高射频源功率为400至1500W,所述TMS和氨气反应生成碳化硅,部分氮气被束缚在所述碳化硅膜层中形成含氮的碳化硅,氮气有助于抑止所述氮化硅膜层中载流子迁移率,增加介电常数,减小漏电流;完成沉积后,停止向工艺腔供应TMS和氨气,通过泵浦装置将反应的副产物抽走。
本发明形成刻蚀停止层的方法可以用于双镶嵌结构制造工艺中。首先对具有器件层的半导体基底进行进行氨气等离子体预处理,然后在所述半导体基底表面沉积刻蚀停止层;接着在所述刻蚀停止层上沉积介质层,并在所述介质层中形成连接孔和/或沟槽。本发明方法在用氨气表面预处理之后不用氦等离子体进行表面处理,而是直接沉积刻蚀停止层,因而不会在所述金属导线中产成耦合电流,形成的双镶嵌结构具有很好的电学稳定性和物理稳定性。
图6为根据本发明实施例的双镶嵌结构制造方法流程图。
如图6所示,首先提供一半导体基底,在所述半导体基底中形成有导电层(S300)。所述导电层可以是金属连线也可以是连接插塞,导电层可以是铝、铜、钨、钛、金、银、钽等金属材料,也可以是多晶硅,金属硅化物。
将所述半导体基底曝露于氨气等离子体环境中(S310)。所述氨气等离子体射频源功率为300至1000瓦,氨气的流量为800至1200sccm。所述半导体基底表面曝露于氨气等离子体环境中的时间为10至30s,所述氨气等离子体环境的压力为3至6托。通过氨气表面处理,去除半导体基底中铜金属导线表面的氧化铜或所述半导体基底表面的其它污染物。
在所述半导体基底上沉积刻蚀停止层(S320)。所述刻蚀停止层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。沉积的方法包括物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
在所述刻蚀停止层上形成介质层(S330)。所述介质层为黑钻石(blackdiamond)、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。其沉积方式为物理气相沉积或化学气相沉积。
通过光刻和刻蚀工艺在所述介质层中形成连接孔和/或沟槽(S340)。所述在连接孔和沟槽中填充金属材料。
图7至图18为根据本发明实施例的双镶嵌结构的制造方法剖面示意图。
如图7所示,首先提供一半导体基底300,在所述半导体基底300中形成有导电层302。所述导电层302可以是金属连线也可以是连接插塞,用于连接半导体基底300中的半导体器件。所述导电层302可以是铝、铜、钨、钛、金、银、钽等金属材料,也可以是多晶硅,金属硅化物。
如图8所示,将所述半导体基底300表面曝露氨气等离子体303环境中。所述氨气等离子体303射频源功率为300至1000瓦,氨气的流量为800至1200sccm,所述氨气等离子体环境的压力为3至6托,温度为100至1000度。氨气等离子体处理的时间为10至30秒。通过氨气表面处理,去除半导体基底300中铜金属导线表面的氧化铜,以及半导体基底300表面的污染物。
如图9所示,在所述半导体基底300上形成刻蚀停止层304。所述刻蚀停止层304为碳化硅、氧化硅、氮化硅、碳氮氧化合物(SiOC)、掺氮碳化硅(NDC)中的一种或其组合。其形成的方式为物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种,厚度为300至800埃。该刻蚀停止层304即为后续工艺中形成其它图形的刻蚀终点检测层。以所述刻蚀停止层为掺氮碳化硅(NDC)为例,所述形成刻蚀停止层304可以和前述氨气等离子体表面处理在同一个腔室中进行。所述半导体基底300完成氨气等离子体表面处理后,向工艺腔中通入反应物质例如氨气和三甲基甲硅烷基(TMS),所述所述TMS的流量为300至400sccm,所述氨气的流量为600至800sccm,反应室温度可以为100至1000℃,压力为2至8托,本实施例中温度为350℃,压力为3.7托,射频源功率为400至1500W,反应时间约为10至30秒。所述刻蚀停止层304的沉积过程和前述氨气等离子体303表面处理过程整合在一起较为详细步骤如下:第一步打开腔室,将所述半导体基底300送入工艺腔,调节腔室温度为350℃,环境的压力为3至6托;第二步,对所述半导体基底300进行氨气等离子体表面预处理;调节射频源功率为300至1000瓦,温度为100至1000度,向工艺腔中通入氨气,氨气的流量为800至1200sccm,保持环境的压力为3至6托。氨气等离子体处理的时间为10至30秒;第三步,减小氨气流量至30至60sccm,设置射频源功率为800W+/-100W;第四步,向反应腔室中通入TMS和氨气,TMS的流量为300至400sccm,氨气的流量为600至800sccm,保持腔室温度,提高射频源功率为400至1500W,所述TMS和氨气反应生成碳化硅,部分氮气被束缚在所述碳化硅膜层中形成含氮的碳化硅,氮气有助于抑止所述氮化硅膜层中载流子迁移率,增加介电常数,减小漏电流;完成沉积后,停止向工艺腔供应TMS和氨气,通过泵浦装置将反应的副产物抽走。
如图10所示,在所述刻蚀停止层304上形成介质层306。所述介质层306为黑钻石(black diamond,BD)、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。其形成的方式为物理气相沉积或化学气相沉积。本实施例中所述介质层306为黑钻石。
如图11所示,在所述介质层306上旋涂抗反射层308,在所述抗反射层上旋涂光刻胶310,通过曝光显影形成连接孔图案312。
如图12所示,通过刻蚀将所述连接孔图案312转移到所述介质层306中形成连接孔312a,刻蚀至露出所述刻蚀停止层304表面为止。所述刻蚀停止层304做为形成连接孔312a的刻蚀终点检测层,能够保护半导体基底300表面不受损伤。
如图13所示,通过氧气等离子(O2 plasmar)灰化(ashing)移除所述光刻胶310和抗反射层308,然后进行湿法清洗。
如图14所示,在所述连接孔312a中和介质层306上形成一牺牲层314。所述牺牲层314可以是DUO(Deep Ultraviolet Light Absorbing Oxide)或其它抗反射材料。
如图15所示,在所述牺牲层314上旋涂光刻胶316,然后通过软烤(softbake)、曝光(exposure)、曝光后烘烤(PEB)、显影(Develop)、硬烤(hard bake)等工艺生成沟槽图案317。如图16所示,通过刻蚀将所述光刻胶316中的沟槽图案317转移到所述介质层306中形成沟槽317a。
如图17所示,通过灰化及化学清洗去除所述光刻胶316和牺牲层314。刻蚀将所述连接孔312a底部的刻蚀停止层304移除,露出所述半导体基底300的表面。移除的方法为干法刻蚀(dry etch)。
如图18所示,在所述连接孔312a和沟槽317a中填充金属材料,例如铜,形成连接插塞312b和金属连线317b。
本发明双镶嵌结构制造方法中,在对半导体基底进行氨气等离子体表面预处理之后无需用氦气等离子体进行表面处理,直接进行刻蚀停止层材料的沉积。这避免了氦等离子体气体对半导体基底表面的损伤和在半导体基底导电层中产生耦合电流的问题,从而不会对半导体基底中的器件造成损伤,双镶嵌结构中的刻蚀停止层与半导体基底表面也具有很好的粘附性,本发明的双镶嵌结构具有交好的电学稳定性和物理稳定性。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (13)

1.一种刻蚀停止层的形成方法,包括:
提供一半导体基底;
将所述半导体基底曝露于氨气等离子体环境中;
在所述半导体基底表面沉积刻蚀停止层。
2.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述氨气的流量为800至1200sccm。
3.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述氨气等离子体环境射频源功率为300至1000瓦。
4.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述氨气等离子体环境的压力为3至6托。
5.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述氨气等离子环境的温度为100至1000度。
6.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述曝露于氨气等离子体环境的时间为10至30秒。
7.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述沉积包括物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种。
8.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述沉积刻蚀停止层的反应气体为三甲基甲硅烷基、氨气、硅烷、TEOS、臭氧、二氯二氢硅、氧化二氮、氮气、氧气中的一种或其组合。
9.如权利要求1所述的刻蚀停止层的形成方法,其特征在于:所述沉积刻蚀停止层的温度为100至1000度,压力为2至8托,射频源功率为400~1500瓦。
10.一种应用权利要求1所述的方法形成双镶嵌结构的方法,包括:
提供一半导体基底,在所述半导体基底中形成有导电层;
将所述半导体基底曝露于氨气等离子体环境中;
在所述半导体基底表面沉积刻蚀停止层;
在所述刻蚀停止层上形成介质层;
在所述介质层中形成连接孔和/或沟槽。
11.如权利要求10所述方法,其特征在于:所述刻蚀停止层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。
12.如权利要求10所述方法,其特征在于:所述介质层为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。
13.如权利要求10所述方法,其特征在于,该方法进一步包括:在所述连接孔和/或沟槽中沉积金属层。
CNA2006101168787A 2006-09-30 2006-09-30 刻蚀停止层及双镶嵌结构的形成方法 Pending CN101154585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101168787A CN101154585A (zh) 2006-09-30 2006-09-30 刻蚀停止层及双镶嵌结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101168787A CN101154585A (zh) 2006-09-30 2006-09-30 刻蚀停止层及双镶嵌结构的形成方法

Publications (1)

Publication Number Publication Date
CN101154585A true CN101154585A (zh) 2008-04-02

Family

ID=39256144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101168787A Pending CN101154585A (zh) 2006-09-30 2006-09-30 刻蚀停止层及双镶嵌结构的形成方法

Country Status (1)

Country Link
CN (1) CN101154585A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738062A (zh) * 2011-04-01 2012-10-17 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN103377910A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件的刻蚀方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738062A (zh) * 2011-04-01 2012-10-17 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN102738062B (zh) * 2011-04-01 2014-06-04 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN103377910A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件的刻蚀方法
CN103377910B (zh) * 2012-04-23 2016-01-20 中芯国际集成电路制造(上海)有限公司 半导体器件的刻蚀方法

Similar Documents

Publication Publication Date Title
JP6158199B2 (ja) 水蒸気処理を使用して基板から材料層を除去する方法
CN105917440B (zh) 用于在双镶嵌结构中蚀刻电介质阻挡层的方法
KR101698628B1 (ko) 계면 표면의 원격 플라즈마 프로세싱
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7132369B2 (en) Method of forming a low-K dual damascene interconnect structure
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
CN101140421B (zh) 形成光刻胶图案的方法
CN101238555B (zh) 层间绝缘膜、布线结构以及它们的制造方法
KR100469127B1 (ko) 반도체 장치의 장벽층 형성방법
US20080050922A1 (en) Chamber recovery after opening barrier over copper
JP2002530845A (ja) プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP2002110679A (ja) 半導体集積回路装置の製造方法
KR20080066614A (ko) Nh3-nf3 화학물질을 이용하는 산화물 식각
US6750141B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
US20040127002A1 (en) Method of forming metal line in semiconductor device
CN100483674C (zh) 镶嵌结构的制造方法
CN101364565A (zh) 半导体器件的制造方法
TWI713082B (zh) 透過限制達成的矽化物相控制
CN100517600C (zh) 介质层的形成方法
KR20080053239A (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
CN101154585A (zh) 刻蚀停止层及双镶嵌结构的形成方法
US7745335B2 (en) Semiconductor device manufactured by reducing hillock formation in metal interconnects
CN100576496C (zh) 双镶嵌结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080402