背景技术
随着半导体制造技术的发展线宽越来越小,光刻胶图案线宽的误差及光刻图案缺陷对的芯片制造过程中电性的影响也越来越明显。如何在光刻过程中减少光刻图案缺陷是工艺人员不得不考虑问题。
在光刻中,光刻胶首先通过旋涂的方法被均匀的涂附于晶片的表面,然后通过曝光显影将掩膜板上图案转移到晶片上,并且在此过程中,需要经历一系列的烘烤例如软烤、曝光后烘烤(Post exposure bake)等过程来增加光刻胶与晶片基底的粘附性,以此来增加抗刻蚀能力。光刻过程中常常由于各种各样的问题例而产生光刻胶残留,光刻胶残留生成在本欲去除光刻胶而生成开口的地方或形成的图案的旁边。由于该残留的阻挡,影响刻蚀过程或离子注入过程,进而影响器件的电性。例如在铜作为互连线的镶嵌工艺中,在定义沟槽或连接孔的过程中光刻胶常常由于下层介质层中释放的氮气或氨气而生成难以除去的残留,该残留会影响形成的沟槽和连接孔,进而影响形成的金属线或上下层连接导线,从而会影响器件的电性。专利申请号为02106882.8公开了一种铜镶嵌工艺的制造方法。图1~图8为该专利公开的镶嵌工艺的制造方法。
如图1所示,首先提供一半导体基底100,在所述半导体基底100中形成有器件层。在所述半导体基底100上依次沉积刻蚀停止层102、介质层104,并在所述介质层104上旋涂抗反射层106。所述刻蚀停止层102可以106是氮化硅,氧化硅,含碳的氮化硅中的一种;所述介质层104可以是氟硅玻璃(FSG),磷硅玻璃,硼磷硅玻璃中的一种或其它低介电常数材料。
如图2所示,在所述抗反射层106上旋涂光刻胶108并通过曝光显影形成连接孔图案110。
如图3所示,通过刻蚀将所述连接孔图案110转移到介质层104上形成连接孔110a。如图4所示,去除所述光刻胶108和抗反射层106
如图5所示,在所述连接孔110a中及介质层104上形成牺牲层112,所述牺牲层112可以是抗反射材料。
如图6所示,在所述牺牲层112上旋涂光刻胶114并通过曝光显影形成沟槽图案116。
如图7所示,通过刻蚀将所述沟槽图案116转移到介质层104上形成沟槽116a。如图8所示,去除所述光刻胶114和牺牲层112,刻蚀去除连接孔110a底部的刻蚀停止层102。及形成沟槽116a和连接孔110a,在所述连接孔110a和沟槽116a中填充金属层例如铜及形成金属互连。
上述方法存在如下缺陷:
在形成沟槽和连接孔光刻胶图案时,刻蚀停止层材料中的氮气或氨气会由于光刻中热处理工艺而扩散到光刻胶中而形成难以被显影液去除的残留物,从而影响了形成的沟槽和连接孔的轮廓。如图9所示,光刻形成沟槽图案116后,在沟槽图案116侧壁形成残留物118,该残留物难以被显影液去除,刻蚀后形成的沟槽116b的线宽由于受残留物118的影响而变小,如图10所示,导致形成的金属线变细,影响器件电性。
发明内容
因此,本发明的目的在于提供一种形成光刻胶图案的方法,以解决现有介质层或刻蚀停止层中的氮气或氨气与光刻胶作用产生光刻胶残留的问题。
为达到上述目的,本发明提供的一种形成光刻胶图案的方法,包括:
提供一半导体基底,在所述半导体基底上形成有第一介质层及第二介质层;在所述第二介质层及第一介质层中形成连接孔;对所述形成有连接孔的半导体基底进行烘烤;在所述连接孔中及第二介质层上形成牺牲层;在所述牺牲层上旋涂光刻胶并形成沟槽图案。
所述第一介质层为碳化硅、氧化硅、氮化硅、碳氮氧化合物、掺氮碳化硅中的一种或其组合。所述第二介质层为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。
所述形成连接孔的步骤包括:在所述第二介质层上旋涂抗反射层;在所述抗反射层上旋涂光刻胶;通过曝光显影在所述光刻胶上形成连接孔图案;通过刻蚀将所述连接孔图案转移到第二介质层上;刻蚀所述连接孔底部的第一介质层至基底表面露出;移除所述光刻胶及抗反射层。
所述烘烤的温度为200~300℃。所述烘烤的时间为120s~500s。
该方法进一步包括:在进行烘烤的过程中通过排气装置将所述烘烤产生的挥发物抽出。
所述牺牲层为DUO或有机抗反射材料中的一种。
该方法还进一步包括:刻蚀将所述沟槽图案转移到所述第二介质层上。
该方法进一步包括在所述烘烤之后和形成牺牲层之前的降温过程。
所述光刻胶为化学放大光刻胶。
与现有技术相比,本发明具有以下优点:本发明中通过烘烤将所述第一介质层表面或内部游离的氨气或氮气释放出来并通过抽气装置抽出,降低或消除所述第一介质层中的氮气或氨气的含量,减少了在光刻工艺热处理中第一介质层中氨气和氮气的挥发,减小或消除了在后续工艺形成光刻胶沟槽图案时残留物的生成。从而减少了形成的金属连线的缺陷,提高了器件的电性和稳定性。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明中在旋涂光刻胶之前,首先对基底表面进行高温烘烤,通过烘烤去除基底表面和基底介质层中游离的氨气和氮气,减少或消除介质层中的氨气、氮气和光刻胶的作用而生成的残留物。
图11为根据本发明方法实施例的流程图。
如图11所示,首先提供一半导体基底,在所述半导体基底中形成有器件层,例如金属氧化物半导体晶体管,在所述半导体基底上形成第一介质层,所述第一介质层可以是氧化硅、氮化硅、含氮的碳化硅中的一种或其组合,在所述第一介质层上形成第二介质层,所述第二介质层为氟硅玻璃、黑钻石等低介电常数材料(S200)。
然后,在所述第二介质层上旋涂抗反射层,在所述抗反射层上旋涂光刻胶,通过曝光显影形成连接孔图案;通过刻蚀将所述连接孔图案转移到所述介质层上。去除所述光刻胶和抗反射层(S210)
接着,将上述形成有连接孔图案的半导体基底进行烘烤(S220)。烘烤的温度为200~300℃,烘烤的时间为120s~500s.由于在刻蚀形成连接孔后刻蚀停止在第一介质层表面,会对第一介质层表面的造成破坏,在所述第一介质层中和表面产生游离的氮气和氨气,所述游离的氮气和氨气会扩散至外面进而和后续步骤光刻胶作用生成难以去除的残留物。通过200~300℃的高温烘烤,将所述第一介质层中的氮气和氨气赶出来,并通过抽气装置抽出,降低或消除所述第一介质层中的氮或氨的含量。烘烤后进行降温处理,将所述基底表面的温度降至室温。
再接着,在所述连接孔中及第二介质层上形成牺牲层(S230)。所述牺牲层为DUO(Deep Ultraviolet Light Absorbing Oxide)或其它抗反射材料,形成牺牲层的目的一是为了平坦化所述带有连接孔的半导体基底表面,以减少基底表面起伏对下步工艺中旋涂光刻胶形成沟槽图案轮廓的影响,而是填充在所述连接孔中作为保护层,保护在刻蚀所述第二介质层形成沟槽时基底表面不受损伤。
最后,在所述牺牲层上旋涂光刻胶并形成沟槽图案(S240)。由于通过烘烤减少了所述第一介质层中游离的氮气或氨气的含量,旋涂光刻胶形成沟槽图案时光刻胶不会受氮气或氨气的影响而生成残留物,或者至少减少了光刻胶中由于底层中挥发的氮气或氨气与光刻胶作用形成的残留物,有助于形成更为规则的沟槽图案轮廓和更为准确的线宽,提高了形成沟槽图案工艺的冗余度。
通过刻蚀可将所述沟槽图案转移到第二介质层中,去除所述光刻胶和连接孔中的牺牲层材料,在所述连接孔和沟槽中填充金属材料即形成金属导线。
下面对本发明方法进行详细描述。
图12~图21为根据本发明实施例的制造方法剖面图。
如图12所示,提供一半导体基底200,在所述半导体基底200中形成有器件层,例如金属氧化物半导体晶体管。在所述半导体基底200中形成有金属层。所述金属层用于连接所述器件层。
如图13所示半导体基底200上形成第一介质层202,所述第一介质层为碳化硅、氧化硅、氮化硅、碳氮氧化合物(SiOC)、掺氮碳化硅(NDC)中的一种或其组合。其形成的方式为物理气相沉积或化学气相沉积,厚度为300~800埃。该第一介质层202即为后续工艺中形成连接孔的刻蚀终点检测层,即刻蚀停止层(Etch stop layer)。以所述掺氮碳化硅(NDC)为例,将所述半导体基底送入沉积设备工艺腔室,向工艺腔中通入反应物质例如氨气和三甲基甲硅烷基(TMS),所述所述TMS的流量为300~400sccm,所述氨气的流量为600~800sccm,反应室温度可以为300~400℃,本实施例中为350℃,压力为3.7torr,射频源功率为800~1000W,反应时间约为10~30S。其详细步骤如下:第一步首先室打开气阀,通入氨气(流量约1000sccm),腔室温度为350℃,时间约为10s;第二步打开射频源使其功率为500~600W,并继续以第一步的流量通入氨气,维持反应腔室温度为350℃;第三步,减小氨气流量至30~60sccm,调节射频源功率为800W+/-100W;第四步,保持腔室温度及射频源功率不变,向腔室通入氦气对所述基底表面进行预处理。第五步向反应腔室中通入TMS和氨气,TMS的流量为300~400sccm,氨气的流量为600~800sccm,同时继续通入辅助气体氦气,保持腔室温度,提高射频源功率为800~1000W,所述TMS和氨气反应生成碳化硅,部分氮气被束缚在所述碳化硅膜层中形成含氮的碳化硅,氮气有助于抑止所述氮化硅膜层中载流子迁移率,增加介电常数,减小漏电流;完成沉积后,停止向工艺腔供应TMS和氨气,通过泵浦装置将反应的副产物抽走。
形成所述第一介质层202后,在所述第一介质层上形成第二介质层204。所述第二介质层204为黑钻石(black diamond,BD)、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。其形成的方式为物理气相沉积或化学气相沉积。本实施例中所述第二介质层204为黑钻石。
如图14所示,在所述第二介质层204上旋涂抗反射层206,在所述抗反射层上旋涂光刻胶208,通过曝光显影形成连接孔图案210。
如图15所示,通过刻蚀将所述连接孔图案转移到所述第二介质层204中形成连接孔210a,刻蚀至露出所述第一介质层202表面为止。所述第一介质层作202为形成连接孔210a的刻蚀终点检测层,能够保护半导体基底200表面不受损伤。
如图16所示,通过氧气等离子(O2 plasmar)灰化(ashing)移除所述光刻胶208和抗反射层206,然后进行湿法清洗。
将形成有连接孔210a的半导体基底200送入烘烤(bake)设备进行烘烤,烘烤的温度为200~300℃,烘烤的时间为120s~500s。由于在刻蚀形成连接孔后对第一介质层202的表面刻蚀致使部分第一介质层202表面收到损伤,也使得在沉积所述第一介质层202时束缚在其中的氮气释放出来或者游离在表面附近,同时刻蚀过程中等离子体轰击会破坏第一介质层202材料的化学键将束缚在其中的氨气释放出来形成游离的氨气,所述游离的氨气和氮气处于不稳定的状态,随时会沿着连接孔侧壁或从连接孔中挥发出来,尤其是在后续旋涂光刻胶形成沟槽图案工艺中需要多步热处理工艺,例如软烤(softbake)、曝光后烘烤(PEB)、硬烤(hard bake)。上述热处理步骤将所述第一介质层202表面或第一介质层202中游离的氮气和氨气释放出来,在所述第二介质层204表面,一方面与光刻胶反应生成难以去除的残留物;另一方面,氨气溶入光刻胶中的水分之中形成碱性溶液,所述碱性溶液和曝光后在化学放大光刻胶中产生的光酸发生中和发应,消耗掉部分光酸,使得曝光不完全,在形成的沟槽轮廓底部有未被显影的光刻胶(footing)。通过对基底表面进行200~300℃的高温烘烤处理,将所述第一介质层202表面的氮和氨赶出来,并通过抽气装置抽出,降低或消除所述第一介质层202中游离的氮气或氨气的含量,从而降低了在光刻工艺热处理中氨气和氮气的挥发,减少或消除了形成的光刻胶残留。烘烤后进行降温处理,将所述基底表面的温度降至室温。
如图17所示,经过高温烘烤处理后,在所述连接孔210a中和第二介质层204上形成一牺牲层212。所述牺牲层212可以是DUO或其它抗反射材料。
如图18所示,在所述牺牲层212上旋涂光刻胶214,然后通过软烤(softbake)、曝光(exposure)、曝光后烘烤(PEB)、显影(Develop)、硬烤(hard bake)等工艺生成沟槽图案216。由于在形成连接孔210a后对所述基底200表面进行了烘烤工艺,通过烘烤将所述第一介质层202表面和第一介质层202中的游离的氨气和氮气去除掉,因而在形成沟槽图案216时不会有第一介质层202中的氨气和氮气扩散与光刻胶作用而生成残留物,形成的沟槽图案216具有更为规则的轮廓和更为准确的线宽。如图19所示,通过刻蚀将所述光刻胶214中的沟槽图案216转移到所述第二介质层204中,由于形成的沟槽图案216具有规则的轮廓和准确的目标线宽(target CD),因而刻蚀形成的沟槽216a也具有较为规则的轮廓,并能够达到刻蚀后的目标线宽,或至少落在目标线宽需要的范围(Spec)之内。
如图20所示,通过灰化及化学清洗去除所述光刻胶214和牺牲层212。刻蚀将所述连接孔210a底部的第一介质层202移除,露出所述半导体基底200的表面。移除的方法为干法刻蚀(dry etch)。
如图21所示,在所述连接孔210a和沟槽216b中填充金属材料,例如铜,形成连接插塞210b和金属连线216b,由于沟槽216a具有规则的轮廓,因而形成的金属连线216b能够达到目标线宽或至少落在目标线宽需要的范围之内。
本发明中通过烘烤将所述第一介质层202表面或内部游离的氨气或氮气释放出来并通过抽气装置抽出,降低或消除所述第一介质层202中的氮气或氨气的含量,减少了在光刻工艺热处理中第一介质层202中氨气和氮气的挥发,减小或消除了在后续工艺形成光刻胶沟槽图案时残留物的生成。从而减少了形成的金属连线的缺陷,提高了器件的电性和稳定性。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。