CN104103500B - 掩膜层的形成方法、互连结构的形成方法和检测方法 - Google Patents

掩膜层的形成方法、互连结构的形成方法和检测方法 Download PDF

Info

Publication number
CN104103500B
CN104103500B CN201310113665.9A CN201310113665A CN104103500B CN 104103500 B CN104103500 B CN 104103500B CN 201310113665 A CN201310113665 A CN 201310113665A CN 104103500 B CN104103500 B CN 104103500B
Authority
CN
China
Prior art keywords
layer
low temperature
temperature oxide
oxide layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310113665.9A
Other languages
English (en)
Other versions
CN104103500A (zh
Inventor
张京晶
陈昵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310113665.9A priority Critical patent/CN104103500B/zh
Publication of CN104103500A publication Critical patent/CN104103500A/zh
Application granted granted Critical
Publication of CN104103500B publication Critical patent/CN104103500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种掩膜层的形成方法、互连结构的形成方法和检测方法，其中，所述掩膜层的形成方法包括提供衬底；在所述衬底表面形成低温氧化物层，所述低温氧化物层表面粗糙并且吸附有形成所述低温氧化物层的反应气体；对所述低温氧化物层进行处理，驱除所述反应气体；在所述低温氧化物层表面形成光刻胶层。所述掩膜层的形成方法，可以提高所述掩膜图形的准确度，提高采用所述掩膜层为掩膜形成的互连结构的连接性能。

Description

掩膜层的形成方法、互连结构的形成方法和检测方法
技术领域
本发明涉及半导体技术领域，特别涉及一种掩膜层的形成方法、互连结构的形成方法和检测方法。
背景技术
随着集成电路中元件集成度的不断提高，元件尺寸不断缩小，这对互连技术也提出了更高的要求。业界通常采用双大马士革结构来实现金属互连。在介质层中先后形成通孔和沟槽，在所述通孔和沟槽中形成互连金属。在形成双大马士革结构的过程中，刻蚀通孔后需要先填充所述通孔以便进行沟槽光刻。
请参考图1，为现有的形成双大马士革结构过程中，形成的掩膜层的示意图。所述掩膜层包括低温氧化层21和光刻胶层22。
具体的，在所述衬底10之上的介质层12内形成通孔之后，在所述通孔内形成底部抗反射层20，所述底部抗反射层20填充满所述通孔，并覆盖所述介质层12的表面。在所述底部抗反射层20表面形成低温氧化物层21，并且在所述低温氧化物层表面形成图形化的光刻胶层22，所述光刻胶图形定义了后续在介质层12内形成的沟槽的位置。
所述底部抗反射层20作为填充通孔的填充材料，而且还作为后续平坦化的停止层和部分掩膜层。所述低温氧化物层21位于底部抗反射层20和光刻胶层22之间，一方面可以防止光刻胶中毒现象，另一方面所述低温氧化物层21还可以与底部抗反射层20一起作为抗反射层，提高抗反射的性能，并且可以将光刻胶层22的图形转移到低温氧化物层上，由于所述低温氧化物层21的刻蚀选择比比光刻胶层22大，可以作为后续刻蚀底部抗反射层20的掩膜，更有利于保证刻蚀图形的准确性，从而可以降低光刻胶层的厚度。
后续以所述掩膜层为掩膜刻蚀形成双大马士革结构的沟槽，并且在所述通孔和沟槽内填充金属，形成互连结构。
但是，现有技术所形成的互连结构的电学连接性能较差。
发明内容
本发明解决的问题是提供一种掩膜层的形成方法、互连结构的形成方法和检测方法，可以提高所述互连结构的电学连接性能。
为解决上述问题，本发明提供一种掩膜层的形成方法，包括：提供基底；在所述基底表面形成低温氧化物层，所述低温氧化物层表面粗糙并且吸附有形成所述低温氧化物层的反应气体；对所述低温氧化物层进行处理，驱除反应气体；在所述低温氧化物层表面形成光刻胶层。
可选的，采用等离子体反应形成所述低温氧化物层，反应气体为SiH4和N2O。
可选的，所述反应气体为酸性氧化物气体。
可选的，对所述低温氧化物层进行高温烘烤处理。
可选的，所述高温烘烤处理的温度为150℃～300℃，所述高温烘烤的时间为20s～90s。
可选的，所述高温烘烤处理的温度为180℃～210℃，所述高温烘烤的时间为30s～45s。
可选的，还包括，对所述低温氧化物层进行气体吹扫处理。
可选的，所述气体吹扫处理的时间为20s～90s。
可选的，所述气体吹扫所采用的气体为氧气、氮气、氦气、氖气、氩气或氙气中的一种或几种。
可选的，对所述低温氧化物层进行高温烘烤处理的同时进行气体吹扫处理。
可选的，所述低温氧化物层的材料为氧化硅。
可选的，所述低温氧化物层的厚度为
为解决上述问题，本发明还提供一种互连结构的形成方法，包括：提供衬底，所述衬底表面形成有介质层；在所述介质层内形成通孔；在所述通孔内形成底部抗反射层，所述底部抗反射层填充满所述通孔并覆盖所述介质层的表面；采用所述的掩膜层的形成方法，在所述底部抗反射层表面形成掩膜层，所述掩膜层包括处理后的低温氧化物层和位于所述处理后的低温氧化物层表面的光刻胶层；图形化所述光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述低温氧化物层刻蚀所述低温氧化物层、部分底部抗反射层、部分介质层，形成沟槽；去除剩余的底部抗反射层；在所述通孔和沟槽内形成金属层。
为解决上述问题，本发明还提供一种检测方法，包括：采用所述的掩膜层的形成方法，在衬底上形成所述掩膜层，所述掩膜层包括处理后的低温氧化物层和位于所述处理后的低温氧化物层表面的光刻胶层；对所述光刻胶层表面进行激光缺陷检测。
可选的，还包括，在对所述低温氧化物层进行处理，驱除所述反应气体之后，对所述处理后的低温氧化物层进行激光缺陷检测。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在形成所述低温氧化物层之后，对所述低温氧化物层进行处理。由于所述低温氧化物层表面较为粗糙，会吸附形成所述低温氧化物的反应气体，所述反应气体与后续在低温氧化物层表面形成的光刻胶层会产生反应导致光刻胶层溶解，使掩膜层的图形发生变化。本发明的技术方案对所述低温氧化物层进行处理，驱除所述低温氧化物层中吸附的反应气体驱，避免后续形成的光刻胶层发生溶解，确保掩膜层的图形不发变化。
本发明的技术方案，在形成互连结构的过程中，采用所述处理后的低温氧化物层及其表面的光刻胶层作为刻蚀沟槽的掩膜层。由于对所述低温氧化物层经过处理，驱除了所述低温氧化物层内吸附的反应气体，避免所述光刻胶层发生溶解，使光刻图形的准确性得到提高，避免形成的双大马士革结构有缺陷，从而提高后续形成的互连结构的连接性能。
本发明的技术方案，在所述处理后的低温氧化物层表面形成光刻胶层后对所述光刻胶层表面进行激光缺陷检测。现有技术中，采用激光缺陷检测会促使低温氧化物层中的反应气体与光刻胶层中的水分发生反应产生酸性物质使光刻胶层溶解，所以现有技术在形成所述光刻胶后一般不进行所述激光缺陷检测，这样就无法在工艺过程中发现产品缺陷，导致芯片的良品率下降。本发明的技术方案，由于在形成所述光刻胶层之前，对所述低温氧化物层进行了处理，驱除了所述低温氧化物层内吸附的反应气体，所以后续采用激光缺陷检测的时候，不会使光刻胶层产生溶解，有助于提高芯片的良品率。
进一步的，本发明的技术方案对所述低温氧化物层同时进行高温烘烤和气体吹扫处理，通过气体吹扫，有助于将所述低温氧化物层在高温烘烤下释放出的反应气体带出，并且所述由于吹扫的气体会被所述低温氧化物层吸附，填充满所述低温氧化物层中的缝隙，防止被释放出的反应气体再被所述低温氧化物层吸附。
附图说明
图1是本发明的现有技术在形成互连结构时采用的掩膜层结构的剖面示意图；
图2至图4是本发明的第一实施例中所述掩膜层的形成过程的剖面示意图；
图5至图7是本发明的第一实施例中对形成的光刻胶层的缺陷检测示意图；
图8至图15是本发明的第二实施例中互连结构的形成过程的剖面示意图。
具体实施方式
如背景技术中所述，现有技术形成的互连结构的电学互连性能较差。
研究发现，导致所述互连结构电学性能较差的原因主要是由于刻蚀形成的所述双大马士革结构的图形有缺陷，导致填充金属后形成的互连结构之间会发生短路或者断路等现象。
进一步研究发现，使所述双大马士革结构的图形产生缺陷的原因是由于掩膜层的图形不准确。现有技术在形成所述双大马士革结构的沟槽时采用了低温氧化物层和位于所述低温氧化物层表面的光刻胶层作为刻蚀沟槽的掩膜。低温氧化物层在低温环境下形成，是非常不致密的材料，表面十分粗糙，所以具有较好的抗反射性能，可以提高光刻图形的质量。对所述低温氧化物层进行过高温度的处理会改变所述低温氧化物层的结构和材料性质，降低所述低温氧化物层的抗反射性能，并影响到其下层的底部抗反射层的刻蚀速率、抗反射性等性质。所述低温氧化物层会吸附形成所述低温氧化物层的酸性氧化气体，而光刻胶层内含水分较多，所述酸性氧化气体与水分在后续的工艺过程中，很容易产生反应，形成酸性物质使碱性的光刻胶层溶解，从而使掩膜层的图形发生变化，最终使刻蚀形成的双大马士革结构的图形产生缺陷，导致最终形成的互连结构的电学连接性能变差。
本发明的技术方案，对所述低温氧化物层表面进行高温烘烤和气体吹扫处理，使所述掩膜层的图形不会发生变化。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
请参考图2，提供基底100，在所述基底100表面形成低温氧化物层101。
所述基底100为半导体衬底，所述半导体衬底内形成有半导体器件（图中未示出）。所述基底100还可以是形成在衬底（未示出）上的介质材料层，所述介质材料层内形成有插塞等互连结构。
采用等离子体化学气相沉积工艺形成所述低温氧化物层101，SiH4和N2O作为反应气体，温度为150℃～300℃，所述低温氧化物层101的材料为氧化硅，所述低温氧化物层101的厚度为
所述低温氧化物层101的表面较为粗糙，并且致密度较低，具有较高的抗反射性能，并且所述低温氧化物层101的硬度比光刻胶层的硬度大，后续通过刻蚀所述低温氧化物层101将光刻胶层的图形转移到低温氧化物层101上，再以所述低温氧化物层101作为掩膜刻蚀所述衬底100，这样可以降低光刻胶层的厚度，并且有助于保持掩膜图形的准确性。
请参考图3，对所述低温氧化物层101进行高温烘烤处理。
由于形成的所述低温氧化物层101的表面较为粗糙，并且所述低温氧化物层101的材料非常不致密，所以所述低温氧化物层101在形成过程中，容易吸附其中的酸性氧化物气体N2O。在本发明的其他实施例中，所述酸性氧化物气体也可以是其他的气体。
现有技术中，直接在所述低温氧化物层101表面形成光刻胶层。发明人通过对光刻胶层在250℃～275℃温度下进行烘烤，发现光刻胶层会变成粉末状，由此可见，所述光刻胶层经过常规烘烤仍然含有大量的水分。
在低温氧化物层101表面形成的光刻胶层，在后续高温工艺或进行激光缺陷检测的过程中，在高温条件下，所述光刻胶层内的水分就会被蒸发出来；同时，低温氧化物层101内吸附的N2O也会被释放出来。
N2O与H2O会产生化学反应，产生酸性物质，反应如下：
N2O+H2O→H++NO2 -；
而光刻胶多为碱性材料，所以，所述酸性物质会与碱性的光刻胶层发生化学反应，使光刻胶层发生溶解，反应如下：
H++OH-→H2O。
光刻胶层部分被溶解掉之后，光刻胶层的图形就会发生变化，从而导致掩膜层的图形发生变化。
本实施例中，在形成所述低温氧化物层101之后，对所述低温氧化物层101进行高温烘烤，以驱除所述低温氧化物层101内吸附的N2O。
具体的，所述高温烘烤的温度为150℃～300℃，烘烤时间为20s～90s。高温烘烤的温度越高，可以使N2O释放的越彻底。但是，由于温度过高会使的低温氧化物层101的内部结构发生变化，致密度提高，导致自身的抗反射性能下降。所以较佳的，所述高温烘烤的温度为180℃～210℃，烘烤时间为30s～45s。
在本发明的其他实施例中，也可以对所述低温氧化物层101进行气体吹扫处理，以驱除所述低温氧化物层101内吸附的N2O。所述气体吹扫采用的气体为氧气、氮气、氦气、氖气、氩气或氙气等稳定的非酸性气体中的一种或几种，所述气体吹扫的时间为20s～90s。通过气体吹扫，可以驱除将所述低温氧化物层内吸附的N2O，并且所述吹扫的气体填充满所述低温氧化物层101中的缝隙，防止被释放出的N2O再被所述低温氧化物层101吸附。
在本发明的其他实施例中，也可以对所述低温氧化物层101同时进行高温烘烤和气体吹扫处理，以去除所述低温氧化物层中吸附的酸性氧化物气体N2O。通过高温烘烤，使所述N2O挥发出来的同时，利用气体吹扫将所述N2O带出，并且所述吹扫的气体填充满所述低温氧化物层101中的缝隙，防止被释放出的N2O再被所述低温氧化物层101吸附。
请参考图4，在所述低温氧化物层101表面形成光刻胶层102。
由于所述低温氧化物层101内吸附的N2O被驱除掉了，所以，降低了所述光刻胶层101在后续工艺中发生溶解可能性，从而提高了形成的掩膜层的图案的准确性。在采用旋涂工艺形成所述光刻胶层时，在所述衬底底部以及衬底的边缘会形成光刻胶覆盖，在随后的工艺处理中，边缘的光刻胶很容易脱落，造成污染。所以，一般需要对所述光刻胶层进行去边处理，所述去边处理可以采用光刻胶清洁溶剂，例如溶剂OK-73（丙二醇单甲基醚和丙二醇单甲基醚乙酸酯的混合溶液，其中丙二醇单甲基醚与丙二醇单甲基醚乙酸酯的体积比为7:3）。
在本发明的一个实施例中，采用上述实施例中的方法，采用SiH4和N2O作为反应气体，在温度为200℃的条件下，同时在12个基底上形成了低温氧化物层，分别作为样品a、样品b、样品c、样品d、样品e、样品f、样品g、样品h、样品i、样品j、样品k、样品l。
对所述样品a、样品b、样品c、样品d的低温氧化物层，同时进行气体吹扫处理，所述吹扫气体为氧气，气体流量为500sccm，吹扫时间为30s。
对所述样品e、样品f、样品g、样品h的低温氧化物层进行高温烘烤处理，所述高温烘烤的温度为180℃，烘烤时间为30s。
对所述样品i、样品j、样品k、样品l同时进行高温烘烤和气体吹扫处理，所述高温烘烤的温度为180℃，烘烤时间为30s，所述吹扫气体为氧气，气体流量为500sccm，吹扫时间为30s。
在所述12个样品的低温氧化物层表面同时形成相同厚度的光刻胶层。分别对所述12个样品的光刻胶层表面进行激光缺陷检测。
请参考图5，为所述样品a、样品b、样品c、样品d的光刻胶层的缺陷检测示意图。
分别对样品a、样品b、样品c、样品d进行激光缺陷检测，虽然光刻胶层的溶解现象均有下降，但是样品b的效果更好，而样品a、样品c、样品d中光刻胶层的溶解产生的缺陷还比较多。可见，仅采用气体吹扫处理，对于光刻胶溶解现象的改善效果较弱，并且改善效果不稳定。这是由于仅对所述低温氧化物层进行气体吹扫对于吸附的反应气体的驱除能力有限，样品中的低温氧化物层中还会残留一定量的N2O。
请参考图6，为所述样品e、样品f、样品g、样品h的光刻胶层的缺陷检测示意图。
分别对样品e、样品f、样品g、样品h进行激光缺陷检测，虽然光刻胶层的溶解现象均有下降，但是其中样品f和样品g的缺陷明显减小，而样品e、样品h样品中光刻胶层的溶解产生的缺陷还比较多，由此可见，单独采用高温烘烤虽然能够在一定程度改善光刻胶溶解的现象，但是同样不能获得稳定的效果。
请参考图7，为所述样品i、样品j、样品k、样品l的光刻胶层的缺陷检测示意图。
分别对样品i、样品j、样品k、样品l进行激光缺陷检测，可以看出四个样品中光刻胶层的缺陷都明显减少，并且效果比较稳定，对光刻胶溶解问题的改善最佳。
所以，同时采用高温烘烤和气体吹扫，能够获得最佳的效果，通过高温烘烤是低温氧化物层内的酸性氧化物气体释放出来；同时通过气体吹扫将所述酸性氧化物气体带出，并且所述吹扫气体充满低温氧化物层中的间隙，避免所述低温氧化物层对所述酸性氧化物气体的二次吸附，所以可以获得较好并且稳定的效果。
第二实施例
本发明还提供了一种采用上述掩膜层作为掩膜所形成的互连结构。
请参考图8，提供衬底200，所述衬底表面具有介质层210，所述介质层210包括位于衬底200表面的刻蚀阻挡层201和所述刻蚀阻挡层201表面的绝缘层202。
所述衬底200为半导体衬底，所述半导体衬底内形成有半导体器件（图中未示出）。所述衬底200还可以是形成在衬底（未示出）上的介质材料层，所述介质材料层内形成有插塞等互连结构。
所述介质层210作为层间介质层，后续在所述介质层210内形成互连结构。所述介质层210包括刻蚀阻挡层201和绝缘层202。
所述刻蚀阻挡层201的材料为SiN、SiCN或SiONCH，所述刻蚀阻挡层201的厚度为所述刻蚀阻挡层201一方面保护衬底200内的半导体器件或互连结构不受后续工艺的影响，另一方面作为刻蚀绝缘层202的停止层，并且可以防止在所述绝缘层202内形成的互连结构的金属向下层扩散。
所述绝缘层202的材料包括氧化物或低K介质材料，例如氧化硅、氮氧化硅、碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物等。所述绝缘层202采用旋涂或化学气相沉积工艺形成。在所述绝缘层202内形成互连结构，可以降低互连线之间的电容，降低互连线的时间常数，减少电路信号的延迟。
本实施例中，所述绝缘层202的材料为氧化硅。
请参考图9，在所述介质层210内形成通孔301。
具体的，本实施例中，形成所述通孔301的方法为：在所述介质层210表面利用旋涂法形成光刻胶层（图中未示出），通过显影曝光之后图形化。利用图形化光刻胶层作为掩膜，刻蚀介质层210至所述刻蚀阻挡层200表面形成通孔301。
请参考图10，在所述通孔301（请参考图9）内形成底部抗反射层302，所述底部抗反射层302填充满所述通孔301（请参考图9）并覆盖介质层210的表面。
所述底部抗反射层302的材料为未掺氮的碳化物或光刻胶有机抗反射材料，形成所述底部抗反射层302的工艺为旋涂工艺，所述底部抗反射层302作为所述通孔301的填充材料，并且覆盖所述介质层的表面，使其表面平坦。所述介质层210表面的部分底部抗反射层还可以作为后续工艺中的掩膜层。
请参考图11，在所述底部抗反射层302表面形成低温氧化物层303，对所述低温氧化物层303进行高温烘烤。
采用等离子体化学气相沉积工艺形成所述低温氧化物层303，SiH4和N2O作为反应气体，温度为150℃～300℃，所述低温氧化物层303的材料为氧化硅，所述低温氧化物层303的厚度为
所述低温氧化物层303的表面较为粗糙，并且致密度较低，具有较高的抗反射性能，并且所述低温氧化物层303的硬度比光刻胶层的硬度大，后续通过刻蚀所述低温氧化物层303将光刻胶层的图形转移到低温氧化物层303上，再以所述低温氧化物层303作为掩膜刻蚀所述介质层210形成沟槽，这样可以降低形成的光刻胶层的厚度，并且有助于保持掩膜图形的准确性。
现有技术中，直接在所述低温氧化物层303表面形成光刻胶层。所述低温氧化物层303中吸附的N2O与光刻胶层中的水分，会反应形成酸性物质，所述酸性物质会使碱性的光刻胶层发生溶解，尤其在后续工艺中的高温或者采用激光缺陷检测的过程中，这种光刻胶层的溶解现象更为突出，会使得掩膜层的图形发生变化。后续刻蚀介质层形成沟槽的过程中，会在光刻胶层发生溶解的位置也形成刻蚀图形，在所述刻蚀图形内形成金属层会造成互连层的短路或断路等现象，导致芯片良品率下降。
本实施例中，在形成所述低温氧化物层303之后，对所述低温氧化物层303进行高温烘烤以驱除所述低温氧化物层303内吸附的N2O。
具体的，所述高温烘烤的温度为150℃～300℃，烘烤时间为20s～90s。高温烘烤的温度越高，可以使N2O释放的越彻底。但是，由于温度过高会使的低温氧化物层303的内部结构发生变化，致密度提高，导致自身的抗反射性能。并且，所述高温烘烤温度过高，还会导致所述底部抗反射层302的聚合物之间产生交联，影响其刻蚀速率及抗反射性能。所以较佳的，所述高温烘烤的温度为180℃～210℃，烘烤时间为30s～45s。
在本发明的其他实施例中，也可以对所述低温氧化物层303进行气体吹扫处理，以驱除所述低温氧化物层303内吸附的N2O。所述气体吹扫采用的气体为氧气、氮气、氦气、氖气、氩气或氙气等稳定的非酸性气体中的一种或几种，所述气体吹扫的时间为20s～90s。通过气体吹扫，可以驱除将所述低温氧化物层内吸附的N2O，并且所述吹扫的气体填充满所述低温氧化物层303中的缝隙，防止被释放出的N2O再被所述低温氧化物层303吸附。
在本发明的其他实施例中，也可以对所述低温氧化物层303同时进行高温烘烤和气体吹扫处理，以去除所述低温氧化物层中吸附的酸性氧化物气体N2O。通过高温烘烤，使所述N2O挥发出来的同时，利用气体吹扫将所述N2O带出，并且所述吹扫的气体填充满所述低温氧化物层303中的缝隙，防止被释放出的N2O再被所述低温氧化物层303吸附。
单独采用高温烘烤或者气体吹扫处理，能够一定程度改善光刻胶溶解的现象，但是结果并不稳定。因为单独采用高温烘烤可以去除所述低温氧化物层中的酸性氧化物气体，但是所述酸性氧化物气体还可能再次被所述低温氧化物层吸附；单独采用气体吹扫，可以去除掉的被吸附气体有限，不能将所述酸性氧化物气体完全去除；而同时采用高温烘烤和气体吹扫，则能够获得最佳的效果，通过高温烘烤完全驱除酸性氧化物气体的同时，利用吹扫气体取代所述酸性氧化物气体填充入所述低温氧化物层中的间隙中，从而避免了二次吸附现象，可以获得稳定的效果。
在形成所述低温氧化物层之后，还可以对所述低温氧化物层进行激光缺陷扫描。
由于激光缺陷扫描的激光具有一定能量，现有技术中，由于不对所述低温氧化物层进行处理，所以所述低温氧化物层吸附的酸性氧化物气体N2O会吸收所述激光的能量，使其活性增强，更容易从低温氧化物层中释放出来，。在后续形成光刻胶层的过程中，N2O很容易就会从低温氧化物层释放出来与光刻胶层中的水分发生反应，使光刻胶层溶解。所以，现有技术中，为减少光刻胶溶解现象，一般不能对所述低温氧化物层进行缺陷扫描。
本发明的技术方案由于驱除了所述低温氧化物层中的酸性氧化物气体N2O，所以可以进行所述激光缺陷检测，并不会降低最终形成的产品的良品率。
请参考图12，在所述低温氧化物层303表面形成图形化光刻胶层304。
采用旋涂工艺形成光刻胶层，对所述光刻胶层曝光显影，形成图形化光刻胶层304，所述光刻胶图形定义了后续形成的沟槽位置和宽度。在采用旋涂工艺形成所述光刻胶层时，在所述衬底底部以及衬底的边缘会形成光刻胶覆盖，在随后的工艺处理中，边缘的光刻胶很容易脱落，造成污染。所以，一般需要对所述光刻胶层进行去边处理，所述去边处理可以采用光刻胶清洁溶剂，例如溶剂OK-73（丙二醇单甲基醚和丙二醇单甲基醚乙酸酯的混合溶液，其中丙二醇单甲基醚与丙二醇单甲基醚乙酸酯的体积比为7:3）。。
在本发明的其他实施例中，在所述低温氧化物层303表面形成光刻胶层304之后，还可以对所述光刻胶层进行检测，采用激光缺陷检测技术来检测所述光刻胶层表面是否出现溶解等现象。
现有技术中，采用激光缺陷检测会反而会促使低温氧化物层中的N2O与光刻胶层中的水分发生反应产生酸性物质使光刻胶层溶解，所以现有技术在形成所述光刻胶后一般不进行所述激光缺陷检测，这样就无法在工艺过程中发现产品缺陷，导致芯片的良品率下降。本实施例中，由于在形成所述光刻胶层304之前，对所述低温氧化物层303进行了高温烘烤和气体吹扫处理，去除了所述低温氧化物层303内吸附的N2O气体，所以后续采用激光缺陷检测的时候，不会使光刻胶层产生溶解，并且可以维持常规的激光缺陷检测。
请参考图13，以所述图形化光刻胶层304作为掩膜，刻蚀所述低温氧化物层303层形成开口401，所述开口401暴露出底部抗反射层302的部分表面。
采用干法刻蚀工艺，刻蚀所述低温氧化物层303形成开口401，将所述图形化光刻胶层304的图形，转移到低温氧化物层303上。
请参考图14，以所述光刻胶层304（请参考图13）和低温氧化物层303（请参考图13）为掩膜，刻蚀所述部分底部抗反射层302、绝缘层202，形成所述沟槽402。
具体的，采用干法刻蚀工艺刻蚀所述介质层210。所述光刻胶层304（请参考图13）和低温氧化物层303（请参考图13）作为掩膜，在刻蚀过程中被耗尽，并且所述通孔内的部分底部抗反射层也同时被去除掉。
请参考图15，去除所述剩余的底部抗反射层302（请参考图14）以及所述通孔底部的部分刻蚀阻挡层201（请参考图15），在所述沟槽402和通孔301内填充金属，并且以所述介质层表面为停止层进行平坦化，形成金属层403。
所述金属层403的材料为铜，可以采用电镀工艺形成。
本实施例中，由于在形成刻蚀沟槽的掩膜层时，在形成所述低温氧化物层之后进行高温烘烤和气体吹扫处理，去除了所述低温氧化物层中吸附的酸性氧化物气体，从而避免了所述酸性氧化物气体与光刻胶层中的水分发生反应，进而溶解掉所述光刻胶层，从而确保了形成的掩膜图案的准确性。所以本实施例中，形成的互连结构的电学连接性能也会得到提高。发明人通过检测发现，采用本实施例的方法，避免了光刻胶的溶解，可以将产率提高2%～3%。并且由于去除了所述低温氧化物层中的酸性氧化物气体，所以激光缺陷检测不会使光刻胶层发生溶解，所以本实施例中，可以继续保持常规的激光缺陷检测，而不会降低芯片的良品率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种掩膜层的形成方法，其特征在于，包括：
提供基底；
在所述基底表面形成低温氧化物层，所述低温氧化物表面粗糙并且吸附有形成所述低温氧化物层的反应气体；
对所述低温氧化物层进行烘烤处理和气体吹扫处理，驱除所述反应气体，其中，所述烘烤处理的温度为180℃～210℃，所述烘烤的时间为30s～45s；
在所述处理后的低温氧化物层表面形成光刻胶层。
2.根据权利要求1所述的掩膜层的形成方法，其特征在于，采用等离子体反应形成所述低温氧化物层，反应气体为SiH4和N2O。
3.根据权利要求1所述的掩膜层的形成方法，其特征在于，所述反应气体为酸性氧化物气体。
4.根据权利要求1所述的掩膜层的形成方法，其特征在于，所述气体吹扫处理的时间为20s～90s。
5.根据权利要求1所述的掩膜层的形成方法，其特征在于，所述气体吹扫所采用的气体为氧气、氮气、氦气、氖气、氩气或氙气中的一种或几种。
6.根据权利要求1所述的掩膜层的形成方法，其特征在于，对所述低温氧化物层进行烘烤处理的同时进行所述气体吹扫处理。
7.根据权利要求1所述的掩膜层的形成方法，其特征在于，所述低温氧化物层的材料为氧化硅。
8.根据权利要求1所述的掩膜层的形成方法，其特征在于，所述低温氧化物层的厚度为
9.一种互连结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有介质层；
在所述介质层内形成通孔；
在所述通孔内形成底部抗反射层，所述底部抗反射层填充满所述通孔并覆盖所述介质层的表面；
采用权利要求1至8中任意一项所述的掩膜层的形成方法，以所述底部抗反射层作为基底，在所述底部抗反射层表面形成掩膜层，所述掩膜层包括处理后的低温氧化物层和位于所述处理后的低温氧化物层表面的光刻胶层；
图形化所述光刻胶层；
以所述图形化光刻胶层为掩膜，刻蚀所述低温氧化物层、部分底部抗反射层、部分介质层，形成沟槽；
去除剩余的底部抗反射层；
在所述通孔和沟槽内形成金属层。
10.一种检测方法，其特征在于，包括：
采用权利要求1至权利要求8中任意一项所述的掩膜层的形成方法，在基底上形成掩膜层，所述掩膜层包括所述处理后的低温氧化物层和位于所述处理后的低温氧化物层表面的光刻胶层；
对所述光刻胶层表面进行激光缺陷检测。
11.根据权利要求10所述的检测方法，其特征在于，还包括，在对所述低温氧化物层进行处理，驱除所述反应气体之后，对所述处理后的低温氧化物层进行激光缺陷检测。
CN201310113665.9A 2013-04-02 2013-04-02 掩膜层的形成方法、互连结构的形成方法和检测方法 Active CN104103500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310113665.9A CN104103500B (zh) 2013-04-02 2013-04-02 掩膜层的形成方法、互连结构的形成方法和检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310113665.9A CN104103500B (zh) 2013-04-02 2013-04-02 掩膜层的形成方法、互连结构的形成方法和检测方法

Publications (2)

Publication Number Publication Date
CN104103500A CN104103500A (zh) 2014-10-15
CN104103500B true CN104103500B (zh) 2017-12-01

Family

ID=51671539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310113665.9A Active CN104103500B (zh) 2013-04-02 2013-04-02 掩膜层的形成方法、互连结构的形成方法和检测方法

Country Status (1)

Country Link
CN (1) CN104103500B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130334B (zh) * 2019-12-31 2024-06-18 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法
CN113782418B (zh) * 2021-08-27 2024-06-21 华虹半导体(无锡)有限公司 半导体器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140421A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 形成光刻胶图案的方法
CN101441996A (zh) * 2007-11-21 2009-05-27 中芯国际集成电路制造(上海)有限公司 硬掩膜层的形成方法及刻蚀方法
CN101593689A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272658B1 (ko) * 1997-06-27 2000-12-01 김영환 반도체 소자의 감광막 패턴형성방법
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
CN102446722A (zh) * 2011-08-29 2012-05-09 上海华力微电子有限公司 一种预防在双应力氮化硅工艺中光阻失效的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140421A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 形成光刻胶图案的方法
CN101441996A (zh) * 2007-11-21 2009-05-27 中芯国际集成电路制造(上海)有限公司 硬掩膜层的形成方法及刻蚀方法
CN101593689A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法

Also Published As

Publication number Publication date
CN104103500A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
US8614140B2 (en) Semiconductor device manufacturing apparatus
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
US11367832B2 (en) Method of making magnetoresistive random access memory device
JP2001521282A (ja) 有機化合物含有絶縁層の異方性エッチング
US10355198B2 (en) Memory device and fabrication method thereof
US20090233434A1 (en) Method of manufacturing semiconductor devices
US20220213382A1 (en) Substrate processing device and etching liquid
CN104103500B (zh) 掩膜层的形成方法、互连结构的形成方法和检测方法
CN105870050B (zh) 半导体器件的形成方法
CN105826245B (zh) 半导体结构的形成方法
TW201938767A (zh) 抑制氧化鋁之損害之組成物及使用此組成物之半導體基板之製造方法
CN104979271B (zh) 互连结构的形成方法
US20220319991A1 (en) Semiconductor device with dual barrier layers and method for fabricating the same
TW202235683A (zh) 濕式蝕刻溶液及濕式蝕刻方法
KR100567379B1 (ko) 반도체 소자의 세정방법 및 세정장치
JP3759789B2 (ja) 半導体装置の洗浄に使用される洗浄液及びこれを用いた洗浄方法
Tsang et al. A study of post-etch wet clean on electrical and reliability performance of Cu/low k interconnections
US20230317468A1 (en) Reworking process for fabricating semiconductor device
US20070134915A1 (en) Method of fabricating a metal line in a semiconductor device
US20230369097A1 (en) Method for fabricating semiconductor device with multi-carbon-concentration dielectrics
JP2005340288A (ja) 半導体装置の製造方法
JP2000294630A (ja) 半導体装置の製造方法
US20230335437A1 (en) Method for fabricating semiconductor device with liner structure
KR100698742B1 (ko) 반도체 소자 제조방법
CN1855418A (zh) 应用大马士革工艺制造集成电路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant