CN102446722A - 一种预防在双应力氮化硅工艺中光阻失效的方法 - Google Patents
一种预防在双应力氮化硅工艺中光阻失效的方法 Download PDFInfo
- Publication number
- CN102446722A CN102446722A CN2011102502757A CN201110250275A CN102446722A CN 102446722 A CN102446722 A CN 102446722A CN 2011102502757 A CN2011102502757 A CN 2011102502757A CN 201110250275 A CN201110250275 A CN 201110250275A CN 102446722 A CN102446722 A CN 102446722A
- Authority
- CN
- China
- Prior art keywords
- nitride layer
- photoresistance
- nitride
- lost efficacy
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种预防在双应力氮化硅工艺中光阻失效的方法。本发明公开了一种预防在双应力氮化硅工艺中光阻失效的方法，通过对氮化物薄膜表面在紫外光环境下进行照射处理，使得氮化物薄膜表面中游离的N元素下降，从而降低了对该氮化物薄膜进行光刻工艺时产生光阻残余概率，能有效避免光阻的失效。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种预防在双应力氮化硅工艺中光阻失效的方法。
背景技术
随着半导体组件集成度越来越高，散热和量子隧道效应成为芯片小型化工艺技术的新的难题，而应变硅技术(Stain silicon)采用一种成本相对较低、可大规模应用的方法来加大硅原子间距，从而减小电子通行所受到的阻碍，即减小了电阻，器件的发热量和能耗得到一定的降低，运行速度则得以提升，而这段扩张的空间就是电子流动的空间，从而有效降低了散热问题和量子隧道效应。
当集成电路特征线宽缩小到90nm以下时，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。通过在N/PMOS上面淀积高拉或高压应力氮化硅作为通孔刻蚀停止层（Contact Etch Stop Layer，简称CESL）。尤其在65nm制程以下，为了同时提高N/PMOS的电迁移率，有时需要采用双应力层技术（Dual Stress Layer，简称DSL）以同时淀积高拉和高压应力氮化硅于不同的MOS上。
当采用DSL技术，利用选择性刻蚀技术将位于PMOS上面的高拉应力氮化硅、以及NMOS上面的高压应力氮化硅去除时，由于光阻对于氮化硅薄膜中游离的N元素比较敏感，容易中毒而导致光阻曝光效率下降，容易产生光阻残余等缺陷，最终导致光阻定义出的尺寸不一致而使得工艺达不到要求。
图1-3是本发明背景技术中传统DSL工艺方法的流程示意图。例如，如图1-3所示，进行传统的DSL工艺时，会淀积高拉应力（tensile）氮化物层11覆盖MOS器件1上，以作为NMOS的通孔刻蚀阻挡层，然后旋涂光刻胶12覆盖张应力层11，继续曝光、显影后去除NMOS上的光刻胶时，由于张应力层中游离的N元素比较敏感，以至中毒而导致光阻曝光效率下降，从而在NMOS上遗留残余光阻13，从而造成后续工艺缺陷；同样，当淀积高压应力（Comp）氮化物层，光刻、刻蚀形成PMOS的通孔刻蚀阻挡层时，也同样会在光刻工艺中产生有残余光阻。
发明内容
本发明公开了一种预防在双应力氮化硅工艺中光阻失效的方法，在一衬底上形成有多个第一、第二半导体器件，其中，包括以下步骤：
步骤S1：在第一、第二半导体器件所包含的第一、第二栅极结构及衬底上，淀积第一氮化物层；
步骤S2：在He或Ar环境中采用紫外光对第一氮化物层进行照射处理后，采用光刻、刻蚀工艺，去除第二半导体器件上的第一氮化物层；
步骤S3：在第二半导体器件所在的衬底及第二栅极结构上，依次淀积第二氮化物层，其中，所述第二氮化物层同时还覆盖剩余的第一氮化物层；
步骤S4：在反应腔室内通入He或Ar气体，在紫外光环境下对第二氮化物层进行照射处理后，采用光刻、刻蚀工艺，去除剩余的第一氮化物层上的第二氮化物层。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，所述第一半导体器件为NMOS器件，所述第二半导体器件为PMOS器件。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，所述第一栅极结构为NMOS栅极结构，所述第二栅极结构为PMOS栅极结构。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，所述第一、第二栅极结构均包括有栅氧化层、栅极、侧墙和薄氧化层，所述栅氧化层设置在栅极和衬底之间，所述侧墙覆盖所示栅极的侧壁及邻近该栅极的衬底上，薄氧化层覆盖在栅极的上表面及暴露出的衬底上表面。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，第一氮化物层为高拉应力氮化物层，第二氮化物层为高压应力氮化物层。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，所述第一氮化物层和所述第二氮化物层的制备顺序可以互换。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，在紫外光环境下对第二氮化物层进行照射处理时，其环境温度为300-500℃。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，在紫外光环境下对第二氮化物层进行照射处理时，其环境气压为2-8torr。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，在紫外光环境下对第二氮化物层进行照射处理的时间为10-300s。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，在反应腔室内通入He或Ar气体的气体流量为10000-20000sccm。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，通入He或Ar气体的喷头与第一、二氮化物层的间距为0.1-0.5inch。
上述的预防在双应力氮化硅工艺中光阻失效的方法，其中，第一、二氮化物薄膜的材质为氮化硅。
综上所述，由于采用了上述技术方案，本发明提出一种预防在双应力氮化硅工艺中光阻失效的方法，通过对氮化物薄膜表面在紫外光环境下进行照射处理，使得氮化物薄膜表面中游离的N元素下降，从而降低了对该氮化物薄膜进行光刻工艺时产生光阻残余概率，能有效避免光阻的失效。
附图说明
图1-3是本发明背景技术中传统DSL工艺方法的流程示意图；
图4-13为本发明预防在双应力氮化硅工艺中光阻失效的方法的流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图4-13为本发明预防在双应力氮化硅工艺中光阻失效的方法的流程示意图。如图4-13所示，本发明一种预防在双应力氮化硅工艺中光阻失效的方法，在衬底2上PMOS区域上设置有栅极21，栅极21与衬底2之间设置有栅氧化层22，侧墙23覆盖栅极21的侧壁及邻近栅极21的部分衬底2的上表面；在衬底2上NMOS区域上设置有栅极31，栅极31与衬底2之间设置有栅氧化层32，侧墙33覆盖栅极31的侧壁及邻近栅极31的部分衬底2的上表面；浅沟隔离槽34嵌入设置在衬底2中，将PMOS区域与NMOS区域隔离；薄氧化层24覆盖栅极21、31及暴露出的衬底2的上表面。
首先，如图4所示，淀积高拉应力氮化硅层3覆盖衬底2上的浅沟槽34、薄氧化层24及侧墙23、33；之后，如图5所示，通过喷头8通入流量为10000-20000sccm的He或Ar气体，其中，喷头8与高拉应力氮化硅层3之间的间距为0.1-0.5inch，同时将温度设为300-500℃，气压为2-8torr，以进行紫外光照射工艺4，对高拉应力氮化硅层3进行10-300s的紫外光照射，以降低高拉应力氮化硅层3表面中游离的N元素。
然后，如图6所示，旋涂光刻胶5覆盖高拉应力氮化硅层3，曝光、显影后，如图7所示，去除PMOS区域及部分浅沟隔离槽34上的光刻胶，并以剩余的光刻胶51为掩膜刻蚀去除PMOS区域及部分浅沟隔离槽34上的高拉应力氮化硅层3，形成如图8中所示覆盖NMOS区域及部分浅沟隔离槽34的剩余的高拉应力氮化硅层35。
如图9所示，淀积高压应力氮化硅层6覆盖衬底2上的剩余的高拉应力氮化硅层35、浅沟槽34和薄氧化层24的暴露部分及侧墙23；之后，如图10所示，再次进行紫外光照射工艺4，同样通过喷头8通入流量为10000-20000sccm的He或Ar气体，同时将温度设为300-500℃，气压为2-8torr，对高压应力氮化硅层6进行10-300s的紫外光照射，以降低高压应力氮化硅层6表面中游离的N元素。
然后，如图11所示，旋涂光刻胶7覆盖高压应力氮化硅层6，曝光、显影后，如图12所示，去除NMOS区域及部分浅沟隔离槽34上的光刻胶，并以剩余的光刻胶71为掩膜刻蚀去除NMOS区域及部分浅沟隔离槽34上的高压应力氮化硅层6，形成如图13中所示覆盖PMOS区域及部分浅沟隔离槽34的剩余的高压应力氮化硅层61。
进一步的，上述的高拉应力氮化硅层和高压应力氮化硅层的制备顺序可以互换。
由于氮化硅薄膜中的N-H键能最弱，容易被打断而游离出来从而导致后续的光刻工艺中光阻失效，而本发明通过对氮化硅薄膜进行紫外光照射处理，能有效降低氮化硅薄膜中的N-H键，从而消除了光阻失效的主要因素。
综上所述，由于采用了上述技术方案，本发明提出一种预防在双应力氮化硅工艺中光阻失效的方法，通过对氮化物薄膜表面在紫外光环境下进行照射处理，使得氮化物薄膜表面中游离的N元素下降，从而降低了对该氮化物薄膜进行光刻工艺时产生光阻残余概率，能有效避免光阻的失效。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (12)
1.一种预防在双应力氮化硅工艺中光阻失效的方法，在一衬底上形成有多个第一、第二半导体器件，其特征在于，包括以下步骤：
步骤S1：在第一、第二半导体器件所包含的第一、第二栅极结构及衬底上，淀积第一氮化物层；
步骤S2：在He或Ar环境中采用紫外光对第一氮化物层进行照射处理后，采用光刻、刻蚀工艺，去除第二半导体器件上的第一氮化物层；
步骤S3：在第二半导体器件所在的衬底及第二栅极结构上，依次淀积第二氮化物层，其中，所述第二氮化物层同时还覆盖剩余的第一氮化物层；
步骤S4：在反应腔室内通入He或Ar气体，在紫外光环境下对第二氮化物层进行照射处理后，采用光刻、刻蚀工艺，去除剩余的第一氮化物层上的第二氮化物层。
2.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述第一半导体器件为NMOS器件，所述第二半导体器件为PMOS器件。
3.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述第一栅极结构为NMOS栅极结构，所述第二栅极结构为PMOS栅极结构。
4.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述第一、第二栅极结构均包括有栅氧化层、栅极、侧墙和薄氧化层，所述栅氧化层设置在栅极和衬底之间，所述侧墙覆盖所示栅极的侧壁及邻近该栅极的衬底上，薄氧化层覆盖在栅极的上表面及暴露出的衬底上表面。
5.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，第一氮化物层为高拉应力氮化物层，第二氮化物层为高压应力氮化物层。
6.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述第一氮化物层和所述第二氮化物层的制备顺序可以互换。
7.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，在紫外光环境下对第二氮化物层进行照射处理时，其环境温度为300-500℃。
8.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，在紫外光环境下对第二氮化物层进行照射处理时，其环境气压为2-8torr。
9.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，在紫外光环境下对第二氮化物层进行照射处理的时间为10-300s。
10.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，在反应腔室内通入He或Ar气体的气体流量为10000-20000sccm。
11.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，通入He或Ar气体的喷头与第一、二氮化物层的间距为0.1-0.5inch。
12.如权利要求1所述的预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，第一、二氮化物薄膜的材质为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102502757A CN102446722A (zh) | 2011-08-29 | 2011-08-29 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102502757A CN102446722A (zh) | 2011-08-29 | 2011-08-29 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102446722A true CN102446722A (zh) | 2012-05-09 |
Family
ID=46009121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102502757A Pending CN102446722A (zh) | 2011-08-29 | 2011-08-29 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446722A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931142A (zh) * | 2012-11-12 | 2013-02-13 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
| CN102931141A (zh) * | 2012-11-12 | 2013-02-13 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
| CN104103500A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜层的形成方法、互连结构的形成方法和检测方法 |
| CN110854075A (zh) * | 2019-11-13 | 2020-02-28 | 上海华力集成电路制造有限公司 | Cmos器件制造方法 |
| CN111696860A (zh) * | 2020-07-23 | 2020-09-22 | 上海华力微电子有限公司 | 半导体结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971882A (zh) * | 2005-11-10 | 2007-05-30 | 国际商业机器公司 | 双应力记忆技术方法和相关半导体器件 |
| CN101919045A (zh) * | 2007-05-31 | 2010-12-15 | 格罗方德半导体公司 | 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能 |
-
2011
- 2011-08-29 CN CN2011102502757A patent/CN102446722A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971882A (zh) * | 2005-11-10 | 2007-05-30 | 国际商业机器公司 | 双应力记忆技术方法和相关半导体器件 |
| CN101919045A (zh) * | 2007-05-31 | 2010-12-15 | 格罗方德半导体公司 | 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931142A (zh) * | 2012-11-12 | 2013-02-13 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
| CN102931141A (zh) * | 2012-11-12 | 2013-02-13 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
| CN104103500A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜层的形成方法、互连结构的形成方法和检测方法 |
| CN110854075A (zh) * | 2019-11-13 | 2020-02-28 | 上海华力集成电路制造有限公司 | Cmos器件制造方法 |
| CN110854075B (zh) * | 2019-11-13 | 2022-10-18 | 上海华力集成电路制造有限公司 | Cmos器件制造方法 |
| CN111696860A (zh) * | 2020-07-23 | 2020-09-22 | 上海华力微电子有限公司 | 半导体结构及其制作方法 |
| CN111696860B (zh) * | 2020-07-23 | 2022-11-04 | 上海华力微电子有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105304477B (zh) | 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区 | |
| CN102446722A (zh) | 一种预防在双应力氮化硅工艺中光阻失效的方法 | |
| CN104241389B (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| TW200501428A (en) | A semiconductor device and a method of manufacturing the same | |
| TW201349510A (zh) | 積體電路、半導體結構及其製造方法 | |
| JP2016506627A (ja) | 太陽電池の拡散領域を形成する方法 | |
| JP2009277908A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN102637590A (zh) | 一种双应力薄膜的制备方法 | |
| TW200409209A (en) | Manufacturing method for semiconductor device | |
| US20150263212A1 (en) | Substrate for semiconductor devices, method of manufacturing substrate for semiconductor devices, and solid-state imaging device | |
| US20110062500A1 (en) | Semiconductor device and fabrication method thereof | |
| US6362059B2 (en) | Production of a semiconductor device having a P-well | |
| JP5065240B2 (ja) | １つのマスクをもちいてプレーナダイオードを形成するための工程 | |
| CN105304568B (zh) | 一种降低高k金属栅器件阈值电压波动的方法 | |
| CN106298966B (zh) | 半导体器件及其制备方法和电子装置 | |
| CN102456565A (zh) | 一种预防在双应力氮化硅工艺中光阻失效的方法 | |
| TW201347007A (zh) | 半導體裝置之製造方法 | |
| US20140264615A1 (en) | 3d memory process and structures | |
| CN110379710A (zh) | 金属栅极的制造方法及半导体器件 | |
| CN211455688U (zh) | 一种低压铝栅器件 | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| JP7094840B2 (ja) | 半導体装置の製造方法 | |
| CN103346106B (zh) | 检测光刻工艺与薄膜沉积工艺契合度的方法 | |
| CN103199015B (zh) | 一种形成硅化物阻挡层的方法 | |
| CN102655082A (zh) | 一种成型无定形碳牺牲栅极的基体的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120509 |