JP7094840B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7094840B2
JP7094840B2 JP2018166859A JP2018166859A JP7094840B2 JP 7094840 B2 JP7094840 B2 JP 7094840B2 JP 2018166859 A JP2018166859 A JP 2018166859A JP 2018166859 A JP2018166859 A JP 2018166859A JP 7094840 B2 JP7094840 B2 JP 7094840B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
irradiation
hydrogen
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018166859A
Other languages
English (en)
Other versions
JP2020043108A (ja
Inventor
剛 井上
Original Assignee
住重アテックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住重アテックス株式会社 filed Critical 住重アテックス株式会社
Priority to JP2018166859A priority Critical patent/JP7094840B2/ja
Priority to TW108128449A priority patent/TWI717801B/zh
Publication of JP2020043108A publication Critical patent/JP2020043108A/ja
Application granted granted Critical
Publication of JP7094840B2 publication Critical patent/JP7094840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、CMOS技術が向上し、アナログ回路とデジタル回路を混載させたSoC(System on a Chip)が様々な用途に用いられている。このような混載チップでは、アナログ回路部分の特性向上のために半導体基板内に高抵抗領域が形成される。例えば、半導体基板の表面上に形成されるインダクタ素子の特性向上のために高抵抗領域が用いられる。インダクタ素子の直下に高抵抗領域を形成することで、インダクタ素子の動作時に半導体基板内で生じる渦電流損失を小さくし、インダクタ素子のQ値を向上できる。
高抵抗領域の形成方法として、水素(H)やヘリウム(He)などの軽イオンを半導体基板に照射する方法がある。例えば、p型半導体基板に水素(H)イオンを照射して熱処理を施すと、基板内に注入された水素が活性化してn型キャリア化(ドナー化)する。このとき、p型半導体基板内のp型キャリア濃度と、水素のドナー化によるn型キャリア濃度とが同程度となるように水素イオンの照射条件を調整することで、半導体基板の中性化による高抵抗率を実現できる(例えば、特許文献1参照)。
特開2018-93184号公報
上述の中性化の手法により高抵抗領域を形成する場合、高抵抗領域に含まれる相対的に高濃度の少数キャリアがインダクタンス素子の動作に影響を及ぼすおそれがある。
本発明のある態様の例示的な目的のひとつは、インダクタ素子の特性向上につながる高抵抗領域を形成する技術を提供することにある。
本発明のある態様の半導体装置の製造方法は、半導体基板と、半導体基板の表面上に形成されるインダクタ素子を含む配線層と、を備える半導体装置を用意することと、配線層の上からイオン照射し、インダクタ素子の直下の半導体基板内にイオン照射前よりも抵抗率の高い高抵抗領域を形成することと、イオン照射後に半導体装置を250℃以上300℃以下の処理温度で加熱することと、を備える。イオン照射は、エネルギーが4MeV以上、ドーズ量が4×1014cm-2以上の水素イオンの照射を含む。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、インダクタ素子の特性向上につながる高抵抗領域を形成できる。
実施の形態に係る半導体装置の構造を模式的に示す断面図である。 実施の形態に係る高抵抗領域の形成方法を模式的に示す断面図である。 水素イオン照射後の半導体基板内の欠陥密度分布および水素濃度分布の一例を示すグラフである。 水素イオン照射による抵抗率変化の一例を示すグラフである。 水素イオンの照射エネルギーと半導体基板内の水素密度分布との関係示すグラフである。 水素イオン照射による抵抗率変化の一例を示すグラフである。 水素イオン照射およびヘリウムイオン照射後の半導体基板内の欠陥密度分布、水素濃度分布およびヘリウム濃度分布の一例を示すグラフである。 水素イオン照射およびヘリウムイオン照射による抵抗率変化の一例を示すグラフである。 水素イオン照射後の半導体基板内の欠陥密度分布および水素濃度分布の一例を示すグラフである。 実施の形態に係る半導体装置の製造方法の流れを示すフローチャートである。 実施の形態に係る高抵抗領域を形成するための水素イオンの照射エネルギーおよびドーズ量を模式的に示すグラフである。
本実施の形態を詳細に説明する前に概要を示す。本実施の形態は、低抵抗の半導体基板に水素(H)やヘリウム(He)などの軽イオンを照射することにより、半導体基板内に部分的に抵抗率の高い領域(高抵抗領域)を形成する。半導体基板にイオンを照射すると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性(周期性)が乱れた状態となる。このような格子欠陥が多い領域ではキャリア(電子または正孔)が散乱されやすくなり、キャリアの移動が阻害される。その結果、イオン照射により局所的な格子欠陥が生じた領域では、照射前に比べて抵抗率が上昇する。
本実施の形態では、例えば、水素(H)イオンを1MeV以上、100MeV以下の加速エネルギーで照射する。例えば、1価の水素イオン()を4MeV、8MeV、17MeVの加速エネルギーで照射する。このような加速エネルギーのイオンビームを照射する装置として、サイクロトロン方式やバンデグラフ方式の装置が用いられる。このような照射条件を用いることにより、シリコンウェハにおいて半導体基板の表面から深さ100μm以上の位置にまでイオンを到達させることができる。
イオン照射により形成される高抵抗領域の抵抗率は、生成される格子欠陥の密度(欠陥密度)に依存する。本発明者らの知見によれば、欠陥密度が1×1017cm-3以上であれば、1kΩ・cm以上の抵抗率を好適に得られることが分かっている。このような欠陥密度は、照射イオンの加速エネルギーが4MeV~17MeVであれば、水素イオンの照射量(ドーズ量)を1×1013cm-2以上にすることで実現できる。
このようにして形成される高抵抗領域は、熱処理を加えることにより抵抗率が低下することが知られている。発明者らの知見によれば、イオン照射後の半導体基板を200℃以上に加熱することで抵抗率の低下が見られ、300℃以上または400℃以上に半導体基板を加熱すると抵抗率が顕著に低下する。これは、熱処理によって格子欠陥が回復して欠陥密度が低下することが原因と考えられる。したがって、イオン照射により高抵抗領域を形成した場合、その後の工程において200℃以上の熱処理を加えないことが好ましい。
一方で、高抵抗領域をインダクタ素子の直下といった狙い通りの位置に形成するためには、ウェハをダイシングする前、つまり、半導体プロセスにおける後工程より前の段階でイオン照射を実行する必要がある。後工程では、ダイボンディングやワイヤボンディング、樹脂封止といった熱処理がなされ、これらの工程では250℃~300℃程度の温度に半導体基板が加熱されうる。そのため、後工程での熱処理により高抵抗領域の抵抗率が低下し、所望の抵抗率(例えば、500Ω・cm以上)を維持できないおそれがある。
そこで、本発明者は、イオン照射により半導体基板に打ち込まれる水素を熱処理により活性化させることで、熱処理後であっても高抵抗領域の抵抗率が維持されるようにする方法を考案した。本手法は、特開2018-93184号公報に記載される。水素を熱処理により活性化させるとドナー化によりn型キャリア濃度が増えるため、p型である半導体基板の多数キャリア(p型キャリア)が中性化されて導電率が低下する。例えば、水素の活性化により、半導体基板のp型キャリア濃度と同程度のn型キャリア濃度が得られるようにすることで、半導体基板を中性化して抵抗率を上げることができる。
しかしながら、上述の中性化により高抵抗領域を形成した場合、インダクタ素子の動作時に生じる渦電流損失の低減が十分ではない場合があることが分かった。そこで、本実施の形態では、インダクタ素子の直下の渦電流発生領域に実質的に水素が含まれないように高抵抗領域を形成する手法を提案する。
以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の説明において参照する各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。
図1は、実施の形態に係る半導体装置10の構造を模式的に示す断面図である。半導体装置10は、システムLSIやシステム・オン・チップといった集積回路(IC)である。半導体装置10は、半導体基板12と、配線層14とを備える。
本明細書において、半導体基板12の表面18に直交する方向を上下方向または深さ方向ということがある。また、半導体基板12の内部において、表面18に向かう方向を上方向または上側、表面18と反対側の裏面20に向かう方向を下方向または下側ということがある。また、表面18に平行する方向を横方向または水平方向ということがある。
半導体基板12は、抵抗率が100Ω・cm以下の低抵抗の半導体基板であり、抵抗率が1~100Ω・cm程度の半導体基板である。半導体基板12は、例えば、チョクラルスキー(CZ)法により作製されたp型のシリコン(Si)ウェハであり、p型キャリア濃度が1015cm-3~1016cm-3程度である。CZ法により作製されたウェハは、フローティングゾーン(FZ)法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。ある実施例において、半導体基板12の抵抗率は4Ω・cmであり、p型キャリア濃度が3.4×1015cm-3である。
半導体基板12の表面18の上には配線層14が設けられる。配線層14は、多層配線構造を有し、例えば、複数の層間絶縁層と、層間絶縁層内に形成される配線部とを有する。配線層14の厚さtは、5μm~30μm程度であり、例えば10μm、15μmまたは20μm程度である。配線層14に形成される配線部として、例えば、水平方向に延びる水平配線や、異なる層に形成される水平配線同士を接続するために上下方向に延びるビア配線などが設けられる。また、配線層14の主面16上にはインダクタ素子28が形成される。インダクタ素子28は、配線層14の主面16上でループ状または渦巻状に延びる帯状導電体により形成される。
半導体装置10は、半導体素子領域22とインダクタ素子領域24を有する。半導体素子領域22には、トランジスタやダイオードなどの半導体素子26が設けられる。半導体素子領域22の半導体基板12内には、半導体素子26を形成するためのウェル領域、ソース/ドレイン領域、コンタクト領域などの不純物拡散層が設けられる。インダクタ素子領域24には、配線層14に形成されるインダクタ素子28が設けられる。
インダクタ素子28の直下の半導体基板12の内部には、高抵抗領域30が設けられる。高抵抗領域30は、半導体基板12のボディ部分38よりも抵抗率が高い領域である。高抵抗領域30は、例えば500Ω・cm以上の抵抗率を有し、好ましくは1kΩ・cm以上である。高抵抗領域30は、水素(H)やヘリウム(He)などの軽イオンを半導体装置10の主面16の上から照射することにより形成される。本実施の形態では、特に水素イオンの照射により高抵抗領域30を形成する。
高抵抗領域30は、第1領域32と、第1領域32より深い位置の第2領域34とを有する。第1領域32は、水素イオンを実質的に含まない領域であり、ボディ部分38のp型キャリア濃度(1015cm-3~1016cm-3程度)に比べて水素濃度が十分に小さい。第1領域32の水素濃度は、ボディ部分38のp型キャリア濃度の1/10未満であり、例えば、3×1014cm-3未満または2×1014cm-3未満である。
第2領域34は、水素イオンを含む領域であり、水素濃度がボディ部分38のp型キャリア濃度の1/10以上である。第2領域34は、水素イオンの密度が例えば2×1014cm-3以上であり、例えば1×1015cm-3以上となる領域である。水素イオンは、シリコン基板内で活性化するとドナー化してn型キャリアとして作用する。したがって、第2領域34は、n型キャリア濃度が相対的に高い領域ということもできる。活性化した水素は、p型シリコン基板内で少数キャリアとなる。
第1領域32は、インダクタ素子28から100μm以上の深さdとなる位置まで連続して存在するように形成される。インダクタ素子28から100μm程度までの深さは、インダクタ素子28の動作時に渦電流の大部分が発生する領域である。このようなインダクタ素子28の直下の渦電流発生領域に水素が実質的に含まれないようにし、少数キャリア濃度を低くすることによって、少数キャリアに起因する渦電流損失を抑制できる。一方、第2領域34は、インダクタ素子28からの距離が離れているため、多数キャリアと同程度の少数キャリアが存在する場合であっても、渦電流損失への影響は小さい。
図2は、実施の形態に係る高抵抗領域30の形成方法を模式的に示す断面図である。まず、半導体素子領域に半導体素子26が形成され、インダクタ素子領域にインダクタ素子28が形成された半導体装置10を用意する。つづいて、半導体装置10の上方にマスク40を配置する。マスク40は、インダクタ素子領域に対応する部分に開口42が設けられている。マスク40の上方から半導体装置10に向けてイオンビームBを照射することにより、インダクタ素子28の直下の半導体基板12内に開口42を通過するイオンビームBが照射され、高抵抗領域30が形成される。
本実施の形態では、照射エネルギーが4MeVの水素イオン()が照射される。4MeVの水素イオンのシリコン基板中の飛程Lは約160μmであり、半導体装置10の主面16から120μm~180μm程度の深さ範囲で停止し、半導体基板12内に残存する。このようにして水素イオンが残存する深さ範囲が第2領域34となる。一方、第2領域34よりも浅い第1領域32は、入射する水素イオンが通過するのみであり、水素イオンが実質的に含まれない。
図3は、水素イオン照射後の半導体基板12内の深さ方向の欠陥密度分布Dおよび水素濃度分布Hの一例を示すグラフであり、4MeVの水素イオン()を5×1014cm-2のドーズ量で照射した場合を示す。図示されるように、水素(H)は120μm~180μm程度の深さ範囲に分布しており、平均飛程Lに対応する約160μmの位置にピークP1を有する。したがって、照射された水素は、第2領域34にのみ存在し、配線層14や第1領域32には実質的に存在していない。
図3の欠陥密度分布Dは、水素濃度分布Hと同様、約160μmの位置にピークP1を有する。その一方で、欠陥密度分布Dは、水素濃度分布Hと異なり、第1領域32および第2領域34の双方にわたって広がる。第1領域32および第2領域34の双方における欠陥密度は1×1018cm-3程度以上である。この「1×1018cm-3」という欠陥密度は、1kΩ・cmの抵抗率を実現するには十分な大きさであり、本発明者らの知見によれば、欠陥形成後に半導体基板12を250℃~300℃程度の処理温度で熱処理を加えたとしても、1kΩ・cmの抵抗率を維持することができる。
図4は、水素イオン照射による抵抗率変化の一例を示すグラフであり、図3と同様、4MeVの水素イオン()を5×1014cm-2のドーズ量で照射した場合を示す。グラフのR0は、イオン照射前の半導体基板12の抵抗率であり、概ね4Ω・cm程度である。グラフのR1はイオン照射後の半導体基板12の抵抗率であり、第1領域32および第2領域34の双方にわたって1kΩ・cm以上の抵抗率を実現できていることが分かる。グラフのR2はイオン照射後に260℃の熱処理をした後の半導体基板12の抵抗率であり、第1領域32および第2領域34の双方にわたって1kΩ・cm以上の抵抗率を維持できている。したがって、本実施の形態によれば、4MeVの水素イオン()を5×1014cm-2のドーズ量で照射することにより、150μm程度までの深さ範囲にわたって、260℃の熱処理後であっても1kΩ・cmの高抵抗率を維持できる。また、100μm程度までの深さ範囲に実質的に水素が含まれない第1領域32を形成できるため、少数キャリアに起因よる渦電流損失を好適に抑制できる。
なお、図4のグラフにおいて約160μmの深さ位置P1に抵抗率の低い領域が存在する。これは、高濃度の水素が活性化することにより高濃度のn型キャリアが発生し、導電型がp型からn型に反転したためと考えられる。
図5は、水素イオンの照射エネルギーと半導体基板内の水素密度分布との関係示すグラフである。グラフの縦軸は、照射される水素イオン()の加速エネルギーを示し、横軸は半導体基板内の水素の深さ位置を示す。グラフの太実線は、水素イオンの平均飛程Lに対応し、注入される水素イオンの存在量が最大となる位置である。グラフの細実線は、それぞれ水素イオンが存在する下限および上限位置に対応する。図示されるように、水素イオン()の加速エネルギーを4MeV以上とすることで、深さ100μmまでの範囲に水素が実質的に含まれないようにすることができる。したがって、本実施の形態は、水素イオン()の加速エネルギーが4MeV以上となる範囲で有効となる。
照射対象となるシリコン基板の一般的な厚さは700μm程度以下であるため、シリコン基板内で水素イオンの残留を防ぐには水素イオンの飛程が700μm程度あれば十分と言える。図5のグラフより、水素イオン()の加速エネルギーが10MeV程度とすれば深さ700μm程度までの範囲内に水素が実質的に含まれないようにすることができる。したがって、本実施の形態では、水素イオン()の加速エネルギーが10MeV程度、少なくとも12MeV程度あれば十分に目的を達成しうる。つまり、本実施の形態では、水素イオン()の加速エネルギーを4MeV以上12MeV以下の範囲で選択すればよい。
図6は、水素イオン照射による抵抗率変化の一例を示すグラフであり、4MeVの水素イオン()を4×1014cm-2のドーズ量で照射した場合を示す。図6は、図4と照射エネルギーが同じであるが、図4よりもドーズ量が低い。その結果、半導体基板12の主面16の近傍の40μm程度までの深さ範囲における欠陥密度が低く、熱処理後(R2)の抵抗率が500Ω・cm程度となっている。そのため、4×1014cm-2のドーズ量は、500Ω・cm以上の高抵抗領域30を形成するには十分だが、1kΩ・cm以上の高抵抗領域30を形成するには不十分である。したがって、1kΩ・cm以上の高抵抗領域30を形成するには4MeVの水素イオン()を5×1014cm-2以上のドーズ量で照射する必要がある。
なお、半導体基板12の主面16の近傍の抵抗率を1kΩ・cm以上とするために、ヘリウム(He)イオンの照射を追加してもよい。ヘリウム(He)は、シリコン基板内に注入されて残存したとしてもキャリアとして活性化しない。そのため、第1領域32の欠陥密度を高めるためにヘリウムイオンを第1領域32に照射したとしても、水素イオンのような悪影響は生じない。例えば、図6のグラフにおいて、抵抗率が1kΩ・cm未満である深さ20μm~40μm程度の位置にヘリウムイオンを照射することで、この深さ範囲の抵抗率を引き上げることができる。
図7は、水素イオン照射およびヘリウムイオン照射後の半導体基板内の欠陥密度分布、水素濃度分布およびヘリウム濃度分布の一例を示すグラフである。図7では、図6と同様に4MeVの水素イオン()を4×1014cm-2のドーズ量で照射した後、23MeVのヘリウムイオン(He2+)を1×1013cm-2のドーズ量で照射している。グラフのD1は、水素イオンのみを照射した場合の欠陥密度分布であり、グラフのD2は、水素イオン照射後にヘリウムイオンを照射した場合の欠陥密度分布である。ヘリウムイオンは、二つの深さ位置P2(20μm),P3(40μm)のそれぞれに対して照射しており、照射条件を変えて2回照射している。深さ位置P2,P3は、例えば、マスク40よりも手前に配置されるアブソーバの厚みを変えることで調整することができる。
図示されるように、ヘリウムイオンの追加照射前(D1)では、深さ20μm~50μm程度の範囲の欠陥密度が1×1018cm-3に達していない。一方、ヘリウムイオンの追加照射後(D2)では、第1領域32の全体にわたって1×1018cm-3程度以上の欠陥密度を実現できている。追加照射されるイオンはヘリウムであるため、依然として第1領域32に水素が実質的に含まれない状態を維持できる。
図8は、水素イオン照射およびヘリウムイオン照射による抵抗率変化の一例を示すグラフであり、図7の照射条件に対応するグラフである。図示されるように、ヘリウムイオンを追加照射することで、熱処理後(R2)であっても、第1領域32の全体にわたって1kΩ・cm以上の抵抗率を実現することができる。なお、60μm程度の深さにヘリウムイオンをさらに追加的に照射することで、第1領域32の全体にわたって2kΩ・cm以上の抵抗率が実現されるようにしてもよい。
なお、高抵抗領域30を形成するために、水素イオン照射ではなく、ヘリウムイオン照射のみを用いれば、水素が実質的に含まれない高抵抗領域を形成できるかもしれない。しかしながら、1回のヘリウムイオン照射により基板表面から深さ100μm程度にわたって1kΩ・cmの高抵抗領域30を形成するには、23MeVのヘリウムイオン(He2+)を1×1014cm-2程度のドーズ量で照射する必要がある。このような高ドーズ量でシリコン基板にヘリウムイオンを照射すると、シリコンが放射化し、放射能が低下するまで数日程度の待ち期間が必要となるため、量産性を考慮すると現実的ではない。また、ヘリウムイオン照射により形成される高抵抗領域の深さ範囲(半値幅)は、水素イオンに比べて狭いため、深さ方向に(例えば100μm以上にわたって)連続した高抵抗領域を形成するには、照射条件を変えて異なる深さ位置のそれぞれにヘリウムイオンを照射しなければならない。本発明者の試算によれば、深さ方向の照射位置を変えながら5回以上のヘリウムイオンを照射する必要が生じる。そうすると、高抵抗領域30の形成に必要な工程数が増えるため、経済性の観点から不利となりうる。
図9は、水素イオン照射後の半導体基板内の欠陥密度分布Dおよび水素濃度分布Hの一例を示すグラフであり、4MeVの水素イオン()を照射した場合と、8MeVの水素イオン()を照射した場合とを示す。4MeVのデータは、図3と同じであり、ドーズ量が5×1014cm-2である。一方、8MeVのデータは、ドーズ量が1×1015cm-2であり、4MeVの場合の2倍のドーズ量である。図示されるように、照射エネルギーと比例するようにドーズ量を増やすことで、基板表面の近傍において1×1018程度の欠陥密度を実現することができる。これにより、基板表面から深さ方向に連続する1kΩ・cm以上の高抵抗領域を形成できる。また、8MeVの水素イオンを用いることで、300μm程度の深さ範囲まで実質的に水素が含まれない領域を形成できる。
本実施の形態では、比較的ドーズ量(ビーム電流量)の大きいイオンビームBを用いるため、ビーム照射により半導体基板12に与えられる熱エネルギーによって半導体基板12の温度が上昇し、300℃以上となるおそれがある。半導体基板12の温度が300℃以上となると、イオン照射により形成された欠陥が修復されて欠陥密度が減少し、抵抗率の低下につながる。そこで、半導体基板12の温度上昇を避けるため、半導体基板12を冷却しながらイオンビームBを照射してもよい。例えば、半導体基板12を保持するための保持装置に冷却機構を設け、半導体基板12を冷却しながらイオンビームBを照射して高抵抗領域30を形成してもよい。
つづいて、本実施の形態に係る半導体装置10の製造方法について述べる。図10は、半導体装置10の製造方法を模式的に示すフローチャートである。まず、p型の半導体基板12に半導体素子26を形成し(S10)、半導体基板12の上に配線層14を形成し、形成した素子や配線を保護するための保護膜を形成する(S14)。S10~S14の工程は、半導体プロセスにおいて「前工程」といわれる工程であり、熱酸化、熱拡散、CVD、アニールといった400℃以上の高温処理がなされうる。つづいて、半導体基板12に水素イオンを照射して高抵抗領域30を形成し(S16)、半導体基板12の裏面研磨がなされる(S18)。S16およびS18の工程は、いわゆる「中間工程」または「ポストパッシベーションプロセス(PPP;Post Passivation Process)」といわれる工程である。
つづいて、熱処理を含む後工程(S20)がなされ、半導体集積回路として完成する。S20の後工程では、例えば、ウェハをダイシングして個片化する工程、個片化されたチップを実装基板上に接着するダイボンド工程、実装基板とチップとをワイヤボンドで結線する工程、チップを樹脂で封止する工程などが含まれる。例えば、ダイボンド工程、ワイヤボンド工程および樹脂封止工程では、200℃~300℃程度の熱処理がなされ、ある実施例において熱処理の最高温度は260℃程度である。なお、ボンディングや封止工程とは別に半導体装置10を加熱するアニール処理がなされてもよい。このアニール処理は、高抵抗領域30を250℃以上300℃以下の所定温度で加熱することにより、高抵抗領域30の抵抗率を安定化させてもよい。このアニール処理は、10分以下の比較的短い時間実行すれば十分であり、5分以下、1分以下、または、30秒以下の時間であってもよい。
本実施の形態によれば、4MeVの水素イオン()を5×1014cm-2以上のドーズ量で1回照射するのみで、100μm程度の深さ範囲まで水素が実質的に含まれない1kΩ・cm以上の高抵抗領域(第1領域32)を形成できる。したがって、少ない工程数でインダクタ素子28の渦電流損失の低減につながる高抵抗領域30を形成できる。また、4MeVの水素イオン()を4×1014cm-2以上のドーズ量で照射することで、100μm程度の深さ範囲まで水素が実質的に含まれない500Ω・cm以上の高抵抗領域を形成できる。さらに、ヘリウムイオンを追加照射することで、100μm程度の深さ範囲まで水素が実質的に含まれない1kΩ・cm以上の高抵抗領域を形成できる。
本実施の形態において、高抵抗領域を形成すべきシリコン基板の厚みが700μm以下であれば、水素イオンの照射エネルギーを4MeV以上12MeV以下の範囲で選択することで、過度に照射エネルギーを高めることなく好適な高抵抗領域を形成できる。
つづいて、本実施の形態における水素イオン照射のドーズ量の上限値について考察する。上述の熱処理を含む後工程では、400℃を超える熱処理が回避されることが一般的である。したがって、少なくとも400℃の熱処理後に1kΩ・cm以上の高抵抗領域が形成できれば十分実用に耐えうると言える。本発明者の知見によれば、2×1018cm-3以上の欠陥密度を形成すれば、半導体基板12を400℃程度で熱処理を加えた後でも1kΩ・cmの抵抗率を維持できることが分かっている。したがって、400℃を超える熱処理を想定して欠陥密度を2×1018cm-3を超える値とするメリットは小さく、イオン照射による基板温度の上昇、イオン照射による基板の放射化等を考慮すると、過度なドーズ量の水素イオンを照射することは好ましくない。例えば、4MeVの水素イオンを照射する場合、1.3×1015cm-3のドーズ量を用いることで2×1018cm-3の欠陥密度を達成できる。また、8MeVの水素イオンを照射する場合、2.5×1015cm-3のドーズ量を用いることで2×1018cm-3の欠陥密度を達成できる。したがって、本実施の形態では、4MeVの水素イオン()を用いる場合、4×1014cm-2以上1.3×1015cm-3以下のドーズ量を用いることが好ましい。8MeVの水素イオン()を用いる場合、8×1014cm-2以上2.5×1015cm-3以下のドーズ量を用いることが好ましい。
図11は、実施の形態に係る高抵抗領域を形成するための水素イオンの照射エネルギーおよびドーズ量の範囲を模式的に示すグラフである。太線で囲われる領域A1は、500Ω・cm以上の高抵抗領域を形成に好適な水素イオンの照射条件を示し、網掛けの領域A2は1kΩ・cm以上の高抵抗領域を形成に好適な水素イオンの照射条件を示す。本実施の形態によれば、グラフに図示される照射条件を選択することで、水素イオンの1回照射で100μm程度の深さ範囲まで水素が実質的に含まれない高抵抗領域を形成できる。
以上、本発明を実施の形態にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
上述の実施の形態では、実質的に水素を含まない第1領域32と、水素を含む第2領域34とを有する高抵抗領域30を形成する場合について示した。変形例においては、第2領域34が存在しないように高抵抗領域30を形成してもよい。例えば、半導体基板12の厚さを100μm未満とすることで、照射する水素イオンが半導体基板12を貫通して半導体基板12の内部に残留しないようにしてもよい。また、第1領域32および第2領域34を形成した後に、半導体基板12の裏面20を研削して薄くし、第2領域34の全体が除去されるようにしてもよい。このような第2領域34が含まれない態様は、例えば、オンチップアンテナの直下に形成する高抵抗領域に好適である。
10…半導体装置、12…半導体基板、14…配線層、18…表面、20…裏面、28…インダクタ素子、30…高抵抗領域、32…第1領域、34…第2領域。

Claims (6)

  1. 半導体基板と、前記半導体基板の表面上に形成されるインダクタ素子を含む配線層と、を備える半導体装置を用意することと、
    前記配線層の上からイオン照射し、前記インダクタ素子の直下の前記半導体基板内にイオン照射前よりも抵抗率の高い高抵抗領域を形成することと、
    前記イオン照射後に前記半導体装置を250℃以上300℃以下の処理温度で加熱することと、を備え、
    前記イオン照射は、エネルギーが4MeV以上、ドーズ量が4×1014cm-2以上の水素イオンの照射を含み、
    前記高抵抗領域は、照射される水素イオンが前記半導体基板内を通過する第1領域と、前記照射される水素イオンが前記半導体基板内で停止して残存する第2領域と、を含み、
    前記第1領域は、前記インダクタ素子から100μm以上の深さまで連続して存在し、
    前記第1領域を少なくとも部分的に残しつつ、前記第2領域が除去されるように前記半導体基板の前記表面とは反対側の裏面を研削することをさらに備えることを特徴とする半導体装置の製造方法。
  2. 前記イオン照射は、前記水素イオンの照射後のヘリウム(He)イオンの照射を含み、
    前記ヘリウムイオンは、前記半導体基板の前記第1領域内で停止するように照射されることを特徴とする請求項に記載の半導体装置の製造方法。
  3. 前記高抵抗領域の欠陥密度は、前記イオン照射後であって前記処理温度での加熱前に1×1018cm-3以上であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記イオン照射中に前記半導体基板の温度が前記処理温度以下となるように前記半導体基板を冷却することをさらに備えることを特徴とする請求項1からのいずれか一項に記載の半導体装置の製造方法。
  5. 前記半導体基板は、前記水素イオンの照射前の抵抗率が100Ω・cm以下であるp型シリコン基板であることを特徴とする請求項1からのいずれか一項に記載の半導体装置の製造方法。
  6. 前記高抵抗領域の抵抗率は、前記処理温度での加熱後に500Ω・cm以上であることを特徴とする請求項1からのいずれか一項に記載の半導体装置の製造方法。
JP2018166859A 2018-09-06 2018-09-06 半導体装置の製造方法 Active JP7094840B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018166859A JP7094840B2 (ja) 2018-09-06 2018-09-06 半導体装置の製造方法
TW108128449A TWI717801B (zh) 2018-09-06 2019-08-12 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018166859A JP7094840B2 (ja) 2018-09-06 2018-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020043108A JP2020043108A (ja) 2020-03-19
JP7094840B2 true JP7094840B2 (ja) 2022-07-04

Family

ID=69799441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018166859A Active JP7094840B2 (ja) 2018-09-06 2018-09-06 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP7094840B2 (ja)
TW (1) TWI717801B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541164A (ja) 2007-09-27 2010-12-24 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド シリコン・オン・インシュレータ・ウェハを製造する枚葉式イオン注入装置
JP2017041598A (ja) 2015-08-21 2017-02-23 住重試験検査株式会社 半導体装置および半導体装置の製造方法
JP2017224837A (ja) 2006-01-20 2017-12-21 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 半導体素子の製造方法
JP2018093184A (ja) 2016-12-02 2018-06-14 住重アテックス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148638A (ja) * 1994-11-17 1996-06-07 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2013141221A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224837A (ja) 2006-01-20 2017-12-21 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 半導体素子の製造方法
JP2010541164A (ja) 2007-09-27 2010-12-24 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド シリコン・オン・インシュレータ・ウェハを製造する枚葉式イオン注入装置
JP2017041598A (ja) 2015-08-21 2017-02-23 住重試験検査株式会社 半導体装置および半導体装置の製造方法
JP2018093184A (ja) 2016-12-02 2018-06-14 住重アテックス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TWI717801B (zh) 2021-02-01
JP2020043108A (ja) 2020-03-19
TW202025397A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
CN205752158U (zh) 集成电路装置
EP0076161B1 (en) Process for manufacturing a multi-layer semiconductor device
JP7125257B2 (ja) 半導体装置および半導体装置の製造方法
TWI682520B (zh) 半導體裝置及半導體裝置的製造方法
KR100187735B1 (ko) 캐리어 라이프타임을 제어하는 반도체 디바이스 및 이의 제조 방법
US20150263212A1 (en) Substrate for semiconductor devices, method of manufacturing substrate for semiconductor devices, and solid-state imaging device
TWI553708B (zh) Semiconductor device manufacturing method and semiconductor device
US10049914B2 (en) Method for thinning substrates
JP6057534B2 (ja) 半導体装置の製造方法
JP7094840B2 (ja) 半導体装置の製造方法
JP6557134B2 (ja) 半導体装置および半導体装置の製造方法
CN102446722A (zh) 一种预防在双应力氮化硅工艺中光阻失效的方法
JP7169872B2 (ja) 半導体装置および半導体装置の製造方法
WO2013157183A1 (ja) 半導体装置の製造方法、及び半導体装置
JP7169871B2 (ja) 半導体装置の製造方法
JP2017112335A (ja) 半導体素子の製造方法
US11043467B2 (en) Flip chip backside die grounding techniques
DE102015119648B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
US8497570B2 (en) Wafer, fabricating method of the same, and semiconductor substrate
JP2005268296A (ja) ショットキーバリアダイオード
JP2017126764A (ja) 半導体装置の製造方法
US20200286827A1 (en) Fuse element resistance enhancement by laser anneal and ion implantation
JPS6180823A (ja) 半導体装置の製造方法
Claeys et al. Gettering and Passivation of Metals in Silicon and Germanium
CN112582338A (zh) 一种实现背引出的工艺方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20210714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220622

R150 Certificate of patent or registration of utility model

Ref document number: 7094840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150