TWI553708B

TWI553708B - Semiconductor device manufacturing method and semiconductor device

Info

Publication number: TWI553708B
Application number: TW103143674A
Authority: TW
Inventors: Takeshi Inoue; Hitoshi Sakane; Akinori Masaoka
Original assignee: S H I Examination & Inspection Ltd
Priority date: 2013-12-18
Filing date: 2014-12-15
Publication date: 2016-10-11
Also published as: TW201528341A; JP2015119039A; JP6099553B2

Description

半導體裝置的製造方法及半導體裝置

本發明有關半導體裝置的製造方法及半導體裝置。

以往，藉由在矽晶圓等基板上施以各種細微加工來製造半導體積體電路。對該種基板所要求的性能依據用途與製程而多種多樣。例如，作為遮斷從數位電路介隔著基板傳遞至類比電路之噪音的手段，或者作為提高晶載電感器的Q值之手段，使用高電阻基板(例如，參閱專利文獻1)。作為高電阻基板，例如，使用有SOI(Silicon On Insulator)基板，或者藉由雜質較少的FZ(Floating Zone)法所製造之基板。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2005-93828號專利公報

然而，藉由SOI基板、或FZ法製造之高電阻基板係價格較高，導致半導體裝置的製造成本上升。並且，即使採用電阻率較高之高價基板，有時因電晶體或二極體等元件製造過程中所植入之雜質在其後的熱處理過程中擴散，從而使基板電阻率下降。其結果，有時即使使用了將電阻率調整至較高之基板，亦會在製造半導體裝置的過程中電阻率發生變化而無法獲得原先目標的電阻率。

本發明的一態樣的例示性目的之一在於提供一種實現具有高電阻層的半導體裝置之技術。

為解決上述課題，本發明的一態樣的半導體裝置的製造方法係，準備在主面形成有元件區域之半導體基板之後，從位於主面相反側之半導體基板背面側改變加速能量進行複數次離子照射，並在主面與背面之間的非元件部份形成電阻率高於元件區域之高電阻層。

本發明的另一態樣為半導體裝置。該裝置具備：主面，其具備元件區域；主面相反側背面；以及非元件部份，其位於主面與背面之間。非元件部份具備：第1晶格缺陷層，其電阻率高於元件區域；以及第2晶格缺陷層，其電阻率高於元件區域低於第1晶格缺陷層。第2晶格缺陷層設置於比第1晶格缺陷層更靠背面之位置。

另外，在方法、裝置、系統等之間，相互置換以上構成要件的任意組合或本發明的構成要件或表現形式之裝置，作為本發明的態樣是同樣有效。

依本發明，提供具有高電阻層之半導體裝置。

34‧‧‧高電阻層

38‧‧‧半導體裝置

100‧‧‧半導體裝置

102‧‧‧主面

104‧‧‧背面

106‧‧‧元件區域

108‧‧‧基板

110‧‧‧高電阻層

114‧‧‧非元件部份

150‧‧‧半導體裝置

152‧‧‧主面

154‧‧‧背面

156‧‧‧元件區域

158‧‧‧基板

160‧‧‧高電阻層

164‧‧‧非元件部份

170‧‧‧半導體裝置

172‧‧‧主面

174‧‧‧背面

176‧‧‧元件區域

178‧‧‧基板

180‧‧‧高電阻層

184‧‧‧非元件部份

[圖1]為示意性表示離子照射系統的概略構成之圖。

[圖2]為表示搬送板的一例之圖。

[圖3]為示意性表示離子束的照射圖像之圖。

[圖4]為示意性表示形成有高電阻層之晶圓的剖視圖之圖。

[圖5]為表示距離子照射後的矽晶圓的表面的深度與電阻率之間的關係的一例之圖表。

[圖6]圖6(a)為表示電阻率的峰值深度不同之3個高電阻層的圖表之圖；圖6(b)為表示半值寬不同之3個高電阻層的圖表之圖。

[圖7]為示意性表示在較深位置形成高電阻層之晶圓之圖。

[圖8]為示意性表示距圖7所示之晶圓表面的深度與電阻率之間的關係之圖表。

[圖9]為示意性表示藉由2次離子照射而形成兩個高電阻層之晶圓24之圖。

[圖10]為示意性表示距圖9所示之晶圓表面的深度與電阻率之間的關係之圖表。

[圖11]圖11(a)~(d)係表示有關比較例之半導體裝置的製造方法的一例。

[圖12]圖12(a)~(d)係表示有關本實施方式之半導體裝置的製造方法的一例。

[圖13]為示意性表示因熱處理所致之電阻率變化之圖表。

[圖14]為表示有關本實施方式之半導體裝置的製造方法的一例之流程圖。

[圖15]圖15(a)~(d)係表示有關變形例之半導體裝置的製造方法的一例。

有關本實施方式之半導體裝置的製造方法，係準備在主面形成有元件區域之半導體基板之後，從位於主面相反側之半導體基板背面側改變加速能量進行複數次離子照射。經此，在主面與背面之間的非元件部份形成電阻率高於元件區域之高電阻層。經由設置高電阻層的方式，使元件區域與非元件部份分離，提高設置於元件區域之電路元件的動作特性。

若在半導體基板照射離子束，則離子與構成半導體基板之原子碰撞而發生晶格缺陷，從而因發生缺陷而形成電阻率較高的區域。形成電阻率較高區域之位置(電阻率變高之峰值位置)，主要由所照射之離子種類與加速能量的大小決定，加速能量越大，該位置在離子的照射方向上就越深。本實施方式中，改變加速能量實施複數次離子照射，藉此重疊形成電阻率峰值位置不同之複數個晶格缺陷層。藉此，與僅使用規定加速能量進行離子照射之情況相比，能夠形成深度方向寬度較寬且較厚之高電阻層。

並且，若照射離子束，則在峰值位置跟前的離子的主要通過處亦形成電阻率相對較高的區域。形成於峰值位置跟前之晶格缺陷層(以下，亦稱為第2晶格缺陷層)的電阻率很難變得高於形成於峰值位置附近的晶格缺陷層(以下，亦稱為第1晶格缺陷層)，但變得高於離子照射之前的半導體基板。在本實施方式中，藉由在一邊改變加速能量一邊實施複數次離子照射，從而使離子複數次通過峰值位置跟前的離子通過區域，形成電阻率相對較高的區域。經此，能夠使高電阻層的深度方向寬度變寬，形成更厚的高電阻層。以形成更厚的電阻層的方式，能夠提高設置於元件區域之電路元件的動作特性。

以下，詳細說明有關用於實施本發明之形態。尚且，以下敘述之構成只是示例，並非對本發明的範圍進行任何限定。而且，圖面的說明中對相同要件賦予相同元件符號，並適當省略重複說明。並且，在對製造方法進行說明時所示之各剖視圖中，半導體基板或其他層的厚度和大小係為便於說明而使用者，未必表示實際尺寸和比例。

(離子照射裝置)

首先，說明有關在半導體基板進行離子照射之離子照射系統。圖1為示意性表示離子照射系統的概略構成之圖。離子照射系統10具備：加速器12；晶圓搬送裝置14，其保持並搬送半導體晶圓；以及射束傳輸導管16，其將從加速器12射出之離子束導入至晶圓搬送裝置14。

加速器12使離子加速，並將其作為離子束向外部射出。作為加速器12，例如，使用迴旋加速器方式或凡德格拉夫方式的裝置。晶圓搬送裝置14具備：收容部(未圖示)，其收容複數個搬送板18；照射腔室20，其向搭載有搬送板18之晶圓照射離子束；以及移動機構22，其在收容部與照射腔室20之間移動搬送板18。在射束傳輸導管16的途中，設置有維持內部真空之真空泵或補正射束方向之電磁線圈等。

圖2為表示搬送板的一例之圖。搬送板18具有搭載複數個晶圓24之搭載部26。晶圓24以搭載於搭載部26之狀態被保持在規定的位置。在搭載於一個搬送板18之所有晶圓24依次照射有離子束且結束離子照射處理，則移動機構22使搬送用軸28的端部28a卡合於設置於搬送板18的端部之被卡合部30，從而使搬送板18返回至收容部。並且，使下一個搬送板18移動至照射腔室 20。

圖3為示意性表示離子束的照射圖像之圖。自加速器12射出之離子束B因磁鐵32的作用而改變其方向。接著，以用離子束B依次對晶圓24的表面進行掃描的方式，藉此離子照射到晶圓24的規定區域，形成高電阻層34。另外，為了調整離子束的加速能量，在晶圓24的照射面前方配設有鋁製的吸收器36。吸收器36例如使用鋁箔等金屬箔。

接著，說明有關高電阻層34。圖4為示意性表示形成有高電阻層34之晶圓24的剖視圖之圖。如圖4所示，藉由離子束B在晶圓24的規定深度形有成高電阻層34。可以認為，藉由離子照射形成高電阻層之機構如下。

若在晶圓照射離子，則離子抵達至與離子的加速能量相對應之深度。此時，在包括所抵達區域的附近形成晶格缺陷，成為結晶的規整性(週期性)被攪亂。在該種晶格缺陷較多之區域中，電子容易散射，從而電子移動被阻礙。亦即，在藉由離子照射而產生局部晶格缺陷之區域中，電阻率上升。另外，在本說明書中，將在電阻率峰值附近產生局部晶格缺陷之區域亦稱為「第1晶格缺陷層」。

圖5為表示距離子照射後的矽晶圓的表面的深度與電阻率之間的關係的一例之圖表。其中，所測定之矽晶圓係將藉由CZ(Czochralski)法製成之N型矽單晶 (基板電阻率為4Ω．cm)切片者。另外，作為本實施方式之晶圓，除了使用矽(Si)以外，可以使用碳化矽(SiC)、氮化鎵(GaN)等。

在該N型CZ矽晶圓，以劑量為1.0E+13cm^-2 之照射量照射³He離子，該離子藉由迴旋加速器以能量23MeV進行加速並通過減速材(鋁箔)調整至離子植入厚度9μm。

其結果，如圖5所示，電阻率的深度方向變化成為，在深度為9.5微米的位置峰值電阻率成為1000Ω．cm之山形函數。並且，電阻率成為峰值一半之半值寬為9.2μm左右。在此，將包括於該半值寬之區域稱為高電阻層34。另外，高電阻層34的定義未必限定於此，亦可以係電阻率高於周圍之規定區域。並且，設計上所需之電阻率高於規定電阻率之區域亦可以作為高電阻層。

另外，為了在規定區域形成高電阻層，可藉由適當選擇離子照射的加速能量或離子種類、照射量來實現。圖6(a)為表示電阻率的峰值深度不同之3個高電阻層的圖表之圖；圖6(b)為表示半值寬不同之3個高電阻層的圖表之圖。

如圖6(a)所示，例如藉由調整照射離子時之離子的加速能量，能夠自由設定形成有高電阻層之深度。例如，亦可以將離子照射的加速能量設為0.001MeV以上。或者，亦可以設為0.1MeV以上的加速能量。並且，亦可以以100MeV以下的加速能量進行離子照射。或者，亦可以設為30MeV以下的加速能量。

並且，如圖6(b)所示，例如藉由適當選擇用於離子照射之離子種類，能夠形成半值寬不同之高電阻層。用於離子照射之離子種類可以例舉將選自由H、He、B、C、N、O、Ne、Si、Ar、Kr、Xe構成的組中之至少1種原子離子化者。具體而言，例如，可例舉¹H⁺、²H⁺、³He²⁺、⁴He²⁺等。

如此，在離子照射系統10中，藉由調整離子種類、加速能量、及離子照射量(射束電流、照射時間)，能夠適當設定形成於晶圓中規定區域之高電阻層的位置和寬度、電阻率大小。

(離子通過區域中的晶格缺陷層)

接著，說明有關形成於離子通過區域之第2晶格缺陷層。圖7為示意性表示在較深位置形成高電阻層34之晶圓24之圖。圖8為示意性表示距圖7所示之晶圓24表面的深度與電阻率之間的關係之圖表。

如上所述，若在晶圓照射離子束B，則離子抵達至與離子的加速能量相對應之深度，在包括所抵達區域之附近形成電阻率較高之第1晶格缺陷層。另一方面，在位於離子所抵達之區域跟前之離子通過區域40上，藉由離子束對構成晶圓之原子起作用，從而亦形成電阻率相對較高之區域。尤其，藉由以較高的加速能量進行離子照射，能夠提高離子通過區域40的電阻率，以使離子束抵達晶圓的較深位置。

在該離子通過區域40，越靠近峰值位置電阻率越高，隨著遠離峰值位置電阻率緩慢下降。認為成為該種電阻率分布係因為，所通過之離子速度越慢，形成晶格缺陷之概率就越高。另外，在本說明書中，將遠離電阻率峰值之離子通過區域中產生晶格缺陷之區域亦稱為「第2晶格缺陷層」。

就該種「第2晶格缺陷層」而言，與擴散有磷(P)或砷(As)等n型摻雜劑之n型基板相比，擴散有硼(B)或鋁(Al)等p型摻雜劑之p型基板較容易形成。換言之，p型基板與n型基板相比，離子通過區域40中的電阻率增加量較容易變大。藉此，尤其在p型基板形成高電阻層時，應用在離子通過區域40中的第2晶格缺陷層即可。

另外，形成高電阻層34之區域之前的區域成為所照射之離子束B無法抵達、或很難抵達之非抵達區域42。在該區域由於幾乎不產生因離子照射而導致之晶格缺陷，因此成為與離子照射之前的晶圓24相同程度的電阻率較低的區域。亦即，非抵達區域42成為電阻率低於離子通過區域40之區域。

接著，說明有關對改變加速能量進行複數次離子照射之情況。圖9為示意性表示藉由2次離子照射而形成兩個高電阻層34a、34b之晶圓24之圖。在圖9中，為了形成深度位置不同之兩個高電阻層34a、34b，示出了改變加速能量進行離子照射之情況。首先，藉由以第1加速能量進行離子照射，形成設置於相對較深位置之第1高電阻層34a。其後，藉由以低於第1加速能量之加速能量進行離子照射，形成設置於相對較淺位置之第2高電阻層34b。

圖10為示意性表示距圖9所示之晶圓24表面的深度與電阻率之間的關係之圖表。圖10的(a)表示僅進行基於第1加速能量之離子照射之情況的電阻率分布，(b)表示僅進行基於第2加速能量之離子照射之情況的電阻率分布。與圖8所示之情況同樣地，在(a)、(b)中，分別在形成第1高電阻層34a或第2高電阻層34b之位置具有電阻率峰值，形成有第1晶格缺陷層。並且，在位於高電阻層跟前之離子通過區域40形成有電阻率高於非抵達區域42之第2晶格缺陷層。

圖10的(c)表示在基於第1加速能量進行離子照射之後以第2加速能量進行離子照射之情況的電阻率分布。此時，形成深度方向寬度較大之高電阻層，以使覆蓋形成有第1高電阻層34a與第2高電阻層34b之兩個區域。該區域對應於第1晶格缺陷層。並且，離子通過區域40中，在靠近峰值位置之部份區域40a形成有與峰值位置附近相同程度的電阻率較高的區域。該區域對應於第2晶格缺陷層，但由於藉由複數次離子照射在離子通過區域40中亦形成較多的晶格缺陷，因此成為與第1晶格缺陷層相同程度的電阻較高的區域。

如此，藉由改變加速能量進行複數次離子照射，形成深度方向上寬度較寬之第1晶格缺陷層，並且能夠形成與第1晶格缺陷層相鄰而電阻率進一步較高的第2晶格缺陷層。尤其，由於不僅形成有第1晶格缺陷層之區域，在離子通過區域中靠近第1晶格缺陷層之區域亦形成高電阻層，因此能夠使高電阻層的厚度進一步變大。

另外，形成峰值位置不同之兩個高電阻層時，在相對較深的位置藉由高能量的離子照射形成高電阻層之後，在相對較淺的位置藉由低能量的離子照射形成高電阻層為較佳。若將此順序顛倒，則用於抵達較深位置之高能量離子束通過形成於較淺位置之高電阻層。這是由於，如此一來，則有可能導致如下問題，亦即，受先形成之高電阻層影響，離子束擴散，或者抵達位置發生變化。另外，亦可以顛倒離子的照射循序，在相對較淺的位置藉由低能量的離子照射形成高電阻層之後，在相對較深的位置藉由高能量的離子照射形成高電阻層。

(從背面側的離子照射)

接著，對照射離子束之方向進行說明。在本實施方式中，藉由從半導體基板的背面側進行離子照射而形成高電阻層。這是由於，在從形成有元件區域之主面側實施離子照射之情況下，在靠近成為離子通過區域的主面之區域形成有第2晶格缺陷層，且元件區域的電阻率上升。首先，作為比較例示出在從主面側進行離子照射之情況下形成之高電阻層之後，作為本實施方式示出在從背面進行離子照射之情況。

圖11(a)~(d)表示比較例之半導體裝置 100的製造方法的一例，並示出從形成元件區域之主面側進行離子照射時的製造方法。首先，如圖11(a)所示，準備在主面102形成有元件區域106之半導體裝置100。半導體裝置100具備主面102、及具有背面104之基板108。主面102形成有元件區域106。

元件區域106設置於包括主面102之基板108 的表層部份，主面102亦可以稱為製程形成面。元件區域106為包括元件及/或配線層之電路區域。元件區域106在基板108的主面側沿橫向擴散且具有在縱向上的深度。

元件區域106至少具備1個電路元件(例如為主動元件或被動元件)。元件區域106亦可以具備例如RF-CMOS的電感器。元件區域106亦可以具備具有橫向上形成之電流路徑之所謂臥式半導體元件。元件區域106亦可以具備至少1個電子電路(類比電路或數位電路)

在主面102與背面104之間設置有非元件部份114。非元件部份114位於元件區域106下方，且為設置於元件區域106與背面104之間之部份。非元件部份114亦可以稱為未設置有構成元件區域106之電路元件之部份。

接著，如圖11(b)、(c)所示，藉由在主面102實施離子照射，在非元件部份114形成高電阻層 110a、110b。首先，藉由基於第1加速能量之離子照射在非元件部份114中遠離元件區域106之區域形成第1高電阻層110a。其後，藉由低於第1加速能量之第2加速能量之離子照射在非元件部份114中靠近元件區域106之區域形成第2高電阻層110b。藉此，如圖11(d)所示，形成第1高電阻層110a與第2高電阻層110b層疊之、深度方向上寬度較寬的、且較厚的高電阻層110。

另一方面，由於為形成高電阻層110而照射之離子通過元件區域106，因此元件區域106亦成為離子通過區域112。離子通過區域112的電阻率並不像形成有第1晶格缺陷層之高電阻層110那樣高，但藉由形成第2晶格缺陷層而導致電阻率變得高於照射之前的基板108。如此一來，則有可能藉由電阻率上升而形成於元件區域106之電路元件的響應性下降，或藉由電阻成份部份電訊號成為焦熱耳而被消耗，從而發生訊號損失。因此，在本實施方式中，從未形成有元件區域之背面側進行離子照射以防元件區域成為離子通過區域。

圖12(a)~(d)表示本實施方式之半導體裝置150的製造方法的一例。如圖12(a)所示，與比較例同樣地，準備元件區域156形成於主面152之半導體裝置150。接著，如圖12(b)、(c)所示，藉由從主面152相反側的背面154實施離子照射，從而在非元件部份164形成高電阻層160a、160b。首先，藉由基於第1加速能量之離子照射，在非元件部份164中靠近元件區域156 之區域形成第1高電阻層160a。其後，藉由基於低於第1加速能量之第2加速能量之離子照射，在非元件部份164中遠離元件區域156之區域形成第2高電阻層160b。藉此，如圖12(d)所示，形成第1高電阻層160a與第2高電阻層160b層疊之較厚的高電阻層160。

在本實施方式中，與比較例不同，由於從背面154側進行離子照射，因此非元件部份164成為離子通過區域162。由於在離子所通過區域162形成有第2晶格缺陷層，因此電阻率高於元件區域156之區域與高電阻層160相鄰而設置於非元件部份164。藉此，形成於離子通過區域162之第2晶格缺陷層有助於擴展由第1晶格缺陷層構成之高電阻層160的厚度。藉此，與僅藉由第1晶格缺陷層而形成高電阻層之情況相比，能夠形成較厚的高電阻層。

並且，藉由避免從主面152側的離子照射，能夠抑制設置於主面152之元件區域156的電阻率的上升。這是由於，本實施方式中的元件區域156在離子照射的行進方向上位於高電阻層160的前方，成為幾乎沒有離子束抵達且很難產生晶格缺陷之區域。如上所述，依本實施方式，藉由從背面側進行離子照射，能夠抑制元件區域156的電阻率的上升，並且能夠在非元件部份164形成更厚的高電阻層。

另一方面，與從主面152側進行離子照射之情況相比，在從背面154側進行離子照射之情況下，需選擇照射條件以使離子抵達更深的位置。這是由於，元件區域156設置於主面152附近，形成於與基板158的厚度(從主面152至背面154的寬度)相比較淺的位置。因此，在本實施方式中，以高能量照射較輕的離子。這是由於，藉由以高能量照射離子，能夠使離子抵達基板158的較深的位置。並且，與使用較重的離子之情況相比，藉由使用較輕的離子，能夠以較小的加速能量使離子抵達更深的位置。

在本實施方式中，例如以5MeV以上100MeV以下的加速能量照射氫(H)或氦(He)等較輕的離子。藉由使用該種照射條件，能夠使離子抵達矽晶圓中深度70μm以上1500μm以下的位置。例如，若以約60MeV的加速能量照射³He離子，則能夠使離子抵達深度800μm的位置。藉此，在使用厚度800μm的矽晶圓時，若以60MeV以下的加速能量照射³He離子，則即使從背面側進行照射亦能夠在靠近主面之位置形成高電阻層。並且，藉由設為5MeV以上的加速能量，能夠使離子束抵達較深的位置。

另外，本實施方式中所示之半導體裝置150，例如為系統LSI、SOC(System On a Chip)、或積體電路(IC)。並且，基板158為低電阻半導體基板，例如使用藉由CZ法製作之晶圓。與藉由FZ法等而製作之高電阻晶圓相比，藉由CZ法製作之晶圓的電阻率較低，且較廉價。依本實施方式，即使在使用CZ晶圓之情況下，由於能夠藉由離子照射形成高電阻層，因此與使用高電阻晶圓之情況相比能夠減少製造成本的上升。

此時，基板158的電阻率例如被調整為10Ω．cm 以下、50Ω．cm以下、100Ω．cm以下、500Ω．cm以下、或1000Ω．cm以下。形成於該基板158之高電阻層160具有大於在該基板形成高電阻層160之前的基板電阻率之峰值電阻率(例如，參閱圖5)。因此，高電阻層160的峰值電阻率例如，大於10Ω．cm、大於50Ω．cm、大於100Ω．cm、大於500Ω．cm、或大於1000Ω．cm。

另外，作為構成半導體裝置150之基板158，藉由使用擴散有p型摻雜劑之p型基板，與使用n型基板之情況相比，能夠使離子通過區域162的電阻率容易變高。其中所謂p型基板係指成為離子通過區域162之非元件部份164中包括p型摻雜劑，並非指元件區域156中是否包括有p型摻雜劑。亦即，指形成元件區域156之前的成為基座之基板158為p型基板。藉由作為基座使用p型基板，能夠提高離子通過區域162的電阻率，並且能夠以較少次數的粒子照射形成更厚的高電阻層。

(基於熱處理之電阻率變化)

接著，對高電阻層的溫度依賴性進行說明。圖13為示意性表示因熱處理所致之電阻率變化之圖表。本圖的「處理前」與圖10的(c)對應。「熱處理1」表示以200℃溫度實施1小時熱處理之後的電阻率分布，「熱處理2」表示以400℃溫度實施1小時熱處理之後的電阻率分布。如圖所示，可知在形成有第1晶格缺陷層之高電阻層34a、34b中熱處理前後的電阻率沒有太大變化。另一方面，可知在形成有第2晶格缺陷層之離子通過區域40中，因熱處理電阻率下降。

因此，若考慮到因熱量而引起之電阻率變化，存在如下問題，亦即，即使作為高電阻層能夠使用第1晶格缺陷層，亦很難應用第2晶格缺陷層。這是由於，例如，在動作上限溫度為200℃的半導體裝置形成基於第2晶格缺陷層之高電阻層時，若因使用環境半導體裝置加熱至200℃，則高電阻層的電阻率下降而可能無法維持設計時的目標性能。因此，在該種半導體裝置中，考慮不使用第2晶格缺陷層而僅使用第1晶格缺陷層來形成高電阻層，被認為係通常的設計思想。

但是，本發明者在形成第2晶格缺陷層之後，特意採用了藉由實施熱處理來穩定第2晶格缺陷層的電阻率的方法。亦即，在本實施方式中，藉由離子照射而形成第2晶格缺陷層之後實施熱處理，藉此降低並且穩定第2晶格缺陷層的電阻率。熱處理的溫度係使用半導體裝置時的設想之動作上限溫度，例如為100℃或200℃。考慮因加熱所致之電阻率的下降而形成高電阻層，並且預先實施熱處理，藉此若在動作上限溫度的範圍內，則能夠減輕事後高電阻層的電阻率下降之影響。藉此，能夠應用基於第2晶格缺陷層之高電阻層，並且能夠抑制事後因熱量引起之電阻率的變化，從而能夠提供可靠性較高的半導體裝置。

接著，說明有關形成高電阻層之製程。圖14 為表示有關本實施方式之半導體裝置的製造方法的一例之流程圖。首先，在所準備之矽晶圓藉由各種製程來形成元件(S10)，進一步形成配線(S12)。此時，藉由因熱處理引起之雜質的擴散等而基板的電阻率下降。在此，所謂電阻率發生變化之製程可列舉，例如在形成二極體或電晶體等元件或形成配線(電路)時所進行之各種熱處理。作為熱處理可列舉，熱氧化、熱擴散、CVD、退火等。由於有時藉由該等熱處理基板達到400℃以上，因此若在該製程之前形成高電阻層，則可能導致好不容易形成的高電阻層的電阻率大寬下降。

因此，在本實施方式中，在該等製程之後，藉由離子照射形成高電阻層(S14)。如此，在本實施方式中，在高電阻層形成形成製程之前，進行伴隨向半導體基板的熱處理之元件形成製程或配線(電路)形成製程。亦即，在進行成為電阻率變化的原因之一的熱處理等製程之後，形成基於離子照射之高電阻層。藉此，能夠製造確保有所希望的電阻率之半導體裝置。

在形成有保護膜(S16)，並且背面被研磨 (S18)之後，形成有高電阻層之半導體基板藉由包括熱處理之後製程(S20)被處理而成為半導體積體電路。後製程包括，例如對晶圓進行切片使其個片化之製程、藉由打線將被個片化之晶片與安裝基板進行接線之製程、用樹脂密封晶片之製程。並且，在該後製程中實施使高電阻層的電阻率熱穩定化之熱處理(退火處理)。例如，在用樹脂密封晶片之製程中，藉由將晶片加熱至樹脂固化所需的溫度來兼作密封處理和退火處理。另外，作為與樹脂密封製程不同之製程可進行退火處理。

另外，亦可以在後製程等之後形成高電阻層，但由於在半導體基板上形成有元件或配線以外的各種層或構件之狀態下進行離子照射，因此很難調整離子照射的照射條件。並且，被個片化之晶片在離子照射時很難進行定位和操作。因此，藉由在形成高電阻層的製程之後，進行實際上不產生電阻率變化之保護膜的形成，背面研磨、後製程等，而能夠節省在個片化之後進行離子照射時的工時。

以上，參閱上述實施方式對本發明進行了說明，但本發明係不限定於上述實施方式，將實施方式的構成適當進行組合和置換者亦係包含於本發明者。並且，依據本領域技術人員的知識，亦可以在本實施方式的基礎上對實施方式中的離子照射系統、加速器、晶圓搬送裝置等進行各種設計變更等變形，並且進行該種變形之實施方式亦包括於本發明的範圍之內。

在上述實施方式中，示出了改變所照射之離子的加速能量進行2次離子照射的情況。在變形例中，亦可以改變照射條件進行3次以上的離子照射。若改變加速能量增加照射次數，則由於能夠挪動由第1晶格缺陷層構成之高電阻層的位置而使其複數個層疊，因此能夠形成更厚的高電阻層。並且，位於第1晶格缺陷層跟前的離子通過區域的通過量增加，因此能夠增加藉由第2晶格缺陷層而電阻率變高之區域。

另外，亦可以不改變加速能量而僅照射1次離子。此時亦能夠使基於第1晶格缺陷層之高電阻層與基於第2晶格缺陷層之高電阻層層疊，從而形成深度方向的寬度較寬的高電阻層。

在上述實施方式中，藉由從背面則進行離子照射而形成高電阻層，但在實施例中，亦可以組合從主面側進行之離子照射而形成高電阻層。例如，由於加速器性能等制約，在藉由從背面進行離子照射很難使離子抵達元件區域附近時，藉由補充從主面側進行之離子照射來形成較厚的高電阻層。

圖15(a)~(d)係表示變形例之半導體裝置170的製造方法的一例。如圖15(a)所示，與實施方式同樣地，準備在主面172形成有元件區域176之半導體裝置170。接著，如圖15(b)、(c)所示，藉由從主面172相反側的背面174實施離子照射，在非元件部份184形成第1高電阻層180a及第2高電阻層180b。另外，由於加速器性能不足等理由，藉由從背面174側進行的離子照射形成之高電阻層180a、180b形成於遠離元件區域176之位置。此時，藉由形成有第2晶格缺陷層，在離子通過區域182形成有電阻率較高的區域。

之後，如圖15(d)所示，藉由從主面152側進行離子照射，在靠近元件區域176之區域形成第3高電阻層180c。形成有第3高電阻層180c之區域，由於遠離背面174靠近主面172，因此即使係加速能量相對較低的離子照射，亦能夠形成第3高電阻層180c。如此，藉由組合從主面側的離子照射與從背面側的離子照射，即使在加速器性能受限之情況下，亦能夠形成較厚的高電阻層180。

並且，與為了形成高電阻層180而將所有的離子照射從主面側進行之情況相比，藉由組合從主面側的離子照射與從背面側的離子照射，能夠減少通過元件區域176之離子的照射量。藉此，能夠抑制導致元件區域176的電阻率上升之影響。另外，關於離子照射的循序，可以向背面側照射離子之後從主面側照射離子，亦可以向主面側照射離子之後從背面側進行離子照射。

150‧‧‧半導體裝置

152‧‧‧主面

154‧‧‧背面

156‧‧‧元件區域

158‧‧‧基板

160‧‧‧高電阻層

160a‧‧‧第1高電阻層

160b‧‧‧第2高電阻層

162‧‧‧離子通過區域

164‧‧‧非元件部份

B‧‧‧離子束

Claims

一種半導體裝置的製造方法，係在準備了在主面形成有元件區域之半導體基板之後，從位於前述主面相反側之前述半導體基板背面側改變加速能量進行複數次離子照射，並在前述主面與前述背面之間的非元件部份形成電阻率高於前述元件區域之高電阻層，在形成前述高電阻層之後，對前述半導體基板進行熱處理。
如請求項1之半導體裝置的製造方法，其中，前述離子照射以第1加速能量進行之後，再以低於前述第1加速能量之第2加速能量進行。
如請求項1或2之半導體裝置的製造方法，其中，前述離子照射以所照射之離子能夠抵達前述半導體基板中的比前述背面更靠近前述主面之位置之加速能量進行。
如請求項1或2之半導體裝置的製造方法，其中，前述離子照射以5MeV以上100MeV以下的加速能量進行。
如請求項1或2之半導體裝置的製造方法，其中，在前述離子照射中所使用之離子種類係氫(H)原子或氦(He)原子被離子化者。
如請求項1或2之半導體裝置的製造方法，其中，從前述主面側進一步進行離子照射，並在前述非元件部份形成高電阻層。
如請求項6之半導體裝置的製造方法，其中，從前述主面側進行之離子照射以低於從前述背面側進行之離子照射的加速能量進行。
如請求項1或2之半導體裝置的製造方法，其中，前述半導體基板為在前述非元件部份擴散p型摻雜劑之p型基板。
一種半導體裝置，具備：主面，其具備元件區域；前述主面相反側的背面；以及非元件部份，位於前述主面與前述背面之間；前述非元件部份具備：第1晶格缺陷層，其電阻率高於前述元件區域；以及第2晶格缺陷層，其電阻率高於前述元件區域低於前述第1晶格缺陷層；前述第2晶格缺陷層設置於比前述第1晶格缺陷層更靠近前述背面之位置；在形成前述高電阻層之後，對前述半導體基板進行熱處理。