CN111211054A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN111211054A
CN111211054A CN201911154955.1A CN201911154955A CN111211054A CN 111211054 A CN111211054 A CN 111211054A CN 201911154955 A CN201911154955 A CN 201911154955A CN 111211054 A CN111211054 A CN 111211054A
Authority
CN
China
Prior art keywords
dopant
semiconductor body
plasma
semiconductor device
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911154955.1A
Other languages
English (en)
Inventor
H-J.舒尔策
M.耶利内克
A.毛德
T.韦本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111211054A publication Critical patent/CN111211054A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开内容涉及一种用于制造半导体器件的方法。该方法包括通过半导体本体（102）的第一表面（104）将至少一种第一掺杂剂引入到所述半导体本体（102）中。然后，实施一次或多次质子注入。该方法还包括利用基于等离子体的离子注入方法通过与第一表面（104）相对的第二表面（106）将第二掺杂剂引入到所述半导体本体（102）中，其中所述基于等离子体的离子注入方法利用所述第二掺杂剂和氢构成的复合物作为工艺气体来实施。

Description

用于制造半导体器件的方法
技术领域
本申请涉及一种用于制造半导体器件的方法。
背景技术
在制造半导体器件、例如绝缘栅双极晶体管（IGBT）或功率二极管之类的功率半导体器件时，需要接受在所需的器件特性方面的折衷，因为例如器件参数的变化可能会对器件特性产生不同的影响，例如可能导致一种器件特性的改善，同时又降低了另一种器件特性，或者半导体器件制造所基于的技术也可能导致晶片加工时的限制，例如在处理薄的或减薄的晶片时的限制。在这种背景下，本申请专注于制造半导体器件的方法的改进。
发明内容
本公开内容涉及一种用于制造半导体器件的方法。该方法包括通过半导体本体的第一表面将至少一种第一掺杂剂引入到半导体本体中。随后实施一次或多次质子注入。该方法还包括利用基于等离子体的离子注入方法通过与第一表面相对的第二表面将第二掺杂剂引入到半导体本体中，其中基于等离子体的离子注入方法利用由第二掺杂剂和氢构成的复合物作为工艺气体来实施。
本公开内容还涉及一种半导体器件。该半导体器件在具有相对的第一和第二表面的半导体本体中包括第一导电类型的漂移区。该半导体器件还包括在漂移区和第二表面之间的第一导电类型的掺杂的场终止区，其中根据上述方法通过引入第二掺杂剂来形成场终止区。
根据以下详细描述和附图，所公开的主题的其他特征和优点对于本领域技术人员变得显而易见。
附图说明
附图用于理解本发明的实施例，并入本公开内容中并构成本公开内容的一部分。附图仅示出实施例，并且与说明书一起来解释实施例。其他实施例和许多预期的优点直接从下面的详细描述中得出。附图中所示的元件和结构不必彼此按比例绘制。相同的附图标记指代相同或彼此相应的元件和结构。
图1示出了用于说明用于制造半导体器件的具有方法特征M10，M20，M30的示例性方法的示意性流程图。
图2示出了半导体本体的示意性横截面图，用于说明图1的实施例的方法特征M10。
图3示出了半导体本体的示意性横截面图，用于说明图1的实施例的方法特征M20。
图4示出了半导体本体的示意图，用于说明图1的实施例的方法特征M30。
图5是用于说明浓度分布的示意图，所述浓度分布可以利用图1中所示的实施例的方法来调节。
图6是可以利用图1所示的实施例的方法制造的半导体本体的示意性横截面图。
具体实施方式
在以下详细描述中参考附图，这些附图构成了本公开内容的一部分，并且在附图中为了说明目的而示出了特定的实施例。在该上下文中，诸如“上侧”，“底部”，“正面”，“背面”，“前面”，“后面”等方向术语指的是刚刚描述的附图的定向。由于实施例的部件可以以不同的取向来定位，所以方向术语仅用于说明，并且绝不应该理解成限制性的。
不言而喻，存在其他实施例，并且可以对实施例进行结构或逻辑上的改变，而不偏离由权利要求限定的范围。实施例的描述在这方面不是限制性的。特别是，除非上下文另外说明，否则以下描述的实施例的元件可以与所描述的实施例中其他实施例的元件组合。
在下文中，术语“有”，“包含”，“包括”，“具有”等是开放性术语，其一方面指示所述元件或特征的存在，另一方面不排除其他元件或特征的存在。除非上下文另有明确规定，否则不定冠词和定冠词既包括复数又包括单数。
术语“电连接”描述了电连接元件之间的永久性低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体的低电阻连接。术语“电耦合”包括在电耦合元件之间可以存在一个或多个位于其间的适于信号传输的元件，例如可控制以便暂时提供第一状态下的低电阻连接和第二状态下的高电阻电去耦的元件。
绝缘栅场效应晶体管（IGFET）是电压控制的器件，诸如金属氧化物半导体FET（MOSFET）。MOSFET还包括具有基于掺杂半导体材料和/或栅极电介质的栅电极的FET，所述栅极电介质不基于或不仅仅基于氧化物。
本说明书中使用的术语“水平”应该描述基本平行于半导体衬底或半导体本体的第一表面或主表面的取向。例如，所述第一表面或主表面可以是晶片或管芯或芯片的表面。
本说明书中使用的术语“垂直”应该描述基本垂直于第一表面的取向，即平行于半导体衬底或半导体本体的第一表面的法线方向来布置。
如果针对一个物理变量限定了具有一个或两个极限值的值范围，则介词“从”和“到”包括相应的极限值。因此，类型“从...到”的说明理解为“从至少...到最多”。
在图1中示出了根据一个实施例的用于制造半导体器件的示意性流程图100。半导体器件例如可以是功率半导体器件，如IGFET，MOSFET，IGBT，二极管或晶闸管。
流程图100包括可以分别具有一个或多个处理步骤的方法特征。在半导体器件的制造过程中，可以有其他处理步骤，例如在所示出的方法特征之前，之间，甚至之后。同样地，其他处理步骤可以在分配给一个方法特征的处理步骤之间进行，或者也可以与所描述的处理步骤一起进行。而且，不同方法特征的处理步骤可以一起执行或以不同顺序执行。例如，可以在方法特征M20之前或之后实施下述方法特征M30。
方法特征M10包括通过半导体本体的第一表面将至少一种第一掺杂剂引入到半导体本体中。第一掺杂剂是可以在半导体本体中作为p掺杂或n掺杂激活的掺杂剂种类，例如在由例如硅（Si）构成的半导体本体中，硅中的p型掺杂剂，如硼（B），铟（In），铝（Al）或镓（Ga）或硅中的n型掺杂剂，如磷（P），砷（As）或锑（Sb）。半导体本体例如可以包括半导体衬底，例如由单晶半导体材料、诸如硅（Si）、硅锗（SiGe），碳化硅（SiC）或III-V半导体材料构成的晶片。另外，半导体本体可以不包括或者包括一个或甚至多个例如在半导体衬底上构造的半导体层。
至少第一掺杂剂例如可以通过离子注入，通过来自扩散源的扩散或通过在层沉积期间的原位掺杂而引入到半导体本体中。当然，在每种情况下，可以使用多个扩散步骤或离子注入步骤，或者也可以使用扩散和离子注入步骤的组合来引入。至少第一掺杂剂的深度分布可以例如通过以不同能量进行离子注入或者通过外延和注入交替多次的方法（所谓的“多次外延/多次注入”方法）来实现。通过将至少第一掺杂剂通过第一表面引入半导体本体中，例如可以形成n型或p型功能半导体区域，例如IGFET，结FET（JFET）或IGBT的源极区、体区或体连接区，二极管或晶闸管的阴极或阳极区，双极型晶体管（BJT）的发射极、基极或集电极区，边缘终止结构、如结终止扩展（JTE）或横向掺杂变化（VLD）、结隔离结构的掺杂区，电阻。
方法特征M20包括实施一次或多次质子注入。一次或多次质子注入可以例如通过半导体本体的第一表面和/或与第一表面相对的第二表面来实现。第二表面可以是例如位于半导体器件的背面上的表面，并且第一表面可以是例如位于半导体器件的正面上的表面。半导体本体可以例如经由第二表面与芯片壳体的半导体载体、诸如引线框连接，例如通过焊接或低温连接来进行连接。可以在半导体本体的第一表面上形成第一负载端子以及（视器件类型而定）控制端子，并且可以在半导体本体的第二表面上形成第二负载端子。因此，半导体器件可以是例如垂直功率半导体器件，其中术语“垂直”在这里是指在负载电流情况下基本上垂直于第一和第二表面延伸的电流方向。在半导体器件被构造为IGBT或BJT的情况下，第一负载端子可以是发射极端子。在半导体器件被构造为FET或JFET的情况下，第一负载端子可以是源极端子。在半导体器件被构造为二极管或晶闸管的情况下，第一负载端子可以是阳极端子（阴极端子）。在半导体器件被构造为IGBT或BJT的情况下，第二负载端子可以是集电极端子。同样，在半导体器件被构造为FET或JFET的情况下，第二负载端子可以是漏极端子。在半导体器件被构造为二极管或晶闸管的情况下，第二负载端子可以是阴极端子（阳极端子）。在半导体器件被构造为FET，IGBT或晶闸管的情况下，控制端子可以是栅极端子。在半导体器件被构造为BJT的情况下，控制端子可以是基极端子。
一次或多次质子注入例如用于在掺杂剂分布中形成具有一个或多个峰值（峰）的场终止区。
方法特征M30包括利用基于等离子体的离子注入方法通过第二表面将第二掺杂剂引入到半导体本体中，其中基于等离子体的离子注入方法利用由第二掺杂剂和氢构成的复合物作为工艺气体来实施。基于等离子体的离子注入方法已知有多种名称和缩写，其包括但不限于以下方法：PSII（等离子体源离子注入），PIII或PI3（等离子体浸没离子注入），PII或PI2（等离子体离子注入），PIP（等离子体离子电镀），PIIID（等离子体浸没离子注入和沉积），MePIIID（金属等离子体浸没离子注入和沉积），IonClad，PLAD（等离子体掺杂），PIIP（等离子体离子浸没处理）。这些名称或缩写中的某些是同义词，而另一些则强调确定方面，诸如金属离子的存在。基于等离子体的离子注入方法能够以低的注入能量实现相对便宜的大剂量注入。
上述技术教导在几个方面是有利的。简单来说，在质子掺杂中，通过向晶体损伤中添加氢原子来进行掺杂，所述晶体损伤例如是由于注入引起的晶体损伤，如特别是半导体本体中晶格中的空位。如果不能提供足够的氢，那么不饱和的晶体损伤可能导致漏电流或甚至氢供体的补偿，这反过来可能导致必须相应提高并向上调整待注入的质子剂量。对于质子感生的场终止区，可能需要相对高的质子剂量，这可能导致制造成本增加，尤其是在必须注入多个峰的情况下如此。如果出于成本原因而限制了不同能量下所需的注入步骤的数量，则根据场终止设计，这可能导致由注入在相应的投影有效范围周围引入的氢储备彼此远远隔开。同时，一方面由于前体种类的热稳定性，另一方面由于所处理的第一表面、例如晶片正面的热稳定性（例如参见方法特征M10），可以向上限制可用于激活氢供体（HDs，与氢有关的供体）的热预算。这可能导致有时无法给注入峰之间的区域充分供应氢（H），其中在这种情况下，可能形成过低的n掺杂，这在极端情况下甚至可能导致折合成p掺杂区。
通过借助基于等离子体的离子注入，使用相对便宜的大剂量注入第一掺杂剂可以抵消这种不良效果，所述第一掺杂剂由第二掺杂剂原子与氢原子的复合物组成。如此提供的这些氢原子可以以这种方式增强质子注入的期望的掺杂效果。在掺杂硼的半导体区（诸如发射极）的情况下，可以选择B2H6构成的复合物作为工艺气体，例如可以将PH3或AsH3构成的复合物作为工艺气体用于n掺杂的半导体区（诸如发射极或接触区）。在下文中，复合物缩写为YHx，因为该表达式适用于所有复合物。另外，除了第二掺杂剂原子表示为Y之外，在该复合物中还可以存在另一种原子Z或其他原子，例如氟（F）或铬（Cr）。
在基于等离子体的离子注入过程中，等离子体中的原始工艺气体在半导体本体、例如晶片上方电离，即例如形成复合物YHx-1 +，该复合物通过电压控制从等离子体向半导体本体加速。当撞击到半导体本体并与半导体本体的晶格原子相互作用时，该复合物分解，使得进行掺杂的种类Y（例如B，P，As）和氢自由基H存在于圆片中。因此，执行掺杂种类、即方法特征M30的第二掺杂剂和氢原子的共注入。
掺杂种类例如用于形成n或p掺杂半导体区、例如背面接触或背面发射极。氢原子的共注入使得有助于改进利用方法特征M20通过质子注入制造的半导体区、例如场终止区的掺杂的激活。例如，对于多级质子感生的场终止区，有利的是，将存在于各个质子峰的注入范围末端（英文：end-of-ranges）之间的p掺杂区转换为n掺杂区，以避免不期望的pn结，所述pn结可能导致增加的漏电流和通过损耗。为此，需要足够浓度的氢原子，其例如通过扩散到达这些区域。因为基于等离子体的离子注入提供了足够多的氢原子，所以由此可以减少质子注入剂量，尤其是对于场终止区的最浅峰而言，从而降低质子注入成本。因为方法特征M30中的复合物的基于等离子体的离子注入例如在相对低的注入能量下进行，例如在1keV和30keV之间进行，所以除了改进方法特征M20中质子掺杂的激活的上述优点之外，利用该注入还可以通过提供例如仅仅部分激活的第二掺杂剂原子来实现良好的欧姆接触。
根据一个实施例，该方法还包括：在通过第一表面引入第一掺杂剂之后并且在引入第二掺杂剂之前，从第二表面减薄半导体本体。例如，半导体本体可以被减薄其原始厚度的5％至95％。根据一个实施例，减薄包括机械减薄，例如研磨、抛光、精磨或它们的组合。在减薄中，半导体衬底、例如晶片可以首先施加到合适的载体晶片上，以确保减薄过程中足够的机械稳定性。例如，通过研磨进行的机械减薄可以首先以1至数百μm/ min范围内的高速粗磨进行，然后以1至数十μm/ min范围内相对较低速度进行细磨。根据另一实施例，在机械减薄之后，通过蚀刻半导体本体来减薄。例如，这可以减少在研磨期间在半导体本体中引起的缺陷和应力，其可以损害机械稳定性。蚀刻可以例如借助于化学湿法蚀刻和/或干法蚀刻工艺、如基于等离子体的干法蚀刻工艺（RIE，反应性离子蚀刻）来进行。可以进行可选的抛光处理以减小表面粗糙度。最后，可以去除载体晶片。
根据一个实施例，在引入第二掺杂剂之后，在300℃至420℃的范围内，或者甚至在370℃至410℃的范围内的温度下实施热退火工艺。根据一个实施例，热退火工艺的持续时间是10分钟至5小时或在30分钟和4小时之间。热退火工艺用于退火半导体本体的晶体，例如对受到先前注入以及激活静止的和稳定的氢相关供体所造成的损伤的硅晶片进行退火。
根据一个实施例，热退火工艺是在完成半导体器件之前以420℃的最高温度对半导体本体进行的最后热处理。因此，例如已经完成了通过将第一掺杂剂通过第一表面引入而在半导体本体中形成所有掺杂区。同样地，通过第二表面将第一掺杂剂引入到半导体本体中并热激活，例如形成IGBT的背面发射极区也已经完成。
根据一个实施例，用于引入第二掺杂剂的基于等离子体的离子注入方法设置在用于将第一掺杂剂通过第一表面引入到半导体本体中的所有过程的下游。因此，在利用基于等离子体的离子注入方法将第二掺杂剂通过第二表面引入到半导体本体中之前已经形成要在半导体本体中在半导体本体的第一表面上形成的半导体区、例如源极区、体区、体接触区。
根据一个实施例，半导体器件被构造为IGBT。方法特征M20中的一次质子注入或多次质子注入例如用于在漂移区和背面发射极之间形成场终止区。
根据一个实施例，工艺气体具有B2H6。因此，利用方法特征M30，例如通过共注入，可以将硼作为掺杂种类引入到半导体本体中以形成背面发射极并且将氢原子引入到半导体本体中以改进根据方法特征M20的质子掺杂的激活。
根据一个实施例，半导体器件被构造为IGFET或二极管。方法特征M20中的一次质子注入或多次质子注入例如用于在IGFET或二极管的漂移区与背面接触之间形成场终止区。
根据一个实施例，工艺气体具有PH3或AsH3。因此，利用方法特征M30，例如通过共注入，可以将磷或砷作为掺杂种类引入到半导体本体中以形成背面接触，并且将氢原子引入到半导体本体中以改进方法特征M20中的质子掺杂的激活。所描述的基于等离子体的离子注入方法当然也可以设置包括其他掺杂剂原子、诸如锑、铋、铝、镓或铟的复合物的注入。
根据一个实施例，基于等离子体的离子注入方法的注入能量被设定在0.5keV和30keV之间，或尤其是在4keV和12keV之间。因此，第二掺杂剂仅在表面附近被引入到第二表面处的半导体本体中。
根据一个实施例，该方法包括形成n掺杂的场终止区，其中至少两次质子注入以不同的注入能量实施，并且所注入的质子被热激活为氢相关的供体。例如，在不同的注入能量下实施两次、三次、四次或甚至五次质子注入。根据一个实施例，质子注入随着增加的注入能量、即随着到半导体本体中的增加的侵入深度而具有减小的注入剂量。由此，例如可以以有利的方式调节场终止区沿着漂移区方向的期望分布。
根据一个实施例，在利用基于等离子体的离子注入方法引入第二掺杂剂之后，在第二表面上形成扩散势垒。扩散势垒防止或妨碍特别是氢原子从半导体本体通过第二表面向外扩散，并且可以由适合于用作氢原子势垒的材料或材料组合构成。示例性的扩散势垒材料是氮化硅。
根据另一实施例，在利用基于等离子体的离子注入方法引入第二掺杂剂之前，在第二表面上形成注入掩模，该注入掩模用作基于等离子体的离子注入方法的注入掩模。同样地，根据另一实施例，可以在第一表面上形成注入掩模，该注入掩模用作另一基于等离子体的离子注入方法的注入掩模，该另一等离子体注入方法具有掺杂剂和氢构成的复合物作为工艺气体。由此，在第一表面上掩蔽地将掺杂剂引入到半导体本体中，例如用于形成源极区或体区。例如，基于共注入而引入的氢可用于使位于第一表面上的氧化物的界面态饱和。通过第一表面的基于等离子体的离子注入的复合物例如也可以包括氟和/或氯原子。
参考图2至图6进一步说明上述实施例。
参考图2的示意性横截面图，将第一掺杂剂引入到半导体本体102中例如结合图1的方法特征M10来描述、示例性说明。在图2中用箭头示意性地表示第一掺杂剂的引入。结合上述实施例所作的关于方法特征M10的说明变通地适用。例如，半导体本体可以从第二表面106减薄，这导致半导体本体102的厚度d的减小。
参考图3的示意性横截面图，通过半导体本体102的与第一表面104相对的第二表面106实施一次或多次质子注入例如结合图1的方法特征M20来描述、示例性说明。在图3中用箭头示意性地表示一次或多次质子注入，并且氢（H）在注入之后沿垂直方向y所得的浓度分布在图3的右侧部分中借助不同能量下的两次质子注入来示意性地说明。当然，也可以进行在不同的能量下的多于两次的质子注入。
在图4中示意性地示出用于执行例如结合方法特征M30所描述的基于等离子体的离子注入的装置110的简化图。装置110例如可以是工艺室或反应器。掺杂示例性地借助掺杂掺杂剂、磷来予以描述。通过将电子加速到等离子体111中，等离子体111中的复合物的键被破坏。通过加速电压脉冲的长度以及等离子体111的电子轰击的长度可以改变被加速到半导体本体102上的掺杂剂种类。对于非常短的脉冲，例如主要或仅仅H+到达半导体本体102，因为H+相对于等离子体中的第二掺杂剂离子而言具有最低的质量惯性。因此，通过连续脉冲的长度或序列，可以视应用而定地调节所引入的氢与常规掺杂剂（在所示示例中为磷）之间的比例。半导体本体102固定在衬底载体114、例如晶片卡盘上。相对于接地的衬底载体114简化地用“ +”来表示加速度源。
该方法的共掺杂示例性地借助参考图5中示出的图的场终止分布的激活来解释。
利用根据图1中的实施例的方法特征M30，通过基于等离子体的离子注入在表面附近引入的氢示例性地作为曲线cH0示出。在热退火之后加宽的分布例如作为曲线cH1示出。引入的氢导致氢相关的供体的激活得到改进，并且特别是避免质子感生的场终止峰之间不期望的p掺杂区。这例如借助于场终止区的掺杂剂分布cFS0和cFS1来示出。掺杂剂浓度分布图cFS0是由不同能量下的两次质子注入产生，例如在方法特征M20中所描述的那样，但其中放弃了方法特征M30。然而，鉴于额外引入氢，特别是在场终止区的峰P0，P1之间的区域B中额外引入氢，方法特征M30导致氢相关的供体的激活得到改进。由此，在所示的示例中，在峰P0和P1之间的区域B中可以实现基本恒定的掺杂剂浓度。较深的质子峰（例如峰P1），其晶体损伤决定性地定义了掺杂水平，在此可以保持不变，并且可以像往常一样进行调整以适应垂直场终止掺杂曲线。因为较深的峰的剂量（例如参见图5中的峰P1）通常低于平坦峰的剂量（例如参见图5中的峰P0），所以所需的注入时间以及因此产生的成本不是主要的。因为根据方法特征M30的基于等离子体的离子注入提供了足够多的氢原子，所以尤其是对于最平坦的峰的质子注入剂量（例如参见图5中的峰P0）可以由此减少，从而以有利的方式减少质子注入成本。
参考图6的示意性横截面图，解释例如可以利用根据图1的方法制造的半导体器件101的实施例。
半导体器件101在具有相对的第一和第二表面104、106的半导体本体102中包括第一导电类型的漂移区116。半导体器件101还包括在漂移区116和第二表面106之间的第一导电类型的掺杂的场终止区118，其中场终止区118如例如根据图5中的浓度分布cFS1所说明的那样具有在垂直距离l上最靠近第二表面106的掺杂剂浓度峰值P0。氢浓度沿垂直方向y从第二表面106下降到垂直距离l的至少25％的长度上，例如参见图5中在0.25×l的范围内的氢浓度分布cH1。结合上述实施例所作的例如关于第一和第二负载端子L1，L2以及依赖于器件类型的可选控制端子C的进一步说明可以移植到图6中的实施例。根据半导体器件的类型，器件头119可以不同地形成在半导体本体的与第一表面104相邻的区域中。与第二表面106邻接的是掺杂的半导体区120、例如接触区或背面发射极。第一导电类型例如可以是n型或p型。
根据一个实施例，半导体器件101是被配置为在第一负载端子L1和第二负载端子L2之间传导大于1A的负载电流的功率半导体器件。
根据一个实施例，半导体器件101具有与第二表面106相邻的掺杂的半导体区、例如在图6中示出的掺杂的半导体区120。根据该实施例，掺杂的半导体区120的掺杂剂种类的掺杂物浓度沿着垂直方向y减小，并且由于掺杂物浓度沿着垂直方向y减小两个数量级而产生的掺杂剂种类的剂量是氢剂量的x倍，所述氢剂量是氢浓度沿垂直方向y下降两个数量级而产生的，其中x是大于1的整数。剂量之间的相关性可以归因于：在利用复合物的基于等离子体的离子注入中，例如参见图4，氢作为引入的掺杂剂种类的整数倍存在。
尽管这里已经说明和描述了特定的实施例，但是本领域技术人员将认识到，示出和描述的特定的实施例可以由各种替代和/或等效的设计方案来代替，而不脱离本发明的范围。本申请应该覆盖本文讨论的特定实施例的任何调整或变型。因此，本发明仅由权利要求及其等同物限制。

Claims (18)

1. 一种用于制造半导体器件的方法，其具有：
通过半导体本体（102）的第一表面（104）将至少一种第一掺杂剂引入到所述半导体本体（102）中；并且然后
实施一次或多次质子注入；
利用基于等离子体的离子注入方法通过第二表面（106）将第二掺杂剂引入到所述半导体本体（102）中，其中所述基于等离子体的离子注入方法利用所述第二掺杂剂和氢构成的复合物作为工艺气体来实施。
2.根据权利要求1所述的方法，还具有：
在通过第一表面（104）引入所述至少一种第一掺杂剂之后并且在引入所述第二掺杂剂之前，从所述第二表面（106）减薄所述半导体本体。
3.根据权利要求2所述的方法，其中所述减薄包括机械减薄。
4.根据权利要求3所述的方法，其中在机械减薄之后，通过蚀刻所述半导体本体（102）来减薄。
5.根据前述权利要求中任一项所述的方法，其中在引入所述第二掺杂剂之后，在300℃至420℃范围内的温度下实施热退火工艺。
6.根据权利要求5所述的方法，其中所述热退火工艺的持续时间是10分钟至5小时。
7.根据权利要求5或6所述的方法，其中所述热退火工艺是在完成所述半导体器件之前，以420℃的最高温度对所述半导体本体（102）进行的最后热处理。
8.根据前述权利要求中任一项所述的方法，其中用于引入所述第二掺杂剂的基于等离子体的离子注入方法设置在用于通过所述第一表面（104）将所述至少第一掺杂剂引入到所述半导体本体（102）中的所有过程的下游。
9.根据前述权利要求中任一项所述的方法，其中所述半导体器件是IGBT，绝缘栅双极晶体管。
10.根据前述权利要求中任一项所述的方法，其中所述工艺气体具有B2H6。
11.根据权利要求1至8中任一项所述的方法，其中所述半导体器件是IGFET，绝缘栅场效应晶体管或二极管。
12.根据权利要求1至8或11中任一项所述的方法，其中所述工艺气体具有PH3或AsH3中的至少一种。
13.根据前述权利要求中任一项所述的方法，其中所述基于等离子体的离子注入方法的注入能量被设定在0.5keV与30keV之间。
14.根据前述权利要求中任一项所述的方法，还具有：
形成n掺杂的场终止区（118），其中以不同的注入能量实施至少两次质子注入，并且将所注入的质子热激活为氢相关的供体。
15.根据前述权利要求中任一项所述的方法，其中在利用基于等离子体的离子注入方法引入所述第二掺杂剂之后，在所述第二表面（106）上形成扩散势垒。
16.根据前述权利要求中任一项所述的方法，其中在利用基于等离子体的离子注入方法引入所述第二掺杂剂之前，在所述第二表面（106）上形成注入掩模，所述注入掩模用作基于等离子体的离子注入方法的注入掩模。
17.一种半导体器件（101），其具有：
在具有相对的第一和第二表面（104、106）的半导体本体（102）中的第一导电类型的漂移区（116）；
在所述漂移区（116）和所述第二表面（106）之间的第一导电类型的掺杂的场终止区（118），其中通过根据前述权利要求中任一项所述的方法引入第二掺杂剂来制造所述场终止区（118）。
18.根据权利要求17所述的半导体器件（101），还具有：
第一表面（104）上的第一负载端子（L1）；
第二表面（106）上的第二负载端子（L2）；和
其中所述半导体器件是被配置为在第一负载端子（L1）和第二负载端子（L2）之间传导大于1A的负载电流的功率半导体器件。
CN201911154955.1A 2018-11-22 2019-11-22 用于制造半导体器件的方法 Pending CN111211054A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018129467.0A DE102018129467A1 (de) 2018-11-22 2018-11-22 Verfahren zum herstellen eines halbleiterbauelements
DE102018129467.0 2018-11-22

Publications (1)

Publication Number Publication Date
CN111211054A true CN111211054A (zh) 2020-05-29

Family

ID=70545472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911154955.1A Pending CN111211054A (zh) 2018-11-22 2019-11-22 用于制造半导体器件的方法

Country Status (2)

Country Link
CN (1) CN111211054A (zh)
DE (1) DE102018129467A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599678A (zh) * 2020-06-01 2020-08-28 江苏时代全芯存储科技股份有限公司 二极管结构的制造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245089A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Dotierverfahren und Halbleiterbauelement
US20050070073A1 (en) * 2000-08-11 2005-03-31 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US20060073684A1 (en) * 2004-09-22 2006-04-06 Hans-Joachim Schulze Method for fabricating a doped zone in a semiconductor body
US20070155183A1 (en) * 2005-12-14 2007-07-05 Stmicroelectronics S.R.L. Process for manufacturing wafers usable in the semiconductor industry
US20130207223A1 (en) * 2011-08-11 2013-08-15 Peter Irsigler Semiconductor device and method for producing a semiconductor device
CN103531450A (zh) * 2012-07-03 2014-01-22 英飞凌科技股份有限公司 用于形成横向变化掺杂浓度的方法和半导体器件
KR20140011099A (ko) * 2012-07-17 2014-01-28 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US20140073105A1 (en) * 2012-09-07 2014-03-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device with ion irradiation
CN103715074A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
CN104040692A (zh) * 2012-03-19 2014-09-10 富士电机株式会社 半导体装置的制造方法
CN104392912A (zh) * 2014-11-05 2015-03-04 中国东方电气集团有限公司 一种在半导体器件中形成n型埋层的方法
US20160064450A1 (en) * 2014-08-26 2016-03-03 Renesas Electronics Corporation Manufacturing method of semiconductor device
US20160172438A1 (en) * 2014-11-28 2016-06-16 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices using Light Ion Implantation and Semiconductor Device
US20160300938A1 (en) * 2013-12-10 2016-10-13 Ulvac, Inc. Insulated Gate Bipolar Transistor and Production Method Thereof
DE102015119648A1 (de) * 2015-11-13 2017-05-18 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050070073A1 (en) * 2000-08-11 2005-03-31 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
DE10245089A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Dotierverfahren und Halbleiterbauelement
US20060073684A1 (en) * 2004-09-22 2006-04-06 Hans-Joachim Schulze Method for fabricating a doped zone in a semiconductor body
US20070155183A1 (en) * 2005-12-14 2007-07-05 Stmicroelectronics S.R.L. Process for manufacturing wafers usable in the semiconductor industry
US20130207223A1 (en) * 2011-08-11 2013-08-15 Peter Irsigler Semiconductor device and method for producing a semiconductor device
CN104040692A (zh) * 2012-03-19 2014-09-10 富士电机株式会社 半导体装置的制造方法
CN103531450A (zh) * 2012-07-03 2014-01-22 英飞凌科技股份有限公司 用于形成横向变化掺杂浓度的方法和半导体器件
KR20140011099A (ko) * 2012-07-17 2014-01-28 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US20140073105A1 (en) * 2012-09-07 2014-03-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device with ion irradiation
CN103715074A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 采用质子辐照制备终端结构的方法
US20160300938A1 (en) * 2013-12-10 2016-10-13 Ulvac, Inc. Insulated Gate Bipolar Transistor and Production Method Thereof
US20160064450A1 (en) * 2014-08-26 2016-03-03 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN104392912A (zh) * 2014-11-05 2015-03-04 中国东方电气集团有限公司 一种在半导体器件中形成n型埋层的方法
US20160172438A1 (en) * 2014-11-28 2016-06-16 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices using Light Ion Implantation and Semiconductor Device
DE102015119648A1 (de) * 2015-11-13 2017-05-18 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599678A (zh) * 2020-06-01 2020-08-28 江苏时代全芯存储科技股份有限公司 二极管结构的制造方法
CN111599678B (zh) * 2020-06-01 2023-05-26 北京时代全芯存储技术股份有限公司 二极管结构的制造方法

Also Published As

Publication number Publication date
DE102018129467A1 (de) 2020-05-28

Similar Documents

Publication Publication Date Title
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN106356286B (zh) 包括氧扩散阻挡的半导体器件及制造方法
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN106062960B (zh) 半导体装置及半导体装置的制造方法
US10497570B2 (en) Method for manufacturing semiconductor device having buffer layer
US20150069462A1 (en) Semiconductor device and semiconductor device manufacturing method
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
US6362075B1 (en) Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
JP2012238904A (ja) 半導体装置およびその製造方法
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
CN109103247B (zh) 半导体装置及其制造方法
US10607839B2 (en) Method of reducing an impurity concentration in a semiconductor body
JP2018082058A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015072210A1 (ja) 半導体装置の製造方法
WO2012068088A1 (en) Doping of planar or three-dimensional structures at elevated temperatures
TW201906168A (zh) 引入外延層場闌區的反向傳導igbt及其製備方法
US20220285501A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2004356257A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法
CN111211054A (zh) 用于制造半导体器件的方法
WO2017186788A1 (en) Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
US9911808B2 (en) Method for forming a semiconductor device and a semiconductor device
US10580653B2 (en) Method of forming a semiconductor device
JP2004039842A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination