JP2012238904A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012238904A
JP2012238904A JP2012179090A JP2012179090A JP2012238904A JP 2012238904 A JP2012238904 A JP 2012238904A JP 2012179090 A JP2012179090 A JP 2012179090A JP 2012179090 A JP2012179090 A JP 2012179090A JP 2012238904 A JP2012238904 A JP 2012238904A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
concentration
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012179090A
Other languages
English (en)
Other versions
JP5594336B2 (ja
Inventor
Michio Nemoto
道生 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012179090A priority Critical patent/JP5594336B2/ja
Publication of JP2012238904A publication Critical patent/JP2012238904A/ja
Application granted granted Critical
Publication of JP5594336B2 publication Critical patent/JP5594336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高速・低損失であり、かつソフトなスイッチング特性を有するブロードバッファ構造の半導体装置を、ＦＺバルクウェハーを用いて安価に、かつ制御性および歩留まりよく作製すること。
【解決手段】Ｎ-型第１半導体層となるＮ-型ＦＺウェハー１０中に酸素を導入した後、ＦＺウェハー１０の表面にＰ型第２半導体層２およびアノード電極４を形成する。アノード電極４の側からＦＺウェハー１０にプロトンを照射して、ＦＺウェハー１０中に結晶欠陥１２を導入する。熱処理を行って、ＦＺウェハー１０中の結晶欠陥１２を回復させることにより、第１半導体層内の一部のネットドーピング濃度をＦＺウェハー１０の当初のネットドーピング濃度よりも高くし、所望のブロードバッファ構造を形成する。
【選択図】図２

Description

この発明は、高速・低損失であるだけでなく、ソフトリカバリー特性をも兼ね備えたダイオードまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置およびその製造方法に関する。
電力用半導体装置として、６００Ｖ、１２００Ｖまたは１７００Ｖ等の耐圧クラスのダイオードやＩＧＢＴ等がある。近時、これらのデバイスの特性改善が進んでいる。電力用半導体装置は、高効率で省電力なコンバーター−インバーター等の電力変換装置に用いられており、回転モーターやサーボモーターの制御に不可欠である。
このような電力制御装置には、低損失で省電力であり、また高速、高効率であり、さらに環境に優しい、すなわち周囲に対して悪影響を及ぼさないという特性が要求されている。このような要求に対して、ダイオードにおいては、ブロードバッファ構造が提案されている。ブロードバッファ構造とは、Ｎ-ドリフト層の平均的な濃度分布が、同層のほぼ中間付近にピーク（極大値）を有し、かつアノードおよびカソード方向に向かって、傾きをもって減少するような構造のことである（例えば、特許文献１参照。）。
ブロードバッファ構造のダイオードでは、従来のエミッタ注入効率を下げるとともにライフタイム分布の制御を行う技術（例えば、特許文献２参照。）では困難であるような高速動作（例えば、キャリア周波数：２０ｋＨｚ以上）でのソフトリカバリー特性および発振抑制効果を実現することができる。このようなブロードバッファ構造のダイオードを作製する方法として、特許文献１には、次の２つの方法が開示されている。
第１の方法は、バルク内の深い領域、すなわち半導体チップの表面から３０〜６０μｍあるいはそれよりも深い領域に、半導体基板の当初のリン濃度よりも高いリン濃度の領域をエピタキシャル成長法により形成する方法である。第２の方法は、ＦＺ（フロートゾーン）バルクウェハーにプロトンイオン（Ｈ+）を照射し、熱処理を行うことによって、バルク内部の飛程Ｒｐの近傍でプロトンをドナー化させる方法である。エピタキシャルウェハーよりもバルクウェハーの方が安価であるので、第２の方法は、第１の方法よりも安価である。
また、上記特許文献１の他にも、プロトンの照射と熱処理によるプロトンのドナー化現象を利用して高濃度のＮ+層を形成する方法が種々提案されている（例えば、特許文献３、特許文献４参照。）。その他にも、特許文献４には、酸素によるサーマルドナーを用いてＮ+層を形成する方法が開示されている。また、プロトンのドナー化を避ける必要がある場合には、プロトンの代わりにヘリウムを用いる提案がある（例えば、特許文献５参照。）。
また、安価にブロードバッファ構造を実現する方法として、アクセプタ原子で半導体基板のドナー（リン）濃度を補償することによって、ネットドーピング濃度としてバルク内部に高濃度領域を得る方法が提案されている（例えば、特許文献６参照。）。また、プロトンの照射によりシリコン基板中に欠陥を形成し、熱処理によりその残留欠陥を調整して、局所的にライフタイムを低減する方法が公知である（例えば、特許文献５、特許文献７、特許文献８参照。）。
一方、ＩＧＢＴの製造方法として、慣用の半導体基板（例えばシリコンウェハー）を研削等により薄くした後に、その研削面側から所定の濃度で原子をイオン注入し、熱処理を行う方法により、低コストで電気的損失の低いＩＧＢＴを作製する方法が公知である（例えば、特許文献９参照。）。近年、このような低コストな方法による素子の開発および製造が主流になりつつある。また、その他のダイオードの構造としては、例えば特許文献１０に開示されているようなダイオードもある。
特開２００３−３１８４１２号公報 特開平８−１４８６９９号公報 特開平９−２６０６３９号公報 特開２００１−１５６２９９号公報 特開２００３−２４９６６２号公報 特開２００５−６４４２９号公報 特開２００１−３２６３６６号公報 特開平１０−７４９５９号公報 特表２００２−５２０８８５号公報 特開２００１−１２７３０８号公報
通常ドナー原子として用いられるリンや砒素をイオン注入することにより、バルク内の深い領域に半導体基板の当初のリン濃度よりも高いドナー濃度の領域を形成するのは困難である。その理由の一つは、半導体基板にリンや砒素を一般的な１ＭｅＶの加速電圧で打ち込んでも、その飛程Ｒｐがわずか１μｍ程度であるため、３０μｍ以上の深さの領域にリンや砒素を分布させるのは実質的に不可能であるからである。
そこで、上述したように、補償によってバルク内に高濃度のドナー領域を形成したり、あるいはリンや砒素よりも軽い原子を用いることによってバルク内に高濃度のドナー領域を形成するしかない。補償による方法では、例えばボロンよりも軽くて拡散係数の高いアルミニウム、ガリウム、白金または亜鉛等を、拡散深さが３０μｍ以上となるように、１０００℃前後の比較的高温で長時間拡散させる必要がある。
特に、それらの原子を基板裏面側から導入する場合には、ウェハーを１００μｍ前後の厚さに研削・研磨した後に、その研磨面にイオン注入法でそれらの原子を導入し、拡散させる必要がある。そのため、ハンドリング時に薄いウェハーが割れてしまったり、イオン注入面にゴミが付着したりキズが付いたりして、所望の濃度の拡散領域を形成できないという問題点がある。
一方、プロトンやヘリウム等の軽い原子を用いる方法では、ウェハーを削って薄くする前に荷電粒子の照射と熱処理を行うので、上述したようなウェハーの割れやキズ等の影響は低減できる。しかしながら、ドナー化濃度の制御が難しいため、所望の濃度プロファイルを得にくいという問題点がある。
例えば前記特許文献３では、ＦＺウェハーにプロトンを、加速電圧を１０ＭｅＶとし、ドーズ量を４×１０11ａｔｏｍｓ／ｃｍ2にして照射することにより、Ｎ+高濃度層（特許文献３では、チャンネルストップ層）を形成している。得られたＮ+高濃度層の濃度は、最大で２．５×１０14／ｃｍ3であり、飛程Ｒｐ近傍の低抵抗領域の幅が２００μｍ以上と広い。
それに対して、６００Ｖや１２００Ｖの耐圧クラスの場合、上述したブロードバッファ構造を含む低濃度のＮ-ドリフト層の幅自体は１５０μｍ程度と、上記低抵抗領域の幅（
２００μｍ）よりも狭い。従って、前記特許文献３に開示された方法では、効果的なブロードバッファ構造を形成することはできない。
また、前記特許文献４には、プロトンの照射エネルギーが１ＭｅＶ以下であり、熱処理温度が３００℃以上５００℃以下であることが記載されている。しかし、ブロードバッファ構造を形成するためのプロトンの照射エネルギーについては、記載されていない。また、具体的な作製結果についても記載されていない。従って、実際にブロードバッファ構造を形成できるか否かは不明である。
また、特許文献５には、プロトンよりもヘリウムが望ましいことが記載されており、その理由として、プロトンを照射した場合、素子の耐圧が６割程度まで下がってしまうことが挙げられている。しかし、プロトンの照射により素子の耐圧が下がるのは、ブロードバッファ構造ではない、従来の一般的な構造の素子を作製しているからである。また、特許文献５には、プロトンの具体的な照射条件や熱処理条件は記載されていない。
さらに、特許文献５の図３と同文献の図４を比較すると、所望のプロファイルである図４のヘリウム照射品に対して、図３のプロトン照射品では、高濃度領域の濃度が所望の濃度の４倍程度になっており、精度よく制御できていないことがわかる。また、特許文献５、特許文献７および特許文献８には、プロトンをドナー化させることについては全く記載されていないため、プロトンをドナー化させるための制御方法が不明である。
ここで、本発明者が行った実験結果について説明する。この実験では、ＦＺ−Ｎ型シリコンウェハーにプロトンを照射し、熱処理を行った後、拡がり抵抗測定法により濃度プロファイルを直接評価した。ウェハーの比抵抗は３３０Ωｃｍであり、リン濃度は１．４×１０13／ｃｍ3であった。また、プロトンの照射エネルギーは７．９ＭｅＶであり、ドーズ量は１．０×１０12／ｃｍ2であった。そして、アルミアブソーバーを用いてプロトンの飛程がシリコン表面、すなわちプロトンの照射面から約５０μｍの深さになるようにした。なお、プロトンの照射面には、１００００オングストロームの厚さの熱酸化膜を形成した。
熱処理条件は、３５０℃で６０分と、４２０℃で６０分とした。いずれの条件でも窒素および水素雰囲気でアニールを行った。このように作製した試料を、角度が５°４４′であるマウントに貼り付け、ウェハーの断面が露出するように１／２０ダイヤモンドコンパウンドを用いて研磨した。
また、ｓｏｌｉｄ ｓｔａｔｅ ｍｅａｓｕｒｅｍｅｎｔ社製のＳＳＭ２０００を用いて試料の拡がり抵抗を測定した。その測定により得られた抵抗値をキャリア濃度に換算した結果を図５１（熱処理温度：３５０℃）と図５２（熱処理温度：４２０℃）に示す。いずれの図においても、縦軸はキャリア濃度であり、横軸はウェハー表面（プロトンの照射面）からの距離、すなわち深さである。
図５１より、３５０℃でアニールすると、表面から５０μｍの深さの近傍では、プロトンを照射したウェハー（図５１のプロトン照射後）の平均的な濃度が、プロトンを照射していないウェハー（図５１のプロトン照射前）の濃度よりも一桁低くなっていることがわかる。これは、プロトンの飛程の前後に欠陥が多く存在しており、それによってこの深さの領域で高抵抗になっているからである。従って、前記特許文献１に開示されているようなブロードバッファ構造になっていないのは明らかである。
また、図５２より、４２０℃でアニールした場合は、３５０℃でアニールした場合よりも結晶が回復されて低抵抗化しているが、プロトンの飛程の前後で、プロトンを照射したウェハー（図５２のプロトン照射後）の平均的な濃度が、プロトンを照射していないウェハー（図５２のプロトン照射前）の濃度よりも低くなっているので、ブロードバッファ構造になっていないことは明らかである。以上のように、公知のプロトン照射および熱処理の方法では、所望のブロードバッファ構造を形成することは困難である。
この発明は、上述した従来技術による問題点を解消するため、高速・低損失であり、かつソフトなスイッチング特性を有するブロードバッファ構造のダイオードまたはＩＧＢＴ等の電力用半導体装置を提供することを目的とする。また、この発明は、高速・低損失であり、かつソフトなスイッチング特性を有するブロードバッファ構造のダイオードまたはＩＧＢＴ等の電力用半導体装置を、ＦＺバルクウェハーを用いて安価に、かつ制御性および歩留まりよく作製することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層の第１主面側に設けられた、第１半導体層よりも高濃度の第２導電型の第２半導体層と、第２半導体層に接するエミッタ電極と、ゲート絶縁膜を介して、第１半導体層および第２半導体層に接するように設けられたゲート電極と、第２半導体層のうちエミッタ電極およびゲート絶縁膜に接する部分に設けられた、第１半導体層よりも高濃度の第１導電型半導体領域と、を備え、次の特徴を有する。第１半導体層中に第１半導体層の不純物濃度が極大となる箇所が少なくとも１箇所あり、かつ第１半導体層の不純物濃度が、極大となる箇所から第２半導体層および第１半導体層の第２主面側の領域の両方に向かって低くなっている。さらに、第１半導体層中の少なくとも不純物濃度が極大となる箇所に、酸素原子と水素原子とが含まれている。また、酸素原子の濃度が１．０×１０16（ａｔｏｍｓ／ｃｍ3）以上である。
また、この発明にかかる半導体装置は、上述した発明において、第１半導体層の第２主面側に設けられた第２導電型コレクタ層と、第２導電型コレクタ層に接するコレクタ電極と、をさらに備えることを特徴とする。また、この発明にかかる半導体装置は、上述した発明において、第１半導体層と第２導電型コレクタ層との間に設けられ、第１半導体層および第２導電型コレクタ層に接する、第１半導体層よりも高濃度の第１導電型の第３半導体層をさらに備えていてもよい。また、この発明にかかる半導体装置は、上述した発明において、第１半導体層のエミッタ電極側の領域に含まれる酸素原子の不純物濃度は、第１半導体層中の他の領域よりも低くなっていてもよい。
また、上述した課題を解決し、目的を達成するため、本発明にかかる半導体装置は、第１導電型半導体層の第１主面側に第２導電型アノード層を有する。また、第１導電型半導体層の第２主面側に第１導電型カソード層を有する。第２導電型アノード層および第１導電型カソード層は、第１導電型半導体層よりも高濃度である。
第１導電型半導体層中には、第１導電型半導体層の不純物濃度が極大となる箇所が少なくとも１箇所存在する。また、第１導電型半導体層の不純物濃度は、その極大となる箇所から第２導電型アノード層および第１導電型カソード層の両方に向かって低くなる。さらに、その不純物濃度が極大となる箇所に、酸素原子と、酸素よりも軽い原子が含まれている。この発明において、酸素より軽い原子は、水素であってもよい。酸素原子の濃度が１．０×１０16（ａｔｏｍｓ／ｃｍ3）以上であってもよい。
また、この発明にかかる半導体装置は、上述した発明において、第１導電型半導体層と第１導電型カソード層との間に、第１導電型半導体層よりも高濃度で、かつ第１導電型カソード層よりも低濃度の第１導電型カソードバッファ層をさらに備えていてもよい。
本発明にかかる半導体装置によれば、第１半導体層（第１導電型半導体層）の不純物濃度が極大となる箇所に、酸素原子と酸素よりも軽い原子とからなる複合ドナーが存在することにより、所望のブロードバッファ構造が形成される。また、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造が形成される。
また、上述した課題を解決し、目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の第１半導体層の第１主面側に設けられた、第１半導体層よりも高濃度の第２導電型の第２半導体層と、第１半導体層の第２主面側に設けられた、第１半導体層よりも高濃度の第１導電型の第３半導体層と、を備えた半導体装置の製造方法であって、次の特徴を有する。まず、第１導電型の半導体基板中に酸素を導入する酸素導入工程を含む。この半導体基板は、第１導電型の第１半導体層となる。次いで、半導体基板の第１主面または第２主面に荷電粒子を照射する第１欠陥導入工程を含む。これによって、第１半導体層に結晶欠陥が導入される。次いで、半導体基板の第１主面または第２主面に荷電粒子を照射する第２欠陥導入工程を含む。これによって、第１半導体層の、第１欠陥導入工程で結晶欠陥が導入された領域から半導体基板の第２主面側に離れた領域に結晶欠陥が導入される。次いで、熱処理を行う。これによって、結晶欠陥が回復し、第１半導体層内の２箇所のネットドーピング濃度が半導体基板の当初のネットドーピング濃度よりも高くなる。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、酸素を導入した後に、半導体基板の第１主面側に第２半導体層を形成してから、荷電粒子の照射を行うようにしてもよい。この場合、熱処理によって結晶欠陥を回復させた後、半導体基板の第２主面を研削し、その研削により露出した面の側に第３半導体層を形成するようにしてもよい。あるいは、半導体基板中に、酸素とともに第１導電型不純物を導入して第３半導体層を形成し、その反対側の面に第２半導体層を形成してから、荷電粒子を照射するようにしてもよい。また、第１欠陥導入工程前に、半導体基板の第１主面に金属−酸化膜−半導体からなる絶縁ゲート構造を形成してもよい。
いずれの方法においても、荷電粒子がプロトンであり、そのドーズ量が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０14ａｔｏｍｓ／ｃｍ2以下であるとよい。また、熱処理温度は、２５０℃以上５００℃以下、好ましくは、３００℃以上４５０℃以下、より好ましくは３５０℃以上４２０℃以下であるのがよい。
本発明にかかる半導体装置の製造方法によれば、第１半導体層中に、酸素原子と酸素よりも軽い原子、例えばプロトンとからなる複合ドナーを存在させることができ、それによって所望のブロードバッファ構造を形成することができる。また、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造を形成することができる。熱処理温度が２５０℃よりも低かったり、５００℃よりも高いと、酸素のドナー化温度（４５０〜５００℃）やプロトン等の起因欠陥の回復度合いとの兼ね合いにより、複合ドナーが生じない。
本発明にかかる半導体装置によれば、高速・低損失であり、かつソフトなスイッチング特性を有するブロードバッファ構造のダイオードまたはＩＧＢＴ等が得られる。また、本発明にかかる半導体装置の製造方法によれば、高速・低損失であり、かつソフトなスイッチング特性を有するブロードバッファ構造のダイオードまたはＩＧＢＴ等を、ＦＺバルクウェハーを用いて安価に、かつ制御性および歩留まりよく作製することができる。
本発明の実施の形態１にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。 本発明の実施の形態１にかかる半導体装置の製造プロセスを示す図である。 本発明の実施の形態１にかかる半導体装置の製造プロセスを示す図である。 実施の形態１のプロトン照射および３５０℃での熱処理によるウェハーの濃度プロファイルを示す図である。 実施の形態１のプロトン照射および４２０℃での熱処理によるウェハーの濃度プロファイルを示す図である。 実施の形態１のプロトン照射および３５０℃での熱処理によるウェハーの濃度プロファイルを示す図である。 実施の形態１のプロトン照射後のアニール温度とブロードバッファ部分の積分濃度の関係を示す図である。 実施の形態１のプロトン照射後のアニール温度とプロトンのドーズ量とブロードバッファ部分の積分濃度の関係を示す図である。 実施の形態１のダイオードの逆回復波形を示す図である。 従来のダイオードの逆回復波形を示す図である。 単相チョッパー回路の構成を示す図である。 本発明の実施の形態２にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。 本発明の実施の形態２にかかる半導体装置の製造プロセスを示す図である。 本発明の実施の形態２にかかる半導体装置の製造プロセスを示す図である。 本発明の実施の形態３にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。 本発明の実施の形態３にかかる半導体装置の製造プロセスを示す図である。 本発明の実施の形態３にかかる半導体装置の製造プロセスを示す図である。 コンバーター−インバーター回路の構成を示す図である。 力率改善回路の構成を示す図である。 マトリクスコンバーター回路の構成を示す図である。 実施の形態４にかかる半導体装置の構成およびネットドーピング濃度を示す図である。 実施の形態５にかかる半導体装置の構成、ネットドーピング濃度、酸素濃度および水素濃度を示す図である。 実施の形態６にかかる半導体装置のシリコン基板中の酸素原子濃度とダイオードの逆回復ピーク電圧の関係を示す図である。 実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。 実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７において比較となる半導体装置の断面ＳＲ分布測定の結果を示す図である。 実施の形態７にかかる半導体装置のブロードバッファ層の形成状況をまとめた表である。 実施の形態７にかかる半導体装置のシート抵抗の測定結果を示す図である。 実施の形態８のウェハーの熱処理温度とライフタイムの関係を示す図である。 従来のプロトン照射および３５０℃での熱処理によるウェハーの濃度プロファイルを示す図である。 従来のプロトン照射および４２０℃での熱処理によるウェハーの濃度プロファイルを示す図である。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。図１において半導体装置の断面図１００に示すように、Ｎ-ドリフト層となるＮ型の第１半導体層１の一方の主面側に、Ｐアノード層となるＰ型の第２半導体層２が形成されている。また、第１半導体層１の他方の主面側に、Ｎ+カソード層となるＮ型の第３半導体層３が形成されている。そして、第２半導体層２の表面には、アノード電極４が形成されている。また、第３半導体層３の表面には、カソード電極５が形成されている。
図１においてアノード電極からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１１０に示すように、第１半導体層１のネットドーピング濃度は、第１半導体層１のほぼ中間付近にピークを有し、第２半導体層２および第３半導体層３に向かって、傾きをもって減少している。すなわち、実施の形態１の半導体装置は、ブロードバッファ構造となっている。第２半導体層２と第３半導体層３のネットドーピング濃度は、ともに第１半導体層１のネットドーピング濃度よりも高い。
一例として、実施の形態１の半導体装置を、耐圧が１２００Ｖクラスで、定格電流が１５０Ａとなるように、チップサイズを１０ｍｍ×１０ｍｍとして作製した場合の各部のネットドーピング濃度および寸法を例示する。寸法については、第２半導体層２とアノード電極４との界面を基準とし、特に断らない限り、この界面からの距離で表す。
第２半導体層２と第１半導体層１との界面までの距離は、３μｍである。第３半導体層３とカソード電極５との界面までの距離は、１４０μｍである。第１半導体層１と第３半導体層３との界面から、第３半導体層３とカソード電極５との界面までの距離、すなわち第３半導体層３の厚さは、０．５μｍである。
第２半導体層２のネットドーピング濃度は、アノード電極４との界面において５×１０16ａｔｏｍｓ／ｃｃであり、第１半導体層１に向かって低くなり、第１半導体層１との界面では、５×１０13ａｔｏｍｓ／ｃｃよりも低い。第１半導体層１のネットドーピング濃度は、第２半導体層２との界面では、５×１０13ａｔｏｍｓ／ｃｃよりも低いが、第２半導体層２との界面近傍で５×１０13ａｔｏｍｓ／ｃｃとなる。以下では、濃度を示す単位としてａｔｏｍｓ／ｃｃとａｔｏｍｓ／ｃｍ3を用いて説明するが、「ｃｃ」と「ｃｍ3」は同じである。
そして、第１半導体層１のほぼ中間付近でピークとなる箇所のネットドーピング濃度は、１．５×１０14ａｔｏｍｓ／ｃｃである。また、第１半導体層１の、第３半導体層３との界面およびその付近におけるネットドーピング濃度は、５×１０13ａｔｏｍｓ／ｃｃである。第３半導体層３のネットドーピング濃度は、第１半導体層１との界面において５×１０13ａｔｏｍｓ／ｃｃであり、カソード電極５に向かって高くなり、カソード電極５との界面で１×１０19ａｔｏｍｓ／ｃｃとなる。
図１においてアノード電極からの距離−プロトン分布の特性図１２０に示すように、第１半導体層１のネットドーピング濃度がピークとなる箇所までの距離は、６０μｍである。この距離は、製造段階で第２半導体層２の表面にプロトンを照射したときのプロトンの飛程Ｒｐに等しい。このプロトンの飛程Ｒｐの前後でプロトンの濃度が高い。第１半導体層１には酸素原子が導入されており、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造が形成されている。
次に、実施の形態１にかかる半導体装置の製造プロセスについて説明する。ここでは、一例として、図１に例示した寸法およびネットドーピング濃度の半導体装置（耐圧：１２００Ｖクラス、定格電流：１５０Ａ）を製造する場合について説明する。図２および図３は、製造プロセスを示す図である。まず、図２の断面図２００に示すように、半導体基板として、比抵抗が４０〜１２０Ωｃｍ、例えば９０Ωｃｍ（リン濃度５．０×１０13ａｔｏｍｓ／ｃｃ）のＦＺウェハー１０を用意する。
そして、図２の断面図２１０に示すように、このＦＺウェハー１０の両面にリンガラス１１を塗布し、窒素および酸素雰囲気で例えば１２５０℃、１００時間の熱処理を行って、両面からリン（Ｐ）を拡散させる。この熱処理によって、ＦＺウェハー１０の両面からウェハー内に大量の酸素（Ｏ）が導入され、ＦＺウェハー１０における酸素濃度は、固溶限界濃度（約１×１０18ａｔｏｍｓ／ｃｃ）となる。
次いで、断面図２１０に一点鎖線で示すように、ＦＺウェハー１０を研削し、ウェハー表面の高濃度のリン拡散層２１１を除去する。それによって、図２の断面図２１２に示すように、高濃度リン層２１１からなる第３半導体層２１４を有する薄ウェハー２１３が得られる。この薄ウェハー２１３の一方の表面をポリッシュ（研磨）して鏡面に仕上げる。このＦＺウェハー１０のミラー仕上げ面には、後のダイオードのプロセス工程において、第２半導体層２、ガードリングエッジ構造およびアノード電極４が形成される。ＦＺウェハー１０の厚さは、この研削およびポリッシュ（研磨）後に例えば５００μｍになるように、予め選定されている。
ＦＺウェハー１０のミラー仕上げ面での比抵抗は、例えば９０Ωｃｍである。ＦＺウェハー１０の他方の表面は、リンガラス１１を除去したままの状態である。この面の表面濃度は、例えば１×１０20ａｔｏｍｓ／ｃｍ3程度であり、高濃度のリンが例えば８０μｍ
程度の深さまで拡散している。
次いで、図２の断面図２２０に示すように、標準的なダイオードのプロセス工程によって、Ｐアノード層となる第２半導体層２、図示しないガードリングエッジ構造、絶縁膜６およびアノード電極４を形成する。第２半導体層２の濃度は、例えば５×１０16ａｔｏｍｓ／ｃｃであり、その深さは、例えば３μｍである。また、アノード電極４の材料は、例えばＡｌ−Ｓｉ１％である。
次いで、図２の断面図２３０に示すように、アノード電極４の側からＦＺウェハー１０に、サイクロトロンにより加速されたプロトンを照射する。その際、サイクロトロンの加速電圧は、例えば７．９ＭｅＶであり、プロトンのドーズ量は、例えば１．０×１０12ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバーを用い、その厚さを調節して、プロトンの飛程がＦＺウェハー１０の半導体とアノード電極４との界面から６０μｍとなるようにする。断面図２３０において、×印は、プロトンの照射によりＦＺウェハー１０内に生じた結晶欠陥１２を表す。
次いで、図３の断面図３００に示すように、例えば３５０℃で１時間の熱処理を水素雰囲気で行い、結晶欠陥１２を回復させる。それによって、ＦＺウェハー１０の半導体とアノード電極４との界面から６０μｍの深さのところを中心としてその前後に高濃度領域１３ができる。この高濃度領域１３によって、所望のブロードバッファ構造が形成される。
次いで、図３の断面図３１０に示すように、ＦＺウェハー１０の、リンガラス１１が除去された状態のままの面に対して研削やウエットエッチングを行い、ＦＺウェハー１０を所定の厚さにする。１２００Ｖクラスの場合、この段階でのＦＺウェハー１０の厚さは、典型的には１００〜１６０μｍである。実施の形態１では、この段階でのＦＺウェハー１０の厚さは、例えば１４０μｍである。
次いで、ＦＺウェハー１０の、研削やウエットエッチングが行われた面に対してリン等のＮ型不純物をイオン注入する。その際の加速電圧は、例えば５０ｋｅＶであり、ドーズ量は、例えば１×１０15ａｔｏｍｓ／ｃｍ2である。次いで、そのイオン注入面に対して、ＹＡＧ第２高調波レーザ等のレーザ光をダブルパルス法にて照射する。
ここで、ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。ダブルパルス法については、特開２００５−２２３３０１号公報に詳述されている。
ダブルパルス法によりレーザ光を照射する際のエネルギー密度は、レーザ光の照射エリアごとに、合計で例えば３Ｊ／ｃｍ2である。また、ダブルパルスの遅延時間は、例えば３００ｎｓｅｃである。このレーザ照射によって、その前にイオン注入されたリン等のＮ型不純物が電気的に活性化して、Ｎ+カソード層となる第３半導体層３ができる。
最後に、図３の断面図３２０に示すように、第３半導体層３の表面にチタン、ニッケルおよび金の順で金属を成膜し、第３半導体層３にオーミック接触するカソード電極５を形成し、半導体装置（ダイオード）が完成する。ＦＺウェハー１０の、第２半導体層２と第３半導体層３の間の部分は、第１半導体層１となる。図３の特性図３３０は、断面図３２０の半導体装置に対応するネットドーピング濃度のプロファイルである。
ここで、本発明者が行った実験結果について説明する。この実験では、図２の製造プロセスと同じ条件でＦＺ−Ｎ型シリコンウェハーに酸素を導入し、ウェハーの表面に１００００オングストロームの厚さの熱酸化膜を形成し、その表面にプロトンを照射した。ウェハーの比抵抗は３３０Ωｃｍであり、リン濃度は１．４×１０13／ｃｍ3であった。プロトンの照射エネルギーを７．９ＭｅＶとし、ドーズ量を１．０×１０12／ｃｍ2とした。
その後、水素雰囲気で熱処理を行った。熱処理条件を３５０℃で６０分と、４２０℃で６０分とした。得られた試料を角度が５°４４′であるマウントに貼り付け、ウェハーの断面が露出するように１／２０ダイヤモンドコンパウンドを用いて研磨し、その露出面に対してｓｏｌｉｄ ｓｔａｔｅ ｍｅａｓｕｒｅｍｅｎｔ社製のＳＳＭ２０００を用いて拡がり抵抗を測定した。
測定により得られた抵抗値をキャリア濃度に換算した結果を図４（熱処理温度：３５０℃）と図５（熱処理温度：４２０℃）に示す。いずれの図においても、縦軸はキャリア濃度であり、横軸はウェハー表面（プロトンの照射面）からの距離である。
図４より、３５０℃でアニールすると、表面から５０μｍの深さの近傍では、プロトンを照射したウェハー（図４のプロトン照射後）の平均的な濃度が、プロトンを照射していないウェハー（図４のプロトン照射前）の濃度、すなわちウェハーの当初の濃度よりも高くなっており、所望のブロードバッファ構造ができていることがわかる。なお、図４において、ウェハー表面からおよそ１５μｍの深さまでに高濃度領域（低抵抗領域）があるのは、酸化膜からの酸素の拡散によるものである。
また、図５より、４２０℃でアニールした場合には、ウェハー表面から６０μｍを越える深さまで、ウェハーの当初の濃度よりも高い高濃度領域が拡がっている。これは、４２０℃の熱処理で酸素および水素原子が拡散したことが原因であると考えられる。
図４の縦軸をｌｏｇスケールから線形スケールに直したグラフを図６に示す。図６に示すように、キャリア濃度（ネットドーピング濃度）の分布は滑らかではなく、局所的に濃度の増減が生じている。これは、拡がり抵抗測定値に測定ばらつきがあることと、プロトンの入射によって残留ダメージ（欠陥）がシリコン中に局所的に残り、その欠陥によってキャリアの移動度が低下することが原因である。
本実施の形態１におけるブロードバッファ構造でも、前記特許文献１の図７７に開示されているような、局所的なネットドーピング濃度の変化が物理的に生じる。しかしながら、前記特許文献１に開示されているように、逆回復特性における空間電荷領域のピン止め効果や耐圧特性は、電界強度の分布で決まる。そして、その電界強度分布は、ネットドーピング濃度の空間的な積分値に比例する。
それゆえ、このような濃度の局所的な増減、例えばある位置でのネットドーピング濃度の１０％程度の増減までは、無視してもかまわない。従って、本明細書においては、ブロードバッファ構造とは、このような濃度の微小な増減を含んでおり、平均的な濃度分布が局所的なピーク値からアノードおよびカソード方向に向かって傾きをもって減少する構造のことを意味する。
図７は、プロトン照射後のアニール温度とブロードバッファ部分の不純物の積分濃度の関係を示す図である。プロトンのドーズ量は、１×１０12ａｔｏｍｓ／ｃｍ2である。ここで、ブロードバッファ部分の積分濃度とは、前記特許文献１の段落［００２３］および［００２４］に開示されている計算方法と同じ方法で算出した値であり、逆回復特性等を決めるものである。この値は、前記特許文献１によれば８×１０11ａｔｏｍｓ／ｃｍ2以下であることが望ましい。
図７より、アニール温度が２５０℃よりも低い温度または５００℃よりも高い温度になると、積分濃度が急激に減少することがわかる。これは、２５０℃よりも低い温度または５００℃よりも高い温度では、酸素のドナー化温度（４５０〜５００℃）や、プロトンに起因する欠陥の回復度合いとの兼ね合いによって、複合ドナー化が生じないことが原因であると考えられる。従って、アニール温度は、２５０℃以上５００℃以下であることが望ましい。
図８は、プロトン照射後のアニール温度とプロトンドーズ量とブロードバッファ部分の不純物の積分濃度の関係を示す図である。上述したようにブロードバッファ部分の積分濃度が８×１０11ａｔｏｍｓ／ｃｍ2以下であることが望ましいことと、アニール温度が２５０〜５００℃であることが望ましいこととの兼ね合いから、所望のブロードバッファ構造を形成するには、プロトンのドーズ量は、１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０13ａｔｏｍｓ／ｃｍ2以下であるのが望ましい。
以上の説明、並びに図４および図５と図５１および図５２との比較から、ブロードバッファ構造を形成するためには、プロトンの照射により基板に水素原子を導入するだけでなく、基板に酸素が含まれていることが極めて重要であるということは、明らかである。また、熱処理によって酸素との相互作用により複合ドナーとなるためには、酸素よりも軽い原子を照射する必要がある。従って、照射する原子としては、Ｈ、Ｈｅ、Ｌｉ、ＢｅおよびＢの中でＨやＨｅが好ましく、特にＨ（プロトン）が望ましい。これら原子をイオン化して照射する。
図９は、図１のダイオードの室温での逆回復波形を示す図であり、図１０は、特許文献９に開示されているダイオードの室温での逆回復波形を示す図である。これらの図において、Ｉａｋはアノード電流であり、Ｖａｋはアノード・カソード間の電圧である。いずれも、図１１に示す単相チョッパー回路２０における波形図である。
単相チョッパー回路２０では、逆回復順電流が１５Ａで定格電流の１／１０であり、ＤＣバス電圧が９００Ｖであり、負荷インダクタンスＬｍが１ｍＨである。また、スイッチングＩＧＢＴは、標準的な１２００Ｖ／１５０ＡのＦＳ（フィールドストップ型）−ＩＧＢＴであり、そのゲート抵抗は、オン側で０Ωであり、オフ側で３３Ωである。主回路の回路浮遊インダクタンスＬｓは２００ｎＨである。図９および図１０から明らかなように、最も結晶欠陥を回復させているＦＺウェハーを用いた低コストなダイオードにおいても、本実施の形態１のように、酸素とプロトンによりブロードバッファ構造を形成したほうが、発振のないソフトリカバリーであることがわかる。
実施の形態２．
図１２は、本発明の実施の形態２にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。図１２において半導体装置の断面図１２００に示すように、実施の形態２の半導体装置は、図１に示す実施の形態１の半導体装置において、第１半導体層１と第３半導体層３の間に、第１半導体層１よりも高濃度で、かつ第３半導体層３よりも低濃度である、Ｎカソードバッファ層となる第４半導体層７を設けたものである。その他の構成は実施の形態１と同様であるので、同一の符号を付して説明を省略する。
一例として、実施の形態２の半導体装置の各部のネットドーピング濃度および寸法を例示する。ただし、実施の形態１で例示した値と異なる値のみ説明する。図１２においてアノード電極からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１２１０に示すように、第４半導体層７のネットドーピング濃度は、第１半導体層１との界面における５×１０13ａｔｏｍｓ／ｃｃから、第３半導体層３に向かって高くなる。
第３半導体層３のネットドーピング濃度は、第４半導体層７との界面からカソード電極５に向かって高くなり、カソード電極５との界面で１×１０19ａｔｏｍｓ／ｃｃとなる。また、第３半導体層３とカソード電極５との界面までの距離は、１２０μｍである。
図１２においてアノード電極からの距離−プロトン分布の特性図１２２０に示すように、第１半導体層１のネットドーピング濃度がピークとなる箇所までの距離は、５０μｍであり、この前後でプロトンの濃度が高い。また、深さが１１０〜１４０μｍの領域において、プロトンの濃度が高い。
５０μｍの深さの付近でプロトンの濃度が高いのは、ブロードバッファ構造を形成しているからである。また、１１０〜１４０μｍの深さの領域でプロトンの濃度が高いのは、第４半導体層７を形成しているからである。なお、第３半導体層３とカソード電極５との界面までの距離が１２０μｍであるにもかかわらず、深さが１１０〜１４０μｍの領域においてプロトンの濃度が高いとしたが、これは、後述するように、製造段階において１２０μｍよりも厚い研削前のウェハーに、プロトンを、その飛程が１１０〜１４０μｍとなるように照射するからである。
このように、第４半導体層７を設けることによって、半導体装置に逆バイアスが印加されて空乏層が第３半導体層３に向かって拡張する際に、空乏層が第３半導体層３に到達するのを防ぐことができる。第３半導体層３の厚さは、わずか０．５μｍ程度である。そのため、第３半導体層３を形成する際にパーティクルによるイオン注入の遮蔽やキズ等によって、第３半導体層３の形成が完全ではない場合、第４半導体層７がないと、第１半導体層１とカソード電極５が直接コンタクト（接触）してしまい、漏れ電流が増加してしまう。第４半導体層７を設けることによって、このような現象を防止することができる。
次に、実施の形態２にかかる半導体装置の製造プロセスについて説明する。ここでは、一例として、図１２に例示した寸法およびネットドーピング濃度の半導体装置（耐圧：１２００Ｖクラス、定格電流：１５０Ａ）を製造する場合について説明する。図１３および図１４は、製造プロセスを示す図である。まず、図１３の断面図１３００、断面図１３１０、断面図１３１１および断面図１３２０に示すように、実施の形態１と同様にして、リン（Ｐ）および固溶限界濃度まで酸素が導入されたＦＺウェハー１０のミラー仕上げ面に、標準的なダイオードのプロセス工程によって、第２半導体層２、図示しないガードリングエッジ構造、絶縁膜６およびアノード電極４を形成する。
次いで、図１３の断面図１３３０に示すように、アノード電極４の側からＦＺウェハー１０に実施の形態１と同じ条件でプロトンを照射する。ただし、アルミアブソーバーの厚さを調節して、プロトンの飛程がＦＺウェハー１０の半導体とアノード電極４との界面から５０μｍとなるようにする（図１２、特性図１２２０のＲｐ１）。断面図１３３０において、第２半導体層２に近い側の×印は、この飛程Ｒｐ１を５０μｍとしたときのプロトンの照射によりＦＺウェハー１０内に生じた結晶欠陥１２を表す。
続いて、プロトンの飛程がＦＺウェハー１０の半導体とアノード電極４との界面から１１０〜１４０μｍとなるようにアルミアブソーバーの厚さを調節して（図１２、特性図１２２０のＲｐ２）、アノード電極４の側からＦＺウェハー１０に実施の形態１と同じ条件でプロトンを照射する。断面図１３３０において、第２半導体層２から遠い側の×印は、この飛程Ｒｐ２を１１０〜１４０μｍとしたときのプロトンの照射によりＦＺウェハー１０内に生じた結晶欠陥１４を表す。
なお、２回目のプロトンの照射については、アノード電極４の反対側から照射してもよい。アノード電極４の反対側とは、アノード電極４をＦＺウェハー１０のおもて面に形成するとすれば、ウェハーの裏面側のことである。裏面側から２回目のプロトン照射を行った場合のプロトンの分布を、図１２の特性図１２２０に破線で示す。
次いで、図１４の断面図１４００に示すように、実施の形態１と同じ条件で熱処理を行う。それによって、１回目のプロトン照射でできた結晶欠陥１２の回復による第１の高濃度領域１３と、２回目のプロトン照射でできた結晶欠陥１４の回復による第２の高濃度領域１５ができる。第１の高濃度領域１３によって、所望のブロードバッファ構造が形成される。第２の高濃度領域１５によって、第４半導体層７が形成される。
次いで、図１４の断面図１４１０に示すように、実施の形態１と同様にして、ＦＺウェハー１０を例えば１２０μｍの厚さにする。そして、図１４の断面図１４２０に示すように、実施の形態１と同様にして、第３半導体層３およびカソード電極５を形成し、半導体装置（ダイオード）が完成する。ＦＺウェハー１０の、第２半導体層２と第４半導体層７の間の部分は、第１半導体層１となる。図１４の特性図１４３０は、断面図１４２０の半導体装置に対応するネットドーピング濃度のプロファイルである。
実施の形態３．
図１５は、本発明の実施の形態３にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。図１５において半導体装置の断面図１５００に示すように、実施の形態３の半導体装置は、図１に示す実施の形態１の半導体装置において、第３半導体層３を厚くしたものである。その他の構成は実施の形態１と同様であるので、同一の符号を付して説明を省略する。
一例として、実施の形態３の半導体装置の各部のネットドーピング濃度および寸法を例示する。ただし、実施の形態１で例示した値と異なる値のみ説明する。図１５においてアノード電極からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１５１０に示すように、第１半導体層１と第３半導体層３との界面までの距離、および第３半導体層３とカソード電極５との界面までの距離は、それぞれ８０μｍおよび２５０μｍである。従って、第３半導体層３の厚さは、１７０μｍである。
また、第３半導体層３の、カソード電極５との界面におけるネットドーピング濃度は、１×１０20ａｔｏｍｓ／ｃｃである。図１５においてアノード電極からの距離−プロトン分布の特性図１５２０に示すように、第１半導体層１のネットドーピング濃度がピークとなる箇所までの距離は、５０μｍであり、この前後でプロトンの濃度が高く、ブロードバッファ構造を形成している。
次に、実施の形態３にかかる半導体装置の製造プロセスについて説明する。ここでは、一例として、図１５に例示した寸法およびネットドーピング濃度の半導体装置（耐圧：１２００Ｖクラス）を製造する場合について説明する。図１６および図１７は、製造プロセスを示す図である。まず、図１６の断面図１６００に示すように、半導体基板として、実施の形態１と同様のＦＺウェハー１０を用意する。ただし、ＦＺウェハー１０の厚さを５００μｍとする。
次いで、図１６の断面図１６１０に示すように、実施の形態１と同様にして、ＦＺウェハー１０の両面からリンを拡散させる。ただし、熱処理の時間を２００時間として、リンを１７０μｍの深さまで拡散させ、厚さ１７０μｍの高濃度リン層１６を形成する。このとき、ＦＺウェハー１０の両面からウェハー内に大量の酸素が導入され、ＦＺウェハー１０における酸素濃度は、固溶限界濃度（約１×１０18ａｔｏｍｓ／ｃｃ）となる。
次いで、断面図１６１０に一点鎖線で示すように、ＦＺウェハー１０を研削し、ウェハー表面の高濃度のリン拡散層１６を除去して２５０μｍの厚さにする。それによって、図１６の断面図１６２０に示すように、高濃度リン層１６からなる第３半導体層３を有する厚さ２５０μｍの薄ウェハー１７が得られる。この薄ウェハー１７の表面を研削およびポリッシュ（研磨）して、鏡面に仕上げる。この段階で、薄ウェハー１７の厚さ２５０μｍのうち、９０Ωｃｍの高比抵抗である領域の厚さは８０μｍとなる。
そして、薄ウェハー１７の、第３半導体層３ではない側の表面は、ミラー仕上げの面になっており、その比抵抗は９０Ωｃｍである。一方、薄ウェハー１７の、第３半導体層３の側の表面は、リンガラスを除去したままの状態である。この面の表面濃度は、例えば１×１０20ａｔｏｍｓ／ｃｍ3程度であり、高濃度のリンが、薄ウェハー１７の、第３半導体層３の側の表面から例えば１７０μｍ程度の深さまで拡散している。
次いで、図１６の断面図１６３０に示すように、標準的なダイオードのプロセス工程によって、薄ウェハー１７の、第３半導体層３ではない側の表面に第２半導体層２、図示しないガードリングエッジ構造、絶縁膜６およびアノード電極４を形成する。次いで、図１７の断面図１７００に示すように、アノード電極４の側から薄ウェハー１７に実施の形態１と同じ条件でプロトンを照射する。ただし、アルミアブソーバーの厚さを調節して、プロトンの飛程が薄ウェハー１７の半導体とアノード電極４との界面から５０μｍとなるようにする。断面図１７００において、×印は、プロトンの照射により薄ウェハー１７内に生じた結晶欠陥１２を表す。
次いで、図１７の断面図１７１０に示すように、実施の形態１と同じ条件で熱処理を行う。それによって、結晶欠陥１２の回復による高濃度領域１３ができ、所望のブロードバッファ構造が形成される。次いで、図１７の断面図１７２０に示すように、実施の形態１と同様にして、カソード電極５を形成し、半導体装置（ダイオード）が完成する。薄ウェハー１７の、第２半導体層２と第３半導体層３の間の部分は、第１半導体層１となる。
図１７の特性図１７３０は、断面図１７２０の半導体装置に対応するネットドーピング濃度のプロファイルである。この実施の形態３のように、リンを拡散させて深いカソード拡散層を残しても、ブロードバッファ構造の効果により、従来のダイオードよりも低損失でソフトリカバリーなダイオードが得られる。
なお、本発明は、ダイオードに限らず、通常のＩＧＢＴや逆阻止ＩＧＢＴに適用することもできる。本発明を適用したＩＧＢＴ等では、低損失で、かつ発振を抑えたターンオフを実現できる。特に、逆阻止ＩＧＢＴを作製する際には、ＦＺバルクウェハーを用い、そのおもて面にゲート構造やエミッタ構造やエッジ構造を作製し、電子線を１００ｋＧｙ以下で照射した後に、ウェハー全体の最終的な厚さが１００μｍ前後になるようにウェハーの裏面を研削および研磨し、研削による露出面に対してボロンのイオン注入とレーザ照射によるボロンの活性化工程がある。
一方、ターンオフ時には、ダイオードの逆回復と同様に表側から空乏層が広がり、キャリアが消滅していくが、ダイオードの場合と同様に、キャリアの急激な消滅を抑えることができるので、発振のないスムーズなターンオフが可能となる。従って、低損失でソフトリカバリーなダイオードや、発振のないスムーズなターンオフが可能なＩＧＢＴを作製することができる。また、そのような特性を有するＩＧＢＴモジュールを用いたＰＷＭインバーター等の電力変換装置において、過電圧破壊やＥＭＩノイズの発生を抑えることができる。
図１８、図１９および図２０は、実施の形態１〜３のダイオードやＦＳ−ＩＧＢＴの適用例を示す図である。図１８に示すコンバーター−インバーター回路３０は、効率良く誘導電動機やサーボモーター等を制御することが可能で、産業や電気鉄道等で広く用いられる。図１９に示す力率改善回路（ＰＦＣ回路）４０は、ＡＣ−ＡＣ変換の入力電流を正弦波状に制御して波形改善をはかる回路であり、スイッチング電源用に用いられる。図２０の回路図２０００は、マトリクスコンバーター回路５０の全体図であり、回路図２０１０は、マトリクスコンバーター回路５０のスイッチング部５１の構成を示す図である。
上記各実施の形態１〜３によれば、ブロードバッファ構造により、最も効率的に逆回復損失の低減とソフトリカバリー特性が得られるという効果を奏する。また、ＦＺウェハーを用いており、かつエピタキシャル成長工程がないので、従来よりも著しく安価であるという効果を奏する。さらに、実施の形態１および２では、ウェハーを研削して薄ウェハー化する前に、ブロードバッファ構造を形成するためのプロトンの照射や熱処理を行うので、これらの処理の際にウェハーが割れたりするのを防ぐことができる。
実施の形態３では、薄ウェハー化してからプロトンの照射や熱処理を行うが、薄ウェハーがこれらの処理で割れてしまうほどには薄くないので、これらの処理の際にウェハーが割れたりするのを防ぐことができる。従って、歩留まりよく製造することができる。また、第３半導体層３を薄ウェハー化した後にトランスパレンシーに形成するので、より一層、逆回復損失の低減に有利である。
ところで、プロトンやヘリウムをＳＯＩ（シリコン・オン・インシュレーター）基板に照射し、熱処理を行うことによって、プロトンやヘリウムの照射によって誘起された欠陥により酸素を外方へ拡散させ、ＳＯＩ基板中の残留酸素を除去し、ドナー濃度を低減させる方法が公知である（例えば、特開昭６３−２７０８３号公報）。この方法と本発明方法とは、趣旨および効果の点で全く異なる。
つまり、本発明は、酸素を除去せずにシリコン中に残留させるものであり、特開昭６３−２７０８３号公報に開示された方法とは、目的および方法が本質的に異なる。また、本発明は、酸素と水素（プロトン）により複合欠陥を形成させてドナー化させるものであり、特開昭６３−２７０８３号公報に開示された方法とは、作用が異なる。さらに、本発明は、ネットドーピング濃度（この場合はドナー濃度）を高くするものであり、特開昭６３−２７０８３号公報に開示された方法とは、効果も全く異なる。
また、特開昭６３−２７０８３号公報に開示された方法によれば、ＭＯＳの閾値を安定化させることができる。それに対して、本発明では、ダイオードの場合にはＭＯＳ構造が存在しない。あるいは、本発明をＭＯＳデバイスへ適用した場合でも、本発明の作用および効果は、Ｎ-ドリフト層に対するものであり、シリコン表面に形成されるＭＯＳ構造への影響はない、という点で、本発明は特開昭６３−２７０８３号公報に開示された方法とは異なる。
実施の形態４．
図２１は、実施の形態４にかかる半導体装置の構成およびネットドーピング濃度を示す図である。図２１において半導体装置の断面図２１００に示すように、この半導体装置は、ＦＳ（フィールドストップ）型のＩＧＢＴである。Ｎ-ドリフト層となるＮ型の第１半
導体層１の一方の主面側に、Ｐベース層となるＰ型の第２半導体層２が形成されている。また、第１半導体層１の他方の主面側には、第１半導体層１よりも不純物濃度が高いＮ型のフィールドストップ層となる第３半導体層３が形成されている。また、第３半導体層３の表面には、Ｐコレクタ層２１０４が形成されている。
また、第２半導体層２の表面には、エミッタ電極２１０５が形成されている。また、第１半導体層１および第２半導体層２に接するように、ゲート絶縁膜２１０６およびゲート電極２１０７からなるＭＯＳゲート構造が形成されている。さらに、第２半導体層２のうちエミッタ電極２１０５およびゲート絶縁膜２１０６に接する部分にＮ+ソース領域２１０８が形成されている。また、Ｐコレクタ層２１０４の表面には、コレクタ電極２１０９が形成されている。
図２１において、エミッタ電極２１０５からの距離−ネットドーピング濃度（ｌｏｇ）の特性図２１１０に示すように、第１半導体層１のネットドーピング濃度は、第１半導体層１のほぼ中間付近に高濃度領域２１１３のピークを有し、第２半導体層２および第３半導体層３に向かって、傾きをもって減少している。すなわち、実施の形態４の半導体装置は、ブロードバッファ構造となっている。このブロードバッファ構造は、高濃度領域２１１３により形成される。第２半導体層２、第３半導体層３およびＰコレクタ層２１０４のネットドーピング濃度は、ともに第１半導体層１のネットドーピング濃度よりも高い。
一例として、実施の形態４の半導体装置を、耐圧が１２００Ｖクラスで、定格電流が１５０Ａとなるように、チップサイズを１０ｍｍ×１０ｍｍとして作製した場合の各部のネットドーピング濃度および寸法を例示する。寸法については、第２半導体層２とエミッタ電極２１０５との界面を基準とし、特に断らない限り、この界面からの距離で表す。
第２半導体層２と第１半導体層１との界面までの距離は、３μｍである。Ｐコレクタ層２１０４とコレクタ電極２１０９との界面までの距離は、１４０μｍである。第３半導体層３とＰコレクタ層２１０４との界面から、Ｐコレクタ層２１０４とコレクタ電極２１０９との界面までの距離、すなわちＰコレクタ層２１０４の厚さは、０．５μｍである。
第２半導体層２のネットドーピング濃度は、エミッタ電極２１０５との界面において５×１０16ａｔｏｍｓ／ｃｃであり、第１半導体層１に向かって低くなり、第１半導体層１との界面では、５×１０13ａｔｏｍｓ／ｃｃよりも低い。第１半導体層１のネットドーピング濃度は、第２半導体層２との界面では、５×１０13ａｔｏｍｓ／ｃｃよりも低いが、第２半導体層２との界面近傍で５×１０13ａｔｏｍｓ／ｃｃとなる。
そして、第１半導体層１のほぼ中間付近でピークとなる箇所のネットドーピング濃度は、１．５×１０14ａｔｏｍｓ／ｃｃである。また、第１半導体層１の、第３半導体層３との界面およびその付近におけるネットドーピング濃度は、５×１０13ａｔｏｍｓ／ｃｃである。
第３半導体層３のネットドーピング濃度は、第１半導体層１との界面において５×１０13ａｔｏｍｓ／ｃｃであり、Ｐコレクタ層２１０４に向かって高くなる。第３半導体層３のネットドーピング濃度は、Ｐコレクタ層２１０４との界面近傍で第１半導体層１のピークのネットドーピング濃度である１．５×１０14ａｔｏｍｓ／ｃｃよりも高くなるが、Ｐコレクタ層２１０４との界面では、５×１０13ａｔｏｍｓ／ｃｃよりも低い。
Ｐコレクタ層２１０４のネットドーピング濃度は、第３半導体層３との界面において５×１０13ａｔｏｍｓ／ｃｃよりも低いが、コレクタ電極２１０９に向かって高くなり、コレクタ電極２１０９との界面で１×１０18ａｔｏｍｓ／ｃｃとなる。
第１半導体層１のネットドーピング濃度がピークとなる箇所までの距離は、６０μｍである。この距離は、製造段階で第２半導体層２の表面にプロトンを照射したときのプロトンの飛程Ｒｐに等しい。このプロトンの飛程Ｒｐの前後でプロトンの濃度が高い。第１半導体層１には酸素原子が導入されており、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造が形成されている。
実施の形態５．
図２２は、実施の形態５にかかる半導体装置の構成、ネットドーピング濃度、酸素濃度および水素濃度を示す図である。図２２において半導体装置の断面図２２００に示すように、この半導体装置は、ＮＰＴ（ノンパンチスルー）型のＩＧＢＴに逆阻止能力を持たせた逆阻止ＩＧＢＴである。
図２２において、符号１は、Ｎ-ドリフト層となるＮ型の第１半導体層である。符号２
は、Ｐウェル領域となるＰ型の第２半導体層である。符号２２０１はＮ型のエミッタ領域、符号２２０２はゲート絶縁膜、符号２２０３はゲート電極、符号２２０４は層間絶縁膜、符号２２０５はＰコレクタ層、符号２２０６は側面Ｐコレクタ層、符号２２０７はエミッタ電極、符号２２０８はコレクタ電極である。
逆阻止型ＩＧＢＴにはダイオード動作があるため、Ｎ型のブロードバッファ層を設けることで、ＩＧＢＴ動作だけでなく、ダイオード動作の改善も可能である。このブロードバッファ層は、側面Ｐコレクタ層２２０６に到達しても、してなくても構わない。図２２において、符号２２１０はエミッタ電極２２０７からの距離−ネットドーピング濃度（ｌｏｇ）の特性図、符号２２２０はエミッタ電極２２０７からの距離−酸素分布の特性図、符号２２３０はエミッタ電極２２０７からの距離−水素分布の特性図である。
逆阻止ＩＧＢＴの場合、シリコン基板のおもて面から裏面までの厚さは、特に限定しないが、例えば、耐圧６００Ｖでは１００μｍであり、耐圧１２００Ｖでは１８０μｍ程度である。エミッタ電極２２０７からの距離−酸素分布の特性図２２２０に示すように、逆阻止ＩＧＢＴでは、基板おもて面側、すなわち第１半導体層１のエミッタ電極側の領域において、酸素濃度が低くなっている。
エミッタ電極２２０７からの距離−水素分布の特性図２２３０に示すように、プロトンは、その飛程が基板中の裏面側半分、すなわち酸素濃度が高い領域に入るように照射される。例えば、プロトンの飛程は、耐圧６００Ｖでは裏面から２５μｍ（表面からは７５μｍ）程度であり、耐圧１２００Ｖでは裏面から５０μｍ（表面からは１３０μｍ）程度である。このようにすれば、特にダイオード動作時の発振を抑制でき、放射ノイズを抑えることができる。
実施の形態６．
図２３は、実施の形態６にかかる半導体装置のシリコン基板中の酸素原子濃度とダイオードの逆回復ピーク電圧（逆回復中のサージ電圧）の関係を示す図である。図２３において、縦軸は、規格化された値である。この実施の形態６の半導体装置は、前述の方法により作製されたブロードバッファダイオードである。
図２３に示すように、基板中の酸素濃度により、プロトン照射および熱処理後の、ブロードバッファ層の濃度および移動度の値が変化し、ダイオードの逆回復特性が変わってくる。酸素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上であれば、ブロードバッファ層は問題なく形成され、逆回復におけるサージ電圧を抑制できることがわかる。
それに対して、酸素濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満の場合には、ブロードバッファ層のドナー濃度が低くなるだけでなく、欠陥濃度が高くなるため、ダイオードの逆回復特性は、従来と同じになり、発振やサージ電圧の増加が見られる。従って、シリコン基板中の酸素の濃度は、１×１０16ａｔｏｍｓ／ｃｍ3以上であるのが望ましい。
一方、拡散時の温度が１３００℃である場合の酸素の固溶度は、１×１０18／ｃｍ3である（「シリコンの科学」（リアライズ社、１９９６年０６月））。従って、シリコン基板中の酸素の最大濃度は、１×１０18ａｔｏｍｓ／ｃｍ3となる。以上より、望ましくは、シリコン基板中の酸素の濃度は、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるのがよい。
実施の形態７．
図２４〜図２９は、実施の形態７にかかる半導体装置のＣＶ測定によるキャリア濃度分布測定の結果を示す図である。ここでは、３３０ΩｃｍのＦＺ−Ｎ型シリコンウェハー（表面は鏡面仕上げ）に裏面からリンを１×１０20／ｃｍ3、８０μｍの深さまで拡散させた厚さ５００μｍのウェハー（サイズは任意、例えば、直径５または６インチ）を用いる。
このリンの拡散時に、ウェハー内に酸素原子が導入される。以下、この酸素を含むウェハーをＤＷウェハーとする。ＤＷウェハーとは、リン等の不純物とともに酸素を拡散させたウェハーのことである。ここでは、前記実施の形態６より、ウェハー中の酸素の濃度は、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下とする。
このウェハーに対して、おもて面からプロトンＨ+をドーズ量１．０×１０11〜１．０×１０14／ｃｍ2、および加速電圧７．９ＭｅＶにて照射する。さらに、３００℃から５００℃まで５０℃刻みの各温度で６０分間の熱処理を行う。
ＣＶ測定では、ｓｏｌｉｄ ｓｔａｔｅ ｍｅａｓｕｒｅｍｅｎｔ社製のＣＶ測定装置ＳＳＭ４９５ハードプローブを用いる。測定素子は、次のように作製する。上述したウェハーに、初期酸化膜を８０００オングストロームの厚さに成長させて表面活性部（アノード電極が接触する部分）をエッチングし、そこにボロンを１×１０13／ｃｍ2のドーズ量で、１００ｋｅＶの加速電圧でイオン注入する。
その後、１１５０℃、２００分で熱処理をして、Ｐアノード層およびエッジ構造部分のガードリングＰ層を形成する。その後、ＰＳＧ膜を１．５μｍ成長させて活性部をエッチングし、Ａｌ−Ｓｉ１％を表面にスパッタリングで成長させた後、パターンニングによりアノード電極を形成する。
その後、７．９ＭｅＶの加速電圧でドーズ量１×１０11〜１×１０14／ｃｍ2、おもて面からの飛程Ｒｐを４０μｍにしてプロトン照射を行う。そして、窒素または水素雰囲気で３００℃〜５００℃（５０℃刻み）の各条件で熱処理を行う。その後、裏面にＴｉ／Ｎｉ／Ａｕを合計１μｍ程度の厚さに蒸着して、最終的にＰｉＮダイオードを作製する。このダイオードの活性面積（表面のアルミ電極とＰアノード層が接している部分の面積）は０．７２ｃｍ2である。
このように、ガードリングをエッジ構造にして高比抵抗ウェハーを用いれば、ＣＶ測定を行う際に、空乏層端の影響を受けることなしに、装置の最大印加電圧２５０Ｖにて空乏層が広がる幅約１５０μｍに渡り容量を測定できる。そのため、ドナー化の度合いにもよるが、プロトンの飛程Ｒｐ、すなわちおもて面から４０μｍの位置も空乏化するので、その位置近傍のキャリア濃度を測定できる。
空乏層幅Ｗにおけるキャリア濃度Ｎ（Ｗ）は、次の（１）式にて与えられ、Ｒｐ近傍における正味のドナー濃度分布がわかる。ただし、（１）式において、印加電圧をＶ、容量をＣ、真空の誘電率をε０、シリコンの比誘電率をεｓ、素子の活性面積をＡとする。
Figure 2012238904
図２４、図２５および図２６は、それぞれ、プロトンのドーズ量が１．０×１０11／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＣＶ測定結果である。また、図２７、図２８および図２９は、それぞれ、プロトンのドーズ量が１．０×１０12／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＣＶ測定結果である。
図３０〜図３５は、ＤＷウェハーの代わりに、ウェハー裏面のリン拡散を行わない通常のＦＺウェハーを用いて測定素子を作製し、ＣＶ測定を行った結果を示す図である。測定素子の作製方法は、上述したＤＷウェハーを用いる場合と同様である。ＤＷウェハーを用いる場合との違いは、リン拡散時に導入された過飽和の酸素がウェハー中に存在しない（あるいは、検出限界の１×１０15／ｃｍ3以下）ことと、拡散による熱履歴がないことである。
図３０、図３１および図３２は、それぞれ、プロトンのドーズ量が１．０×１０11／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＣＶ測定結果である。また、図３３、図３４および図３５は、それぞれ、プロトンのドーズ量が１．０×１０12／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＣＶ測定結果である。
図３６〜図４１は、実施の形態７にかかる半導体装置の断面ＳＲ分布測定の結果を示す図である。ここでは、上述したＣＶ測定の場合と同様の方法にて形成されたＤＷウェハーを用い、ＣＶ測定の場合と同様の方法にて測定素子を作製する。ＳＲ分布測定には、ｓｏｌｉｄ ｓｔａｔｅ ｍｅａｓｕｒｅｍｅｎｔ社製のＳＲ測定装置ＳＳＭ２０００を用いる。
サンプルのマウント（研磨）角度は５°４４′であり、研磨面の最終仕上げには１／２０μｍダイヤモンドコンパウンドを用いる。また、図２４〜図２９において用いられる試料との違いは、シリコン結晶の比抵抗が１２０Ωｃｍ（３．８３×１０13／ｃｍ3）であることであり、その他の点については同じである。
図３６、図３７および図３８は、それぞれ、プロトンのドーズ量が１．０×１０11／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＳＲ分布測定結果である。また、図３９、図４０および図４１は、それぞれ、プロトンのドーズ量が１．０×１０12／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＳＲ分布測定結果である。
図４２〜図４７は、ＤＷウェハーの代わりに、ウェハー裏面のリン拡散を行わない通常のＦＺウェハーを用いて測定素子を作製し、ＳＲ分布測定を行った結果を示す図である。測定素子の作製方法およびＤＷウェハーを用いる場合との違いについては、上述した通りである。
図４２、図４３および図４４は、それぞれ、プロトンのドーズ量が１．０×１０11／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＳＲ分布測定結果である。また、図４５、図４６および図４７は、それぞれ、プロトンのドーズ量が１．０×１０12／ｃｍ2であり、熱処理温度が３００℃、３５０℃および４００℃の試料のＳＲ分布測定結果である。
また、プロトン（Ｈ+）の代わりに、ヘリウムイオン（Ｈｅ2+）を用いる。加速電圧を２４ＭｅＶとし、ドーズ量を１×１０12／ｃｍ2とし、飛程Ｒｐを４０μｍとしてヘリウムイオン照射した試料を同様のプロセスにて形成し、ＣＶ測定およびＳＲ分布測定を行う。
図４８は、プロトンまたはヘリウムイオンの照射による、ブロードバッファ層の形成状況をまとめた表である。図４８に示す表には、ＣＶ測定による評価とＳＲ測定による評価のそれぞれについて、イオン種とその照射量、および熱処理の有無とその熱処理温度における形成状況がまとめられている。
図４８において、「◎」は、良好に形成、すなわちイオンの飛程部分を濃度の最大ピークとする所望の形状（山形状）の濃度分布が得られて、かつバルクシリコンの濃度よりもネット濃度が高くなっていることを表す。つまり、ブロードバッファ層が良好に形成されていることを表す。「○」は、ＣＶ測定評価が一部装置限界のため不十分であるが、所望の山形状の濃度分布が得られていることを表す。
「△」は、不十分、すなわち所望の山形状の濃度分布が得られていないか、またはＳＲ測定の値がＣＶ測定値より小さいことを表す。移動度が低下すると、ＳＲ測定の値がＣＶ測定値より小さくなる。「×」は、所望の山形状の濃度分布が得られていないことを表す。
酸素を含むウェハーを用いた場合（表において、ＤＷ、ＣＺ−ＦＺの場合）、照射量が１×１０11〜１×１０12ａｔｏｍｓ／ｃｍ2であり、熱処理温度が３００℃〜４００℃であれば、ブロードバッファ層が良好に形成されていることがわかる。従って、この範囲の条件での処理が望ましい。
さらに、測定限界を超えているが、所望の山形状の濃度分布が得られているものを含めてもよい。この場合には、照射量が１×１０14ａｔｏｍｓ／ｃｍ2までであってもよいし、熱処理温度が４５０℃以下であってもよい。
図２４〜図４８より、次のことがわかる。まず、図２４〜図２９に示すように、ＤＷウェハーにプロトンを照射する場合、基板濃度（１．４×１０13ａｔｏｍｓ／ｃｍ3）に対して深さ４０μｍを中心に、ドナー化をおこして高濃度になっていることが分かる。これは、図４８に「◎」または「○」で示すように、プロトンの照射直後、すなわち熱処理を行う前の段階でも確認される。この分布が、ブロードバッファ構造となる。
熱処理温度が３００℃以上４００℃以下では、ブロードバッファ構造が形成されている。ＣＶ測定結果の図示を省略するが、図４８に示すように、熱処理温度が４００℃で高ドーズ量（１×１０13／ｃｍ2または１×１０14／ｃｍ2）の場合には、おもて面から深さ２０μｍ程度の領域も高濃度化している。
一方、ＣＶ測定結果の図示を省略するが、熱処理温度が４５０℃以上で低ドーズ量（１×１０11／ｃｍ2または１×１０12／ｃｍ2）では、ほとんど基板濃度まで回復し、プロトンの照射によるドナーが消滅している。ＣＶ測定結果の図示を省略するが、熱処理温度が４５０℃以上でも、高ドーズ量では、ドナー化による高濃度領域が若干存在する。
このように、ＤＷウェハーへのプロトン照射の場合は、全ドーズ量に渡り、ブロードバッファ構造を形成し、特に３００℃以上４５０以下が、その形成に有効な温度範囲である。ＣＶ測定結果の図示を省略するが、ヘリウムイオン照射の場合は、熱処理温度が４５０℃以上で飛程Ｒｐ近傍に濃度のピークが見られるが、プロトンの場合と比べてドナー化濃度が低い。
図３０〜図３５に示すように、通常のＦＺウェハーにプロトンを照射する場合、ＤＷウェハーの結果と比べると、ドナー化によるネットドーピング濃度の増加の割合が小さく、最大１／３程度である。これより、ウェハー中に酸素が含まれている方が、ドナー化を効果的に促進していることが分かる。ただし、熱処理温度が４００℃よりも高いと、ＤＷウェハーを用いる場合と比べて、おもて面から深さ２０μｍまでの間にサーマルドナーの影響がでないので、４００℃〜４５０℃の温度範囲、例えば４２０℃以上の温度での熱処理が必要である場合には、通常のＦＺウェハーを用いてもよい。
図３６〜図４１に示すように、ＤＷウェハーにプロトンを照射する場合、ＳＲ測定とＣＶ測定における濃度分布の大きな違いは、飛程Ｒｐ近傍のドナー濃度が、ＳＲ測定では低濃度を示す条件が多いことである。プロトンのドーズ量が１×１０11／ｃｍ2または１×１０12／ｃｍ2である場合、ＳＲ測定結果の図示を省略するが、熱処理なし（プロトンの照射直後）のときの測定濃度は、基板と同レベルである。
熱処理温度４５０℃のときのＳＲ測定結果の図示を省略するが、熱処理温度が３００℃〜４５０℃に渡って飛程Ｒｐをピークに高濃度（ドナー）化している。しかし、ＳＲ測定結果の図示を省略するが、ドーズ量が１×１０13／ｃｍ2および１×１０14／ｃｍ2と増加するにつれて、熱処理温度が３５０℃以下の場合に、飛程Ｒｐ近傍（〜深さ約２０μｍまで）の濃度が大きく減少している。また、曲線が滑らかではなく、キンクが生じている。
これは、軽イオン照射によるキャリア移動度の低下が原因である。イオン照射を行う場合、被照射体（シリコン）では、イオンが非弾性衝突を繰り返して停止するまでの間、シリコンがイオンからエネルギーを受け取る。それによって、イオン透過領域でシリコンの部分溶融が生じ、その結果、欠陥が生じる。この欠陥は、主に転位（線欠陥）であり、この転位線を中心に空間電荷が生じる。この空間電荷は、キャリアを散乱するため、電子の散乱緩和時間が短くなり、移動度が低下する（「半導体評価技術」（河東田編著、産業図書、１９８９）のＰ４２を参照）。
図４２〜図４７に示すように、通常のＦＺウェハーにプロトンを照射する場合、ＤＷウェハーを用いる場合と比べて、ＳＲ測定における濃度低下が大きく、最大で濃度が１桁小さくなっている。つまり、通常のＦＺウェハーを用いる方が、ＤＷウェハーを用いるよりも、移動度の低下が大きい。
図２４〜図２９と図３０〜図３５を比較すると、通常のＦＺウェハーでは、ＤＷウェハーに比べて、ドナー化濃度が１／３ほど小さくなっているので、移動度も１／３に減少していることになる。このように、ウェハー中に酸素が含まれていることによって、イオン照射時における移動度の低下を抑制することができる。
図４９は、ＤＷウェハーを用いた測定素子で、照射したプロトンの飛程Ｒｐを２μｍとし、他は前述と同じ処理（熱処理）を施したウェハー表面のシート抵抗を測定した結果を示す図である。シート抵抗は、最表層の抵抗を最も反映するので、表層から深さ２μｍ近傍までの抵抗率がわかる。シート抵抗Ｒｓおよび拡散深さｘｊと、拡散領域の平均比抵抗ρｓとの間には、次の（２）式の関係が成り立つ。
Figure 2012238904
図４９に示すように、ＤＷウェハーでは、熱処理温度が３５０℃以上において、シート抵抗が約２００Ω／□に飽和している。これは、ＣＶ測定のキャリア濃度分布の深さ下限（最表層〜５μｍ程度）が、平均濃度で約１×１０15／ｃｍ3程度になっていることを示
している。
これは、サーマルドナーだけではなく、水素と酸素およびシリコンの複合ドナーが、安定的に最表層に残っていることを示している。以上のことから、酸素を含有するＤＷウェハーを用いて、上述したドーズ量でプロトンを照射し、上述した温度範囲で熱処理することが、安定的なブロードバッファ層の形成にとって、有効である。なお、シート抵抗については、プロトンのドーズ量が１×１０13／ｃｍ2または１×１０14／ｃｍ2の場合も、良好な結果が得られている。
実施の形態８．
一般に、イオン照射には、前記特許文献５、７および８に開示されているように、ウェハーの少数キャリアのライフタイムを下げる効果がある。このライフタイム低下とドナー化との関連について調べた結果について説明する。
図５０は、実施の形態８のウェハーの熱処理温度とライフタイムの関係を示す図である。ここでは、１×１０11〜１×１０13／ｃｍ2のドーズ量でプロトンを照射し、種々の温度で熱処理を行ったウェハーと、ヘリウムイオンを照射し、種々の温度で熱処理を行ったウェハーと、酸化膜１０００オングストロームのみを形成したベアウェハーについて、ライフタイムの測定を行う。
ライフタイム測定には、コベルコ科研のＬＴＡ−１２００ＥＰを使用する。図５０には、ウェハー内４９点の多点測定における平均値が示されている。図５０より、ドーズ量が１×１０12／ｃｍ2以上でのプロトンの照射では、３５０℃〜４００℃の間でライフタイムが大きく変化していることがわかる。
プロトンの照射と熱処理を行っていないベアウェハーのライフタイムは、４００μｓ程度である。それに対して、その値（４００μｓ程度）までは回復していないものの、熱処理温度が４００℃以上であれば、プロトンを照射したウェハーのライフタイムは１０μｓ前後であり、デバイスの特性（ダイオード順電圧、逆回復損失等）の制御の点から望ましい。
しかし、上述したように、ドナー化によるブロードバッファプロファイルの形成条件としては、熱処理温度が３００℃〜４５０℃以下であるのが望ましい。従って、これらの結果から、プロトンのドーズ量は、１×１０11／ｃｍ2以上１×１０14／ｃｍ2以下であり、熱処理温度は、３００℃以上４５０℃以下、好ましくは３５０℃以上４２０℃以下であるのがよい。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度、電圧値や電流値、温度や時間等の処理条件などの種々の値は一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明は第１導電型をＰ型とし、第２導電型をＮ型としても同様に成り立つ。
さらに、上述した実施の形態では、プロトンの照射領域のライフタイムは、もともとのウェハーのライフタイム（１５〜３０μｓ）まで回復しているが、プロトンの照射量などの条件や、回復熱処理の条件（温度、時間、雰囲気など）を変更して、プロトンの照射領域のライフタイム値を低減させてもよい。また、本発明は、１２００Ｖクラスに限らず、６００Ｖや１７００Ｖ、あるいはそれ以上の耐圧クラスでも同様に適用可能である。
例えば、６００Ｖクラスである場合には、ウェハーの比抵抗は２０〜９０Ωｃｍであり、最終厚さが５０〜７０μｍである。１７００Ｖクラスである場合には、ウェハーの比抵抗は８０〜２００Ωｃｍであり、最終厚さが１２０〜２００μｍである。
以上のように、本発明にかかる半導体装置およびその製造方法は、電力用半導体装置に有用であり、特に、電気的損失および放射電磁ノイズの低い、環境問題を考慮したＩＧＢＴモジュールやＩＰＭ（インテリジェントパワーモジュール）に適している。
１ 第１半導体層
２ 第２半導体層
３ 第３半導体層

Claims (15)

  1. 第１導電型の第１半導体層の第１主面側に設けられた、前記第１半導体層よりも高濃度の第２導電型の第２半導体層と、
    前記第２半導体層に接するエミッタ電極と、
    ゲート絶縁膜を介して、前記第１半導体層および前記第２半導体層に接するように設けられたゲート電極と、
    前記第２半導体層のうち前記エミッタ電極および前記ゲート絶縁膜に接する部分に設けられた、前記第１半導体層よりも高濃度の第１導電型半導体領域と、
    を備え、
    前記第１半導体層中に前記第１半導体層の不純物濃度が極大となる箇所が少なくとも１箇所あり、かつ前記第１半導体層の不純物濃度が、前記極大となる箇所から前記第２半導体層および前記第１半導体層の第２主面側の領域の両方に向かって低くなり、
    さらに、前記第１半導体層中の少なくとも不純物濃度が前記極大となる箇所に、酸素原子と水素原子とが含まれており、
    前記酸素原子の濃度が１．０×１０16（ａｔｏｍｓ／ｃｍ3）以上であることを特徴とする半導体装置。
  2. 前記第１半導体層の第２主面側に設けられた第２導電型コレクタ層と、
    前記第２導電型コレクタ層に接するコレクタ電極と、
    をさらに備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１半導体層と前記第２導電型コレクタ層との間に設けられ、前記第１半導体層および前記第２導電型コレクタ層に接する、前記第１半導体層よりも高濃度の第１導電型の第３半導体層をさらに備えることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１半導体層の前記エミッタ電極側の領域に含まれる前記酸素原子の不純物濃度は、前記第１半導体層中の他の領域よりも低くなっていることを特徴とする請求項１または２に記載の半導体装置。
  5. 第１導電型半導体層の第１主面側に設けられた、前記第１導電型半導体層よりも高濃度の第２導電型アノード層と、
    前記第１導電型半導体層の第２主面側に設けられた、前記第１導電型半導体層よりも高濃度の第１導電型カソード層と、
    を備え、
    前記第１導電型半導体層中に前記第１導電型半導体層の不純物濃度が極大となる箇所が少なくとも１箇所あり、かつ前記第１導電型半導体層の不純物濃度が、前記極大となる箇所から前記第２導電型アノード層および前記第１導電型カソード層の両方に向かって低くなり、
    さらに、前記第１導電型半導体層中の少なくとも不純物濃度が前記極大となる箇所に、酸素原子と酸素よりも軽い元素が含まれており、
    前記酸素原子の濃度が１．０×１０16（ａｔｏｍｓ／ｃｍ3）以上であることを特徴とする半導体装置。
  6. 前記第１導電型半導体層と前記第１導電型カソード層との間に、前記第１導電型半導体層よりも高濃度で、かつ前記第１導電型カソード層よりも低濃度の第１導電型カソードバッファ層をさらに備えることを特徴とする請求項５に記載の半導体装置。
  7. 第１導電型の第１半導体層の第１主面側に設けられた、前記第１半導体層よりも高濃度の第２導電型の第２半導体層と、前記第１半導体層の第２主面側に設けられた、前記第１半導体層よりも高濃度の第１導電型の第３半導体層と、を備えた半導体装置の製造方法であって、
    前記第１半導体層となる第１導電型の半導体基板中に酸素を導入する酸素導入工程と、
    前記半導体基板の第１主面または第２主面に荷電粒子を照射して、前記半導体基板中の前記第１半導体層に結晶欠陥を導入する第１欠陥導入工程と、
    前記半導体基板の第１主面または第２主面に荷電粒子を照射して、前記半導体基板中の前記第１半導体層の、前記第１欠陥導入工程で結晶欠陥が導入された領域から前記半導体基板の第２主面側に離れた領域に結晶欠陥を導入する第２欠陥導入工程と、
    熱処理を行って、前記第１半導体層中に導入された結晶欠陥を回復させることにより、前記第１半導体層内の２箇所のネットドーピング濃度を前記半導体基板の当初のネットドーピング濃度よりも高くする熱処理工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記荷電粒子がプロトンであることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１欠陥導入工程においてプロトンを照射する際のプロトンのドーズ量が１×１０11ａｔｏｍｓ／ｃｍ2以上１×１０14ａｔｏｍｓ／ｃｍ2以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記酸素導入工程後、前記第１欠陥導入工程前に、前記半導体基板の第１主面側に前記半導体基板よりも高濃度の第２導電型の第２半導体層を形成する工程と、
    前記熱処理工程による結晶欠陥の回復後、前記半導体基板の第２主面側に前記第１半導体層よりも高濃度の第１導電型の第３半導体層を形成する工程と、
    をさらに含むことを特徴とする請求項７〜９のいずれか一つに記載の半導体装置の製造方法。
  11. 前記第１欠陥導入工程前に、前記半導体基板の第１主面に金属−酸化膜−半導体からなる絶縁ゲート構造を形成する工程をさらに含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記熱処理工程による結晶欠陥の回復後、前記半導体基板の第２主面を研削する工程をさらに含み、
    前記半導体基板の、研削により露出した面の側に前記第３半導体層を形成することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記熱処理工程では、前記荷電粒子の照射による結晶欠陥の導入後、２５０℃以上５００℃以下の温度で熱処理を行うことを特徴とする請求項７〜１２のいずれか一つに記載の半導体装置の製造方法。
  14. 前記熱処理工程では、前記荷電粒子の照射による結晶欠陥の導入後、３００℃以上４５０℃以下の温度で熱処理を行うことを特徴とする請求項７〜１２のいずれか一つに記載の半導体装置の製造方法。
  15. 前記熱処理工程では、前記荷電粒子の照射による結晶欠陥の導入後、３５０℃以上４２０℃以下の温度で熱処理を行うことを特徴とする請求項７〜１２のいずれか一つに記載の半導体装置の製造方法。
JP2012179090A 2005-11-14 2012-08-10 半導体装置およびその製造方法 Active JP5594336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012179090A JP5594336B2 (ja) 2005-11-14 2012-08-10 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005329480 2005-11-14
JP2005329480 2005-11-14
JP2012179090A JP5594336B2 (ja) 2005-11-14 2012-08-10 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007544215A Division JP5104314B2 (ja) 2005-11-14 2006-11-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012238904A true JP2012238904A (ja) 2012-12-06
JP5594336B2 JP5594336B2 (ja) 2014-09-24

Family

ID=38023344

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007544215A Active JP5104314B2 (ja) 2005-11-14 2006-11-13 半導体装置およびその製造方法
JP2012179090A Active JP5594336B2 (ja) 2005-11-14 2012-08-10 半導体装置およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007544215A Active JP5104314B2 (ja) 2005-11-14 2006-11-13 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7799662B2 (ja)
JP (2) JP5104314B2 (ja)
CN (1) CN101305470B (ja)
WO (1) WO2007055352A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138173A (ja) * 2013-01-18 2014-07-28 Shi Exaination & Inspection Ltd 半導体装置の製造方法、及び基板処理システム
JP2016009868A (ja) * 2014-06-24 2016-01-18 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ウエハを処理するための方法
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
WO2020217683A1 (ja) 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5150953B2 (ja) 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP2010010401A (ja) * 2008-06-27 2010-01-14 Hitachi Ltd 横型ｉｇｂｔとそれを用いたモータ制御装置
JP5439763B2 (ja) 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5523901B2 (ja) * 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
JP5584357B2 (ja) * 2010-05-04 2014-09-03 ジョンソン コントロールズ テクノロジー カンパニー 可変速駆動装置
US9570541B2 (en) 2010-12-17 2017-02-14 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
EP2720254B1 (en) * 2011-06-08 2019-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for producing same
WO2013073623A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103999225B (zh) 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
WO2013141141A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
CN104054159B (zh) 2012-03-19 2017-06-30 富士电机株式会社 半导体装置的制造方法
JP5754545B2 (ja) 2012-03-23 2015-07-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US20130277793A1 (en) * 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US8587025B1 (en) * 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device
CN104221152B (zh) * 2012-07-18 2017-10-10 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE112013002031T5 (de) 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
JP6028852B2 (ja) 2013-03-25 2016-11-24 富士電機株式会社 半導体装置
JP6037012B2 (ja) 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2015008458A1 (ja) 2013-07-17 2015-01-22 富士電機株式会社 半導体装置
DE102013216195B4 (de) * 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
US9293330B2 (en) 2013-08-28 2016-03-22 Infineon Technologies Ag Method for producing a semiconductor
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016035531A1 (ja) 2014-09-04 2016-03-10 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN107112327B (zh) * 2014-10-10 2019-03-15 高丽大学教产学协力团世宗校区 利用中性粒子束发生装置的非挥发性存储薄膜器件的制造方法
CN106463528B (zh) 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
JP2015062250A (ja) * 2014-11-27 2015-04-02 株式会社半導体エネルギー研究所 トランジスタ
JP6268117B2 (ja) * 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
JP7125257B2 (ja) * 2016-12-02 2022-08-24 住重アテックス株式会社 半導体装置および半導体装置の製造方法
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
JP6833038B2 (ja) * 2017-07-19 2021-02-24 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP6777046B2 (ja) * 2017-08-22 2020-10-28 信越半導体株式会社 再結合ライフタイムの制御方法
JP6881292B2 (ja) 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7006517B2 (ja) 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7222435B2 (ja) 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7215599B2 (ja) * 2019-12-18 2023-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114175270A (zh) 2020-02-18 2022-03-11 富士电机株式会社 半导体装置
WO2021186944A1 (ja) * 2020-03-17 2021-09-23 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
WO2021201235A1 (ja) * 2020-04-01 2021-10-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7367856B2 (ja) * 2020-04-01 2023-10-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7264100B2 (ja) * 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419771A (en) * 1987-07-15 1989-01-23 Fuji Electric Co Ltd Insulated-gate bipolar transistor
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH1050724A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体装置
JP2005191160A (ja) * 2003-12-25 2005-07-14 Fuji Electric Holdings Co Ltd 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327083A (ja) 1986-07-20 1988-02-04 Nikon Corp エキシマレ−ザ装置
JPH04125933A (ja) * 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
JPH04252078A (ja) * 1991-01-28 1992-09-08 Toshiba Corp スイッチング半導体装置の製造方法
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
JPH08148699A (ja) 1994-11-21 1996-06-07 Shindengen Electric Mfg Co Ltd 整流ダイオ−ド
JPH09260639A (ja) * 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
WO2000004598A2 (de) 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
EP1097481B1 (de) 1998-07-17 2004-03-31 Infineon Technologies AG Leistungshalbleiterbauelement für hohe sperrspannungen
JP2000077350A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
WO2000016408A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
JP4129106B2 (ja) 1999-10-27 2008-08-06 三菱電機株式会社 半導体装置
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4862207B2 (ja) 1999-11-26 2012-01-25 富士電機株式会社 半導体装置の製造方法
KR100342073B1 (ko) 2000-03-29 2002-07-02 조중열 반도체 소자의 제조 방법
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP3910922B2 (ja) 2003-02-12 2007-04-25 三菱電機株式会社 半導体装置
CN1258210C (zh) * 2003-06-18 2006-05-31 北京工业大学 硅高速半导体开关器件制造方法
JP4096838B2 (ja) 2003-08-20 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419771A (en) * 1987-07-15 1989-01-23 Fuji Electric Co Ltd Insulated-gate bipolar transistor
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH1050724A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体装置
JP2005191160A (ja) * 2003-12-25 2005-07-14 Fuji Electric Holdings Co Ltd 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138173A (ja) * 2013-01-18 2014-07-28 Shi Exaination & Inspection Ltd 半導体装置の製造方法、及び基板処理システム
JP2016009868A (ja) * 2014-06-24 2016-01-18 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ウエハを処理するための方法
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
WO2020217683A1 (ja) 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法
US11710766B2 (en) 2019-04-26 2023-07-25 Fuji Electric Co., Ltd. Semiconductor device containing an oxygen concentration distribution

Also Published As

Publication number Publication date
JP5104314B2 (ja) 2012-12-19
US7799662B2 (en) 2010-09-21
JPWO2007055352A1 (ja) 2009-04-30
CN101305470B (zh) 2010-12-08
US20080315364A1 (en) 2008-12-25
WO2007055352A1 (ja) 2007-05-18
JP5594336B2 (ja) 2014-09-24
CN101305470A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP5594336B2 (ja) 半導体装置およびその製造方法
US10651269B2 (en) Semiconductor device and method for producing semiconductor device
US10867790B2 (en) Semiconductor device and method for manufacturing the same
JP5396689B2 (ja) 半導体装置およびその製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5374883B2 (ja) 半導体装置およびその製造方法
JP5320679B2 (ja) 半導体装置およびその製造方法
JP5272299B2 (ja) 半導体装置およびその製造方法
JP5781291B2 (ja) ファストリカバリーダイオード
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
EP2045844A1 (en) Semiconductor Module
WO2013141221A1 (ja) 半導体装置の製造方法
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
US20150008478A1 (en) Semiconductor device and manufacturing method of the same
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
US20040080015A1 (en) Ohmic contact configuration
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
JPH07297415A (ja) 半導体装置とその製造方法
CN116547788A (zh) 半导体装置的制造方法以及半导体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140721

R150 Certificate of patent or registration of utility model

Ref document number: 5594336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250