CN101305470A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101305470A
CN101305470A CNA2006800422242A CN200680042224A CN101305470A CN 101305470 A CN101305470 A CN 101305470A CN A2006800422242 A CNA2006800422242 A CN A2006800422242A CN 200680042224 A CN200680042224 A CN 200680042224A CN 101305470 A CN101305470 A CN 101305470A
Authority
CN
China
Prior art keywords
semiconductor layer
concentration
proton
wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800422242A
Other languages
English (en)
Other versions
CN101305470B (zh
Inventor
根本道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of CN101305470A publication Critical patent/CN101305470A/zh
Application granted granted Critical
Publication of CN101305470B publication Critical patent/CN101305470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在将氧引入作为N－型第一半导体层的N－型FZ晶片(10)后，P型第二半导体层(2)和阳极(4)在该FZ晶片(10)的表面上形成。该FZ晶片(10)从该阳极(4)一侧进行质子辐照，从而将晶格缺陷(12)引入该FZ晶片(10)。通过执行热处理恢复在该FZ晶片(10)中的晶格缺陷(12)，使在第一半导体层中一部分的净掺杂浓度比FZ晶片(10)的初始净掺杂浓度高，且形成所期望的宽缓冲结构。用这种方法，可以使用FZ体晶片便宜地制造具有快速运行和低的损耗，且具有软开关特性的半导体器件，且具有好的可控性和产率。

Description

半导体器件及其制造方法
技术领域
本发明涉及除具有高速和低损耗之外，也具有软恢复特性的二极管或IGBT(绝缘栅双极晶体管)或其它半导体器件，并且涉及这种器件的制造方法。
背景技术
用于功率应用的半导体器件包括在600V、1200V、及1700V等类似等级的二极管、IGBT及类似器件。最近这些器件的特性有所改进。功率半导体器件用于高效率、功率保存转换器/逆变器及其它功率转换器件，且对于回转马达和伺服马达的控制必不可少。
这样的功率控制设备需要具备低损耗且消耗更少的功率，高速高效率运行，且是环境友好的，即不对周围环境施加不利影响。响应这些需求，一种二极管的宽缓冲结构已经被提出。在宽缓冲结构中，N-漂移层中的平均浓度分布基本在层的中间有个峰值(最大值)，且朝着阳极和阴极方向以某一斜率降低(参看示例专利文献1)。
有宽缓冲结构的二极管可在高速运行下(例如，在20KHz和更高的载流子频率下)实现软恢复特性和振荡抑制，这通过常规的技术很难实现以降低发射极注入效率且控制使用寿命分布(参看示例专利文献2)。以下两种方法作为制造具有此宽缓冲结构的二极管的方法已在专利文献1中被公开。
第一种方法是使用外延生长方法在体材料深处区域，即距离半导体芯片表面30至60μm距离或更深距离的区域，形成一个磷浓度相对半导体衬底中初始磷浓度更高的区。第二种方法是用质子(H+)辐照一个FZ(悬浮区熔)体晶片且对其进行热处理，使体材料中的质子射程Rp附近的质子转变成供体。因为体晶片相对外延晶片便宜，所以此第二种方法相对第一种方法便宜。
除上述专利文献1之外，各种其它基于质子辐照和热处理使用质子供体技术形成高浓度N+层的方法已经被提出(例如，专利文献3和专利文献4)。在专利文献4中，一种使用氧热供体形成N+层的方法被公开。并且，当需要避免质子供体时，使用氦替代质子已经被提出(参看示例专利文献5)。
更进一步地，一种获得便宜的宽缓冲结构的方法已经被提出，其中一个高浓度区在体材料中通过用受体原子补偿半导体衬底中的供体(磷)浓度作为净掺杂浓度来获得(参看示例专利文献6)。一种用质子辐照形成硅衬底缺陷，且执行热处理来调整残余缺陷以局部减少使用寿命的方法，也已为众所周知(参看示例专利文献5、专利文献7、及专利文献8)。
另一方面，一种其中通用半导体衬底(例如硅晶片)的厚度通过磨削或类似方法进行减薄，从该经磨削表面执行离子注入到规定浓度，且执行热处理的IGBT制造方法能在低成本下低电损耗地获得IGBT(参看示例专利文献9)。近年来，使用这种低成本方法的器件研发和制造成为标准。其它二极管结构包括例如在专利文献10中公开的二极管的结构。
专利文献1：日本专利申请特许公开No.2003-318412
专利文献2：日本专利申请特许公开No.8-148699
专利文献3：日本专利申请特许公开No.9-260639
专利文献4：日本专利申请特许公开No.2001-156299
专利文献5：日本专利申请特许公开No.2003-249662
专利文献6：日本专利申请特许公开No.2005-64429
专利文献7：日本专利申请特许公开No.2001-326366
专利文献8：日本专利申请特许公开No.10-74959
专利文献9：PCT申请日文翻译公开No.2002-520885
专利文献10：日本专利申请特许公开No.2001-127308
通过离子注入作为标准供体原子的磷和砷要在体材料深处形成具有相对半导体衬底初始磷浓度较高的供体浓度的区域是困难的。其一个理由是即使当磷或砷在标准1MeV加速电压下被注入该半导体衬底，Rp的射程也只有约1μm，且出于实用目的，不可能在30μm或更深的区域分布磷或砷。
因此如上所释，唯一的选择是通过补偿在体材料中形成高浓度供体区，或通过使用比磷或砷轻的原子在体材料中形成高浓度供体区。使用补偿方法时，为了使比硼轻且具有高扩散系数的例如铝、镓、铂、锌或类似原子到达30μm或更深的扩散深度，扩散必须长时间在约1000℃的相对高温下执行。
特别地，当这些原子从衬底后表面一侧被引入，该晶片必须被磨削和抛光至约100μm厚，且原子必须通过离子注入从经抛光过的表面引入并扩散。因此存在薄的晶片可能在处理过程中断裂的问题，该经离子注入的表面可能由于杂质被刮伤，或因为其它原因可能没有形成具有期望浓度的扩散区。
另一方面，在使用轻的原子如质子和氦的方法中，用带电粒子辐照及热处理在磨削之前执行以使晶片变薄，使得上述晶片的断裂、刮伤等可被减少。然而，因为供体浓度的控制困难，所以存在期望浓度分布曲线无法轻易获得的问题。
例如，在专利文献3中，一个悬浮区熔晶片在10MeV加速电压及4×1011原子/平方厘米的掺杂剂量下用质子进行辐照，形成一个N+高浓度层(在专利文献3中，一个沟道停止层)。所获得的N+高浓度层的浓度至多是2.5×1014/立方厘米，且在该Rp射程附近的低电阻区的宽度是200μm或更大。
另一方面，对600V或1200V等级的器件，上述宽缓存结构的低浓度N-漂移层的宽度约为150μm，相对低电阻区的宽度(200μm)窄些。因此使用专利文献3中公开的方法，一个有效的宽缓冲结构不能形成。
专利文献4中陈述了质子辐照能量是1MeV或更少，且热处理温度是300℃或高些和500℃或低些。然而，未对形成宽缓冲结构的质子辐照能量进行描述。更进一步地，也未对具体制作结果进行描述。因此不清楚一个宽缓冲结构实际上能否被制作出来。
专利文献5中陈述了氦比质子更合需要，且这样表示的理由是在用质子辐照时，器件击穿电压下降为约标准值的60％。然而，由于质子辐照引起的击穿电压的下降归因于所制作的是具有普通常规结构的器件，而非宽缓冲结构。更进一步，在专利文献5中，未对具体质子辐照条件和热处理条件进行陈述。
此外，在将专利文献5中的图3与同一参考文献中的图4作对比时，可看到与通过根据图4中期望分布曲线的氦辐照制作的器件相比，图3中通过质子辐照制作的器件的高浓度区的浓度约是该期望浓度的4倍，因此未实现精确控制。因为在专利文献5、专利文献7、及专利文献8中没有关于质子转变为供体的任何描述，所以控制质子转变为供体的方法仍然不清楚。
此处，对由发明人执行的实验的结果进行了说明。在这些实验中，FZ-N类型硅晶片用质子进行辐照，且在执行热处理后，用扩展电阻测量法来直接估计浓度分布曲线。晶片电阻率为330Ω-cm，且磷浓度为1.4×1013/cm3。质子辐照能量是7.9MeV，且掺杂剂量是1.0×1012/cm2。铝吸收剂用来使质子射程延伸至距离硅表面，即距离质子辐照表面，约50μm的深度。在质子辐照表面，形成约10000
Figure A20068004222400081
厚的热氧化薄膜。
热处理条件是在350℃下60分钟和在420℃下60分钟。在这两种条件下，退火在氮和氢气氛中执行。用这种方法制作的样品以5°44′的角度附在支架上，且用1/20金刚石化合物抛光以使晶片横截面外露。
样品的扩展电阻按照固态测量法用SSM2000进行测量。在这些测量法中获得的电阻值被转变成载流子浓度，其结果在图51(热处理温度：350℃)和图52(热处理温度：420℃)中示出。在这两幅图中，竖轴指示载流子浓度，且横轴指示距离晶片表面(质子辐照面)的距离，即，深度。
由图51可见，在350℃退火时，在距离表面50μm深度附近经质子辐照(图51中“在质子辐照之后”)的晶片平均浓度相对未经质子辐照(图51中“在质子辐照之前”)的晶片浓度低一个数量级。这是因为在质子射程附近存在许多缺陷，且因此这个深度的区域的电阻率是较高的。因此明显未获得例如在专利文献1中公开的宽缓冲结构。
由图52可见，当退火在420℃执行时，有更多的晶格恢复且电阻率相对350℃退火较低，但是在质子射程附近，经质子辐照的晶片(图52中“在质子辐照之后”)中的平均浓度相对未经辐照(图52中“在质子辐照之前”)的晶片中的浓度低，且非常明显未获得宽缓冲结构。以这种方式，使用众所周知的质子辐照和热处理方法，很难形成期望的宽缓冲结构。
发明内容
为了解决现有技术的上述问题，本发明将提供快速运行及低损耗，且具有软开关特性的宽缓冲结构二极管、IGBT、或其它功率半导体器件作为一个目标。本发明也将提供使用FZ体晶片便宜地、有好的可控性能和好的产率地制造快速运行及低损耗，且具有软开关特性的宽缓冲结构二极管、IGBT、或其它功率半导体器件的方法作为一个目标。
为了解决上述问题且实现上述目标，本发明的半导体器件在第一传导类型的第一半岛体层的第一主表面的侧面上具有第二传导类型的第二半导体层。更进一步地，该半导体器件在第一半导体层的第二主表面的侧面上具有第一传导类型的第三半导体层。第二半导体层和第三半导体层相对第一半导体层具有更高的浓度。
在第一半导体层中，至少存在一个位置其杂质浓度是第一半导体层中杂质浓度最大的。更进一步地，在第一半导体层中的杂质浓度从该最大杂质浓度位置向第二半导体层和第三半导体层减少。并且，该最大杂质浓度位置包含氧原子和比氧轻的原子。在本发明中，比氧轻的原子可以是氢原子。
通过本发明的半导体器件，由于在第一半导体层的最大杂质浓度位置存在由氧原子和比氧轻的原子组成的复合供体，因此期望的宽缓冲结构形成。更进一步，该期望的宽缓冲结构由包括氧原子和质子的复合供体形成。
更进一步地，本发明的半导体器件制造方法包括在制造上述结构的半导体器件时将氧引入第一传导类型的半导体衬底的步骤。该半导体衬底作为第一传导类型的第一半导体层。该制造方法还包括用带电粒子辐照半导体衬底的第一主表面或第二主表面的下一个步骤。用这种方法，晶格缺陷被引入第一半导体层。然后，执行热处理。用这种方法，晶格缺陷得以恢复，且该第一半导体层内的一部分的净掺杂浓度相对半导体衬底的初始净掺杂浓度要高。
在本发明中，在引入氧之后，且在半导体衬底的第一主表面上形成第二半导体层之后，可执行带电粒子辐照。在这种情况下，在通过热处理将晶格缺陷恢复之后，半导体衬底的第二主表面可能被磨削，且第三半导体层可能在经磨削而暴露的表面上形成。或者，第一传导类型杂质可能与氧一起被引入半导体衬底从而形成第三半导体层，且在相反侧面的表面上形成第二半导体层之后，可执行带电粒子辐照。
无论使用哪一种方法，带电粒子可以是质子，且掺杂剂量可以是1×1011原子/平方厘米或更大和1×1014原子/平方厘米或更小。更进一步地，该热处理温度可以是250℃或更高和500℃或更低，且优选地为300℃或更高和450℃或更低，且更优选地为350℃或更高和420℃或更低。
通过本发明的半导体器件制造方法，可使由氧原子和比氧轻的原子，例如质子组成的复合供体在第一半导体层中存在，并且使用这种方法，可形成期望的宽缓冲结构。更进一步地，通过由氧原子和质子组成的复合供体，可形成期望的宽缓冲结构。如果热处理温度低于250℃或高于500℃，则复合供体不会出现，因为需要在氧供体转变温度(450℃到500℃)与从由于质子和类似原子引起的缺陷中恢复的程度之间取得平衡。
通过本发明的半导体器件，可获得具有快速运行和低的损耗，且具有软开关特性的二极管，IGBT，或类似具有宽缓冲结构的器件。更进一步地，通过本发明的半导体器件制造方法，可以使用FZ体晶片便宜地制造具有快速运行和低的损耗，且具有软开关特性的二极管、IGBT、或类似具有宽缓冲结构的器件，且具有好的可控性和良好产率。
附图简要说明
图1示出本发明实施方式1的半导体器件的构造、净掺杂浓度、及质子分布；
图2示出制造本发明实施方式1的半导体器件的工艺；
图3示出制造本发明实施方式1的半导体器件的工艺；
图4示出在实施方式1中由于质子辐照和在350℃下热处理的晶片浓度分布曲线；
图5示出在实施方式1中由于质子辐照和在420℃下热处理的晶片浓度分布曲线；
图6示出在实施方式1中由于质子辐照和在350℃下热处理的晶片浓度分布曲线；
图7示出在实施方式1中质子辐照后的退火温度与宽缓冲部分的集成浓度之间的关系；
图8示出在实施方式1中在质子辐照之后的退火温度、掺杂剂量、及宽缓冲部分中的集成浓度之间的关系。
图9示出实施方式1中的二极管的反向恢复波形；
图10示出常规的二极管的反向恢复波形；
图11示出单相斩波器电路的构造；
图12示出本发明的实施方式2的半导体器件的构造、净掺杂浓度、及质子分布；
图13示出制造本发明实施方式2的半导体器件的工艺；
图14示出制造本发明实施方式2的半导体器件的工艺；
图15示出本发明的实施方式3的半导体器件的构造、净掺杂浓度、及质子分布；
图16示出制造本发明实施方式3的半导体器件的工艺；
图17示出制造本发明实施方式3的半导体器件的工艺；
图18示出转换器/逆变器电路的构造；
图19示出功率因子校正电路的构造；
图20示出矩阵转换器电路的构造；
图21示出实施方式4的半导体器件的构造及净掺杂浓度；
图22示出实施方式5的半导体器件的构造、净掺杂浓度、氧浓度、及氢浓度；
图23示出硅衬底中的氧原子浓度与实施方式6中的半导体器件的二极管反向恢复峰值电压之间的关系；
图24示出由CV测量法获得的实施方式7中的半导体器件的载流子浓度分布测量结果；
图25示出由CV测量法获得的实施方式7中的半导体器件的载流子浓度分布测量结果；
图26示出由CV测量法获得的实施方式7中的半导体器件的载流子浓度分布测量结果；
图27示出由CV测量法获得的实施方式7中的半导体器件的载流子浓度分布测量结果；
图28示出由CV测量法获得的实施方式7中的半导体器件的载流子浓度分布测量结果；
图29示出由CV测量法获得的实施方式7中的半导体器件的载流子浓度分布测量结果；
图30示出在实施方式7中用于比较的由CV测量法获得的半导体器件的载流子浓度分布测量结果；
图31示出在实施方式7中用于比较的由CV测量法获得的半导体器件的载流子浓度分布测量结果；
图32示出在实施方式7中用于比较的由CV测量法获得的半导体器件的载流子浓度分布测量结果；
图33示出在实施方式7中用于比较的由CV测量法获得的半导体器件的载流子浓度分布测量结果；
图34示出在实施方式7中用于比较的由CV测量法获得的半导体器件的载流子浓度分布测量结果；
图35示出在实施方式7中用于比较的由CV测量法获得的半导体器件的载流子浓度分布测量结果；
图36示出实施方式7的半导体器件的横截面SR分布测量结果；
图37示出实施方式7的半导体器件的横截面SR分布测量结果；
图38示出实施方式7的半导体器件的横截面SR分布测量结果；
图39示出实施方式7的半导体器件的横截面SR分布测量结果；
图40示出实施方式7的半导体器件的横截面SR分布测量结果；
图41示出实施方式7的半导体器件的横截面SR分布测量结果；
图42示出在实施方式7中用于比较的半导体器件的横截面SR分布测量结果；
图43示出在实施方式7中用于比较的半导体器件的横截面SR分布测量结果；
图44示出在实施方式7中用于比较的半导体器件的横截面SR分布测量结果；
图45示出在实施方式7中用于比较的半导体器件的横截面SR分布测量结果；
图46示出在实施方式7中用于比较的半导体器件的横截面SR分布测量结果；
图47示出在实施方式7中用于比较的半导体器件的横截面SR分布测量结果；
图48是归纳实施方式7的半导体器件的宽缓冲层形成的情况的表格；
图49示出实施方式7的半导体器件的薄层电阻的测量结果；
图50示出在实施方式8中的晶片热处理温度与使用寿命之间的关系；
图51示出在现有技术中的由于质子辐照和由于在350℃下的热处理的晶片浓度分布曲线；及
图52示出在现有技术中的由于质子辐照和由于在420℃下的热处理的晶片浓度分布曲线。
标记说明
1  第一半导体层
2  第二半导体层
3  第三半导体层
具体实施方式
以下参考附图对本发明较佳实施方式的半导体器件及这种半导体器件的制造方法进行详细说明。在此说明书和附图中，标示层和区域的″N″和″P″指示多数载流子分别是电子和空穴。更进一步地，附加于″N″和″P″的″+″和″-″指示杂质浓度分别是相对较高和较低。在以下对实施方式和附图的说明中，相同附图标记用来标志相同构造，并略去多余的解释。
实施方式1
图1示出本发明实施方式1的半导体器件的构造、净掺杂浓度、以及质子分布。在图1中，作为P阳极层的P型第二半导体层2在作为N-漂移层的N型第一半导体层1的一个主面形成，如半导体器件的横截面视图100所示。更进一步地，作为N+阴极层的N型第三半导体层3在第一半导体层1的另一主面形成。并且，在第二半导体层2的表面上形成阳极4。且在第三半导体层3的表面上形成阴极5。
如图1中距离阳极的距离和净掺杂浓度(对数刻度)的特征图110中所示，第一半导体层1的净掺杂浓度基本在第一半导体层1的中间有个峰值，且以某一斜率向第二半导体层2和第三半导体层3减少。即，实施方式1的半导体器件具有宽缓冲结构。第二半导体层2和第三半导体层3的净掺杂浓度都比第一半导体层1的净掺杂浓度高。
作为示例，描述了对于实施方式1的半导体器件以1200V级别的击穿电压、150A的额定电流及10mm×10mm的芯片尺寸来制作的情形的净掺杂浓度及尺寸。尺寸参照第二半导体层2与阳极4之间的界面，且除非另外声明，参照距该界面的距离。
到第二半导体层2与第一半导体层1之间的界面的距离是3μm。到第三半导体层3与阴极5之间的界面的距离是140μm。从第一半导体层1与第三半导体层3之间的界面到第三半导体层3与阴极5之间的界面的距离，即第三半导体层3的厚度，是0.5μm。
第二半导体层2的净掺杂浓度在与阳极4的界面处是5×1016原子/cc，且向第一半导体层1减少，从而在与第一半导体层1的界面处达到5×1013原子/cc。第一半导体层1的净掺杂浓度小于其与第二半导体层2之间的界面处的5×1013原子/cc，但在与第二半导体层2之间的界面附近变为5×1013原子/cc。在以下，原子/cc和原子/cm3用作指示浓度的单位，但″cc″和″cm3″是相同的。
基本在第一半导体层1中间的峰值位置处的净掺杂浓度是1.5×1014原子/cc。第一半导体层1的净掺杂浓度在其与第三半导体层3之间的界面处及附近是5×1013原子/cc。第三半导体层3的净掺杂浓度在其与第一半导体层1之间的界面处是5×1013原子/cc，且向阴极5变高，从而在与阴极5之间的界面处达到1×1019原子/cc。
如图1中距离阳极的距离及质子分布的特征图120所示，到第一半导体层1中净掺杂浓度达到峰值的位置的距离是60μm。当第二半导体层2表面在制造过程用质子进行辐照时，该距离与质子射程Rp相等。质子浓度在此质子射程Rp附近是高的。氧原子被引入第一半导体层1，且期望的宽缓冲结构通过由氧原子和质子组成的复合供体形成。
其次，对制造实施方式1的半导体器件的工艺进行说明。这里，作为一个示例，对制造具有如图1所示的尺寸和净掺杂浓度的半导体器件(击穿电压在1200V级别、额定电流150A)的情形进行说明。图2和图3示出制造工序。首先，如图2的横截面视图200所示，准备作为半导体衬底的电阻率在40到120Ω-cm之间，例如90Ω-cm(磷浓度5.0×1013原子/cc)的FZ晶片10。
如图2中的横截面视图210所示，将磷玻璃11施加于该FZ晶片10的两面，且热处理例如在氮和氧气氛中在1250℃下执行100小时，使得磷(P)从两面扩散。通过此热处理，大量氧(O)从该FZ晶片10的两面被引入晶片，并且该FZ晶片10的氧浓度达到固溶体极限浓度(大约1×1018原子/cc)。
其次，如横截面视图210中的点划线所指示，该FZ晶片10被磨削，且在晶片表面的高浓度磷扩散层211被除去。用这种方法，如图2中的横截面视图212所示，获得具有包含高浓度磷层211的第三半导体层214的薄晶片213。该薄晶片213的一个表面被抛光至镜面光洁度。在此FZ晶片10的经抛光至镜面光洁度的面上，第二半导体层2、保护环边缘结构、及阳极4在随后的二极管工艺中形成。该FZ晶片10的厚度被预先选好以使经此磨削及抛光后的厚度例如为500μm。
该FZ晶片10的经抛光至镜面光洁度的面的电阻率例如为90Ω-cm。该FZ晶片10的另一表面仍然处于磷玻璃11已被除去的状态。该面的表面浓度例如约为1×1020原子/cm3，且高浓度磷扩散至例如约80μm的深度。
然后，如图2中横截面视图220所示，使用标准二极管工艺形成用作P阳极层的第二半导体层2、保护环边缘结构(未示出)、绝缘层6、及阳极4。第二半导体层2的浓度例如为5×1016原子/cc，且深度例如为3μm。阳极4的材料例如为Al-Si1％。
然后，如图2中的横截面视图230所示，该FZ晶片10受到来自阳极4侧面的由回旋加速器加速的质子的辐照。此处回旋加速器的加速电压例如为7.9MeV，且质子掺杂剂量例如为1.0×1012原子/cm2。使用铝吸收剂来调整厚度，使得例如质子射程距FZ晶片10的半导体与阳极4之间的界面为60μm。在该横截面视图230中，标记x表示由于质子辐照出现在该FZ晶片10中的晶格缺陷12。
然后，如图3中的横截面视图300所示，热处理在例如氢气氛中350℃下执行1小时以使晶格缺陷12得到恢复。用这种方法，在距离该FZ晶片10的半导体与阳极4之间的界面约60μm深度的中间形成高浓度区13。通过这种高浓度区13，形成期望的宽缓冲结构。
然后，如图3中的横截面视图310所示，对保持在磷玻璃11已被除去状态的FZ晶片10的面执行磨削和湿法刻蚀，以使该FZ晶片10具有指定厚度。在1200V级别器件的情形中，在此阶段该FZ晶片10的厚度通常为100到160μm。在实施方式1中，该FZ晶片10的厚度在此阶段例如为140μm。
然后，对已经磨削和湿法刻蚀的FZ晶片10的面执行磷离子注入或另一种N型杂质注入。此时该加速电压例如为50keV，且该掺杂剂量例如为1×1015原子/cm2。然后，对经离子注入过的面使用双脉冲方法用来自YAG二次谐波激光器或其它激光器的激光进行辐照。
此处，该双脉冲方法是使用来自多个激光辐照器件的多个激光脉冲来连续执行辐照的方法，其中每一脉冲、每一激光辐照区的辐照时间偏移一指定的延迟时间。该双脉冲方法在日本专利特许公开No.2005-223301中有详细说明。
使用该双脉冲方法执行激光辐照时的能量密度，对每个激光辐照区总共例如是3J/cm2。该双脉冲延迟时间例如是300纳秒。用这种激光辐照，将已被离子注入的磷或其它N型杂质电激活，且获得作为N+阴极层的第三半导体层3。
最后，如图3中的横截面视图320所示，金属以钛、镍、及金的顺序沉积在第三半导体层3的表面以形成作为与第三半导体层3的欧姆接触的阴极5，从而完成该半导体器件(二极管)。FZ晶片10的在第二半导体层2与第三半导体层3之间的一部分成为第一半导体层1。图3中的特征图330是对应于横截面视图320中的半导体器件的净掺杂浓度的分布曲线。
此处，对由这些发明人实施的实验结果进行说明。在这些实验中，通过与图2中相同的制造工艺将氧引入FZ-N型硅晶片，厚度为10000的氧化物薄膜在该晶片表面形成，且对该表面执行质子辐照。该晶片的电阻率为330Ω-cm，且磷浓度为1.4×1013/cm3。质子辐照能量为7.9MeV，且掺杂剂量为1.0×1012/cm2。
此后，在氢气氛中执行热处理。该热处理条件是350℃和60分钟，及420℃和60分钟。获得的样品以5°44′的角度附在支架上，且用1/20金刚石化合物抛光以使晶片横截面外露。该外露面的扩展电阻测量按照固态测量法用SSM2000执行。
将测量获得的电阻值转变为载流子浓度的结果在图4(热处理温度350℃)和图5(热处理温度420℃)中示出。在这两幅图中，竖轴指示载流子浓度，且横轴指示距离晶片表面(质子辐照面)的距离。
从图4可看到：经350℃退火之后，经质子辐照(图4中“在质子辐照之后”)的晶片中的距表面50μm深度附近的平均浓度比未经质子辐照(图4中“在质子辐照之前”)的晶片中的浓度高，即，比晶片中的初始浓度高，且获得期望的宽缓冲结构。在图4中，距晶片表面约15μm深度的高浓度区(低电阻区)的出现是由于来自氧化物薄膜的氧扩散。
从图5可见，当在420℃执行退火时，比初始晶片浓度高的高浓度区延伸至距晶片表面超过60μm的深度。这归结于氧和氢原子通过420℃的热处理已经扩散的事实。
图6是将图4的竖轴的对数刻度转变为线性刻度的结果。如图6所示，载流子浓度(净掺杂浓度)的分布不是平滑的，且在浓度中发生局部变化。这归结于扩展电阻测量值中测量散射的存在，且归结于由质子辐照引起的残余损害(缺陷)留在局部硅中的事实，且这些缺陷引起载流子迁移率的降低。
即使在实施方式1的宽缓冲结构中，也会出现逻辑净掺杂浓度中的物理变化，与专利文献1的图77中描述的相似。然而，如专利文献1所述，反向恢复特性中空间电荷区的钉扎效应及击穿电压特性由电场强度分布决定。该电场强度分布与该净掺杂浓度的体积积分成比例。
由于该原因，可忽略这种浓度中的局部变化，例如在某位置的净掺杂浓度的大约10％变化。因此在本说明书中，“宽缓冲结构”意味着包括这种浓度中的小变化，平均浓度分布从局部峰值以某斜率向阳极和阴极减少的结构。
图7示出在质子辐照后的退火温度与宽缓冲部分的积分杂质浓度之间的关系。该质子掺杂剂量是1×1012原子/cm2。此处，宽缓冲部分的积分浓度是由与专利文献1中段落″0023″和″0024″中公开的计算方法相同的方法计算的值，且确定该反向恢复特性及其它参数。根据专利文献1，期望该值为8×1013原子/cm2或更低。
从图7可见，如果该退火温度低于250℃或高于500℃，则该积分浓度迅速减少。推断此会发生，因为在低于250℃或高于500℃时，由于将氧转变为供体的温度(450至500℃)与由质子引起缺陷的恢复程度之间需要平衡，因此未能生成复合供体。因此期望退火温度是250℃或更高和500℃或更低。
图8示出质子辐照后的退火温度、质子掺杂剂量、和宽缓冲部分的积分杂质浓度之间的关系。如上所释，由于宽缓冲部分的积分浓度为8×1013原子/cm2或更少是合乎需要的且退火温度在250与500℃之间是合乎需要的事实，因此为了形成所期望的宽缓冲结构，期望该质子掺杂剂量为1×1011原子/cm2或更高和1×1013原子/cm2或更低。
从上述说明及图4和图5与图51和52之间的对比可见，为了形成宽缓冲结构，不仅必须通过质子辐照将氢原子引入衬底，而且明显地将氧包含于衬底也是非常重要的。更进一步地，为了由热处理引起的与氧的相互作用产生复合供体，重要的是用比氧轻的原子进行辐照。因此作为辐照用原子，在H、He、Li、Be、及B中，H和He是较佳的，且特别是H(质子)是合乎需要的。这些原子被离子化且用于辐照。
图9示出图1中二极管在室温下的反向恢复波形；图10示出专利文献9公开的二极管在室温下反向恢复波形。在这些附图中，Iak是阳极电流，且Vak是阳极-阴极电压。在这两种情形中，该波形图具有图11所示的单相断路器电路20中的波形。
在单相断路器电路20中，该反向恢复正向电流是15A，或是额定电流的1/10，该DC总线电压是900V，且该负载电感Lm是1mH。开关IGBT是标准的1200V/150A FS(场截止)IGBT，该栅电阻在导通一侧是0Ω且在关断一侧是33Ω。主电路的电路杂散电感Ls是200nH。从图9和图10清楚可见，即使在使用FZ晶片制作的具有最好的晶格缺陷恢复的最低成本二极管中，使用氧和质子形成宽缓冲结构，与实施方式1一样，导致没有振荡的软恢复。
实施方式2
图12示出本发明实施方式2的半导体器件的构造、净掺杂浓度、及质子分布。如图12中半导体器件的横截面视图1200所示，实施方式2的半导体器件是具有第四半导体层7的图1所示实施方式1的半导体器件，该第四半导体层7用作N阴极缓冲层，浓度比该第一半导体层1的浓度高且比该第三半导体层3的浓度低，设置在第一半导体层1与第三半导体层3之间。否则其构造与实施方式1中的构造相同，且因而用相同的标记来进行指派，并将说明略去。
作为示例，对实施方式2的半导体器件的各个部分的净掺杂浓度和尺寸进行描述。然而，只对不同于实施方式1的例子的值进行说明。如图12中表示距阳极的距离与净掺杂浓度(对数刻度)关系的特征图1210所示，该第四半导体层7的净掺杂浓度在与第一半导体层1的界面处为5×1013原子/cc，且向第三半导体层3增大。
该第三半导体层3的净掺杂浓度从与第四半导体层7的界面向阴极5增大，且在与阴极5的界面为1×1019原子/cc。到第三半导体层3与阴极5之间的界面的距离为120μm。
如图12中表示阳极距离-质子分布的特征图1220所示，距第一半导体层1中净掺杂浓度达到峰值的位置的距离是50μm，且质子浓度在该位置附近是较高的。该质子浓度在110μm至140μm的深度区是较高的。
在50μm深度附近出现高的质子浓度是由于形成了宽缓冲结构。在深度为110μm至140μm的区域的高质子浓度是由于该第四半导体层7的形成。尽管事实是距该第三半导体3与该阴极5之间界面的距离是120μm，质子浓度在深度为110μm至140μm的区域中是高的；如下所说明地，这是因为在制造阶段磨削之前的晶片，在120μm的厚度处用质子进行辐照，因此该射程为110μm至140μm。
用这种方法，通过提供第四半导体层7，当半导体器件反向偏置且耗尽层向第三半导体层3延伸时，可防止该耗尽层达到第三半导体层3。该第三半导体层3的厚度只有约0.5μm。因此当形成该第三半导体层3时，如果该第三半导体层3由于粒子、刮痕及类似东西导致的注入离子屏蔽而形成得不完美，则若没有第四半导体层7，第一半导体层1将与阴极5直接接触，且泄漏电流将增大。通过提供第四半导体层7，可防止这种现象。
然后，对制造实施方式2的实际半导体器件的工艺进行说明。此处，作为一个示例，对一个制造具有图12所示的尺寸和净掺杂浓度的半导体器件(1200V级别击穿电压、额定电流150A)的例子进行说明。图13和图14示出制造工艺。首先，如图13中横截面视图1300、横截面视图1310、横截面视图1311、及横截面视图1320所示，与实施方式1类似，用标准二极管工艺在已被引入磷(P)和氧至固溶体极限浓度的FZ晶片10的经抛光至镜面光洁度的面上形成第二半导体层2、未示出的保护环边缘结构、绝缘薄膜6、以及阳极4。
然后，如图13中的横截面视图1330所示，在与实施方式1中相同的条件下，从阳极4一侧对该FZ晶片进行质子辐照。然而，该铝吸收剂的厚度被调整成使得从FZ晶片10的半导体与阳极4之间的界面开始的质子射程是50μm(图12中，特征图1220中的Rp1)。在该横截面视图1330中，在近该第二半导体层2一侧上的x标记表示当该射程Rp1被制成50μm时，由于质子辐照在该FZ晶片10内出现的晶格缺陷12。
然后，该铝吸收剂的厚度被调整成使得从FZ晶片10的半导体与阳极4之间的界面开始的质子射程是110μm至140μm(图12中，特征图1220中的Rp2)，且从阳极4一侧开始的该FZ晶片10的质子辐照是在与实施方式1相同的条件下执行的。在横截面视图1330中，在近该第二半导体层2一侧上的x标记表示当该射程Rp2被制成110μm至140μm时，由于质子辐照在该FZ晶片10内出现的晶格缺陷14。
该二次质子辐照还可以从与该阳极4相反的一侧执行。如果该阳极4是在该FZ晶片10的顶面形成，则与该阳极4相反的一侧是该晶片的背面一侧。当该二次质子辐照是从该背面一侧执行时，该质子分布在图2的特征图1220中用虚线指示。
然后，如图14中的横截面视图1400所示，热处理在与实施方式1中相同的条件下执行。用这种方法，该第一高浓度区13通过恢复由该第一质子辐照产生的晶格缺陷12而形成，且该第二高浓度区15通过恢复由该二次质子辐照产生的晶格缺陷14而形成。该期望的宽缓冲结构由第一高浓度区13形成。第四半导体层7由第二高浓度区15形成。
然后，与实施方式1类似且如图14中的横截面视图1410所示，该FZ晶片10的厚度被制成例如120μm。且与实施方式1类似并如图14中的横截面视图1420所示，形成该第三半导体层3和阴极5以完成该半导体器件(二极管)。该FZ晶片10的在第二半导体层2与第四半导体层7之间的一部分是第一半导体层1。图14中的特征图1430是对应于该横截面视图1420的半导体器件的净掺杂浓度的分布曲线。
实施方式3
图15示出本发明实施方式3的半导体器件的构造、净掺杂浓度、以及质子分布。如图15中半导体器件的横截面视图1500所示，实施方式3的半导体器件是图1示出的实施方式1的半导体器件，其中该第三半导体层3被制厚。否则该构造与实施方式1的构造相似，且因而用相同的标记来指派，并将说明略去。
作为示例，对实施方式3的半导体器件的各个部分的净掺杂浓度和尺寸进行描述。然而，只对不同于实施方式1的例子的值进行说明。如图15中表示距阳极的距离与净掺杂浓度(对数刻度)的特征图1510所示，距第一半导体层1与第三半导体层3之间的界面的距离，及距第三半导体层3与阴极5之间的界面的距离，分别是80μm和250μm。因此第三半导体层3的厚度是170μm。
在第三半导体层3中与阴极5之间界面处的净掺杂浓度是1×1020原子/cc。如图15中表示距阳极距离与质子分布关系的特征图1520所示，距第一半导体层1中净掺杂浓度达到峰值的位置的距离是50μm，且质子浓度在该位置附近是高的，从而形成宽缓冲结构。
然后，对制造实施方式3的半导体器件工艺进行说明。作为示例，对一个制造具有图15所示的示例尺寸和净掺杂浓度的半导体器件(1200V级别击穿电压)的例子进行说明。图16和图17示出制造工艺。首先，如图16中的横截面视图1600所示，与实施方式1类似的FZ晶片10被作为该半导体衬底准备。然而，该FZ晶片10的厚度是50μm。
然后，如图16中的横截面视图1610所示，与实施方式1类似，从该FZ晶片10的两面进行磷扩散。然而，该热处理时间是200小时，且磷扩散至170μm深度，以形成厚度为170μm的高浓度磷层16。此时，将大量氧从该FZ晶片10的两面引入该晶片，且在该FZ晶片10中的氧浓度是固溶体极限浓度(大约1×1018原子/cc)。
然后，如横截面视图1610中点划线所示，该FZ晶片被磨削以除去在晶片表面的高浓度磷扩散层16，从而导致其厚度为250μm。用这种方法，如图16中的横截面视图1620所示，获得具有包括高浓度磷层16的第三半导体层3的厚度为250μm的薄晶片17。此薄晶片17的表面被磨削且抛光至镜面光洁度。在此阶段，在该薄晶片17的250μm厚度中，90Ω-cm高电阻率区的厚度是80μm。
在没有第三半导体层3一侧的该薄晶片17的表面是经抛光至镜面光洁度的，其电阻率为90Ω-cm。另一方面，在该薄晶片17的有第三半导体层3一侧的表面仍然处于磷玻璃已被除去的状态。在此面上的表面浓度例如约是1×1020原子/cm3，且该高浓度磷从在第三半导体层3一侧的薄晶片17的表面扩散至例如约170μm的深度。
然后，如图16中的横截面视图1630所示，用标准的二极管工艺来在薄晶片17的没有该第三半导体层3的一侧的表面上形成第二半导体层2、未示出的保护环边缘结构、绝缘薄膜6、及阳极4。然后，如图17中横截面视图1700所示，该薄晶片17在与实施方式1相同的条件下从阳极4一侧进行质子注入。然而，该铝吸收剂的厚度被调整成使距该薄晶片17的半导体与该阳极4之间的界面的质子射程为50μm。在横截面视图1700中，x标记表示由于质子辐照出现在该薄的晶片17中的晶格缺陷12。
然后，如图17中的横截面视图1710所示，在与实施方式1相同的条件下执行热处理。用这种方法，该高浓度区13通过恢复晶格缺陷12形成以形成所期望的宽缓冲结构。然后，如图17中的横截面视图1720所示，阴极5以与实施方式1中类似方法形成，以完成该半导体器件(二极管)。薄晶片17的在该第二半导体层2与第三半导体层3之间的一部分是第一半导体层1。
图17中的特征图1730是对应于横截面视图1720的半导体器件的净掺杂浓度的分布曲线。即使磷扩散且深的阴极扩散层保留，如在实施方式3中，通过该宽缓冲结构效应，获得了有软恢复能力且具有比现有技术更低损耗的二极管。
本发明不限于二极管，且可应用于标准的IGBT和反向阻断IGBT。一个IGBT或类似于应用本发明的产品可实现低损耗和振荡抑制的关断。特别地，当制造一个反向阻断IGBT时，使用一个FZ体晶片，一个栅极结构、发射极结构、和边缘结构被制作在顶面上，且在100kGy或更少的电子束辐照后，该晶片的背表面被磨削且抛光，以使该晶片的最终总体厚度约为100μm；然后有将硼离子注入由磨削和激光辐照外露的面的工艺以激活硼。
另一方面，在关断时，与二极管反向恢复类似，耗尽层从顶侧延伸，且载流子被湮没；但是与二极管的情形相类似，载流子的快速湮没可被抑制，因而没有振荡的平滑关断成为可能。因此可制造具有低损耗和软恢复的二极管和能够没有振荡地平滑关断的IGBT。在使用具有这种特性的IGBT模块的PWM逆变器及其它功率转换器件中，过电压失效和EMI噪声现象也可被防止。
图18、图19、及图20示出应用实施方式1至实施方式3的二极管和FS-IGBT的示例。图18中示出的转换器/逆变器电路30能够对电感电动机、伺服马达及类似物进行有效控制，且被广泛用于工业、电气轨道系统、及其它领域。图19中示出的功率因子校正电路(PFC电路)40是执行将AC-AC转换输入电流调整成正弦形状且改进该功率因子的控制的电路，且用于开关电源。图20中的电路图2000是矩阵转换电路50的总视图，且该电路图2010示出该矩阵转换电路50的开关部分51的构造。
根据上述实施方式1到实施方式3中的每一个，用宽缓冲结构，会有反向恢复损耗可被最大效率地减少且可获得软恢复特性的有益效果。更进一步地，使用FZ晶片而且没有外延生长工艺，因而有制造相比现有技术便宜很多的有益效果。更进一步地，在实施方式1和2中，在磨削晶片将其变薄之前，执行质子辐照和热处理以形成宽缓冲结构，因而在这些工艺中可防止晶片断裂。
在实施方式3中，晶片减薄后执行质子辐照和热处理，但是该薄晶片不至于薄到在这些工艺中可能会发生破损，因而在这些工艺中晶片的破损可被防止。因此高产率的制造成为可能。更进一步地，在将晶片减薄后，第三半导体层3形成为是透光的，因而反向恢复损耗可进一步被减小。
一种广为人知的方法，其中，用质子或氦对SOI(绝缘体上硅)衬底进行辐照且执行热处理，由质子或氦辐照引入的缺陷引起氧向外扩散，SOI中的残余氧被除去，且该供体浓度被减少(参看示例日本专利特许公开No.63-27083)。这种方法及本发明的方法相对于一般概念和结果完全不同。
即，在本发明中氧未被除去却保留在硅中，因而本发明的目标和方法与日本专利特许公开No.63-27083中公开的方法本质上不同。更进一步地，在本发明中，复合缺陷从氧和氢(质子)形成且变为供体，因而该行为与日本专利特许公开No.63-27083中公开的方法不同。更进一步地，在本发明中，该净掺杂浓度(在本情形中，该供体浓度)被增大，因而该结果与日本专利特许公开No.63-27083中公开的方法完全不同。
更进一步地，根据日本专利特许公开No.63-27083中公开的方法，MOS阈值可被稳定。另一方面，本发明中没有MOS结构在二极管案例中存在。并且，即使当本发明应用于一个MOS器件，本发明的动作和结果涉及N-漂移层，且对在硅表面中形成的MOS结构没有影响，因而在这方面本发明还是与日本专利特许公开No.63-27083中公开的方法不同。
实施方式4
图21示出实施方式4的半导体器件的构造和净掺杂浓度。如图21的半导体器件的横截面视图2100所示，该半导体器件是FS(场截止)类型IGBT。作为该P基层的P型第二半导体层2在该N型第一半导体层1的一个主面一侧形成，从而用作为N-漂移层。作为该N型场截止层的第三半导体层3，具有比该第一半导体层1更高的杂质浓度，在该第一半导体层1的另一主面一侧形成。该P集电极层2104在第三半导体层3的表面形成。
发射极2105在该第二半导体层2的表面形成。此外，形成一个包括栅极绝缘薄膜2106和栅极电极2107的MOS栅极结构以与第一半导体层1和第二半导体层2形成接触。并且，N+源极区2108在第二半导体层2的一部分中形成与发射极电极2105和栅极绝缘薄膜2106进行接触。该集电极电极2109在该P集电极层2104的表面上形成。
如图21中表示距发射极电极2105的距离与净掺杂浓度(对数刻度)关系的特征图2110所示，第一半导体层1中的净掺杂浓度在第一半导体层1的基本中间位置的高浓度区2113达到最大值，以某一斜率向第二半导体层2和第三半导体层3减小。即，实施方式4的半导体器件具有宽缓冲结构。该宽缓冲结构由高浓度区2113形成。第二半导体层2、第三半导体层3、及P集电极层2104的净掺杂浓度都比第一半导体层1的净掺杂浓度高。
在制作半导体器件的实施方式4时每一部分的净掺杂浓度和尺寸的例子的芯片尺寸是10mm×10mm，使得例如击穿电压在1200V级别且该额定电流是150A。尺寸参照第二半导体层2和发射极电极2105之间的界面，且除非另外声明，参照距该界面的距离。
距第二半导体层2和第一半导体层1之间的界面的距离是3μm。距P集电极层2104和集电极电极2109之间的界面的距离是140μm。从第三半导体层3和P集电极层2104之间的界面到P集电极层2104和集电极电极2109之间的界面的距离，即，P集电极层2104的厚度，是0.5μm。
该第二半导体层2的净掺杂浓度在与发射极电极2105之间的界面处是1.5×1016原子/cc，向第一半导体层1减少，且在与第一半导体层1的界面处小于5×1013原子/cc。第一半导体层的净掺杂浓度在与第二半导体层2的界面处小于5×1013原子/cc，但在与第二半导体层2的界面附近变为5×1013原子/cc。
并且，净掺杂浓度在基本在该第一半导体层1的中间的峰值位置处是1.5×1014原子/cc。并且第一半导体层1的净掺杂浓度在与第三半导体层3界面及附近是5×1013原子/cc。
第三半导体层3的净掺杂浓度在与第一半导体层1的界面处是5×1013原子/cc，且向P集电极层2104增大。第三半导体层3的净掺杂浓度在与P集电极层2104之间的界面附近处的值比第一半导体层1中的峰值净掺杂浓度1.5×1014原子/cc要高，但在与P集电极层2104之间的界面处的值低于5×1013原子/cc。
P集电极层2104的净掺杂浓度在与第三半导体层3之间的界面处低于5×1013原子/cc，但向集电极电极2109增大，且在与集电极2109之间的界面处为1×1018原子/cc。
距第一半导体层1中的净掺杂浓度峰值位置的距离是60μm。该距离与在制造阶段对第二半导体层2的表面进行质子辐照时的质子射程Rp相等。质子浓度在该质子辐照Rp附近是高的。氧原子被引入第一半导体层1，且所期望的宽缓冲结构由包括氧原子和质子的复合供体形成。
实施方式5
图22示出实施方式5的半导体器件的构造、净掺杂浓度、氧浓度、及氢浓度。如图22中半导体器件的横截面视图2200所示，该半导体器件是反向阻断IGBT，是具有附加的反向阻断能力的NPT(非穿通)类型的IGBT。
在图22，标记1指示作为N-漂移层的N型第一半导体层。标记2指示作为P阱区的P型第二半导体层2。标记2201是N型发射极区，标记2202是栅极绝缘薄膜，标记2203是栅极电极，标记2204是层间绝缘薄膜，标记2205是P集电极层，标记2206是侧面P集电极层，标记2207是发射极电极，而标记2208是集电极电极。
因为二极管运行发生在反向阻断IGBT中，通过提供N型宽缓冲层，不但IGBT运行，而且二极管运行也得以改进。该宽缓冲层可以或可以不达到侧面P集电极层2206。在图22中，标记2210指示距发射极电极2207的距离与净掺杂浓度(对数刻度)之间关系的特征图，标记2220指示距发射极电极2207的距离与氧分布之间关系的特征图，且标记2230指示距发射极电极2207的距离与氢分布之间关系的特征图。
在反向阻断IGBT情形中，从硅衬底的顶面到背面的厚度没有具体指定，但是例如对600V击穿电压，厚度可以是100μm，而对1200V击穿电压，厚度可能约是180μm。如表示距发射极电极2207的距离与氧分布之间关系的特征图2220所指示地，在反向阻断IGBT中，氧浓度在衬底的顶面一侧，即在第一半导体层1的发射极电极一侧上的区域是低的。
如表示距发射极电极2207的距离与氢分布之间关系的特征图2230所指示地，执行质子辐照使得射程是距衬底背面一侧距离的一半，即使得质子进入高氧浓度区。例如，对于600V击穿电压，该质子射程距背面约是25μm(距顶面约是75μm)，且对于1200V击穿电压，该质子射程距背面约是50μm(距顶面约是130μm)。用这种方法，尤其是二极管运行期间的振荡可以被抑制，且辐照噪声可以被减少。
实施方式6
图23示出实施方式6的半导体器件的硅衬底中的氧原子浓度与二极管反向恢复峰值电压(反向恢复期间的浪涌电压)的关系。在图23中，竖轴指示标准化值。此实施方式6的半导体器件是通过上述方法制造的宽缓冲二极管。
如图23所示，该宽缓冲层的浓度和迁移率值在质子辐照和热处理之后会不同，且该二极管反向恢复特性取决于衬底中的氧浓度而改变。如果该氧浓度是1×1016原子/cm3或更高，则该宽缓冲层的形成没有问题，且在反向恢复期间的浪涌电压可以被抑制。
另一方面，如果该氧浓度小于1×1016原子/cm3，不但宽缓冲层中的供体浓度低，而且缺陷浓度高，以致该二极管反向恢复特性与现有技术相同，且观测到振荡和浪涌电压的增大。因此，期望硅衬底的氧浓度是1×1016原子/cm3或更高。
另一方面，当扩散期间的温度是1300℃时，氧的固溶度是1×1018原子/cm3(“硅科学”(Shirikon no Kagaku)，实现科学与工程中心有限公司，1996年6月)。因此硅衬底中氧的最大浓度是1×1018原子/cm3。由上所述，期望硅衬底的氧浓度在1×1016原子/cm3或更高到1×1018原子/cm3或更低。
实施方式7
图24至图29示出实施方式7的半导体器件由CV测量法执行的载流子浓度分布测量结果。此处，使用厚度为500μm(尺寸随意，例如直径为5或6英寸)的晶片，其通过将1×1020/cm3的磷从330Ω-cm FZ-N类型硅晶片(其顶面被抛光至镜面光洁度)的背面扩散至80μm深度获得。
在此磷扩散期间，将氧原子引入该晶片。以下，将包含氧的晶片称为DW晶片。DW晶片是将氧与磷或其它杂质一起扩散入其中的晶片。此处，根据上述实施方式6，晶片中氧的浓度在1×1016原子/cm3或更高到1×1018原子/cm3或更低。
用掺杂剂量为1.0×1011/cm2至1.0×1014/cm2且加速电压为7.9MeV的质子H+，从顶面对该晶片进行辐照。另外，热处理温度以50℃为增量从300℃增加到500℃，在每个温度下执行60分钟。
在CV测量法中，通过固态测量法使用一个CV测量SSM495硬探针。测量用的器件制造如下。在上述晶片上，一层初始氧化物薄膜生长至8000
Figure A20068004222400291
厚度，表面激活部分(与阳极接触部分)被蚀刻，且以1×1013/cm2掺杂剂量和100KeV加速电压对其进行硼离子注入。
然后，在1150℃执行热处理200分钟，且形成P阳极层和具有边缘结构部分的保护环P层。然后，PSG薄膜生长至1.5μm，该激活部分被蚀刻，且在通过溅射沉积Al-Si1％后，执行印制图形以形成阳极。
此后，以7.9MeV加速电压和1×1011/cm2至1×1014/cm2的掺杂剂量从顶面执行质子辐照，射程Rp为40μm。然后热处理在不同条件下从300℃到500℃(以50℃为增量)在氮或氢气氛中执行。然后，在背表面上真空沉积Ti/Ni/Au至约1μm厚度，以最后获得一个PiN二极管。该二极管的激活区(与该表面铝电极和P阳极层接触的部分区)是0.72cm2。
通过这样使用保护环的边缘结构和高电阻率晶片，在该器件最大施加电压250V下，不受该耗尽层边缘影响，在执行CV测量时可在耗尽层范围内-约150μm-对电容进行测量。因此，虽然基于供体转变程度，但耗尽发生在质子射程Rp，即，距顶表面40μm的位置，且因而该位置附近的载流子浓度可被测量。
耗尽层边缘W的载流子浓度N(W)由以下公式(1)给出，且获得在Rp附近的净供体浓度分布。然而，在公式(1)中该施加电压是V，电容是C，真空介电常数是ε0，硅的相对介电常数是εs，且器件的有源区是A。
[公式1]
N ( W ) = - ( 2 / q ϵ 0 ϵ s A 2 ) / [ d ( 1 / C 2 ) / dV ] W = ϵ 0 ϵ s A / C - - - ( 1 )
图24、图25及图26分别示出例如质子掺杂剂量是1.0×1011/cm2，热处理温度是300℃、350℃、和400℃下的CV测量结果。并且，图27、图28、及图29分别示出例如质子掺杂剂量是1.0×1012/cm2，热处理温度是300℃、350℃、和400℃下的CV测量结果。
图30到图35示出对使用晶片背表面未经磷扩散的普通FZ晶片代替DW晶片制造的测量器件进行CV测量的结果。制作测量用器件的方法与上述使用DW晶片的情形类似。与使用DW晶片的情形不同的是在磷扩散期间引入的过饱和氧在晶片中不存在(或者，存在或低于探测极限1×1015/cm3)，且由于扩散没有热磁滞现象。
图30、图31及图32分别示出质子掺杂剂量是1.0×1011/cm2，热处理温度是300℃、350℃、和400℃下样本的CV测量结果。并且，图33、图34、及图35分别示出质子掺杂剂量是1.0×1012/cm2，热处理温度是300℃、350℃、和400℃下样本的CV测量结果。
图36到图41示出实施方式7的半导体器件的横截面SR分布测量结果。此处，使用与用于上述CV测量类似的方法来形成DW晶片，且使用与用于CV测量类似的方法来制造测量用器件。通过固态测量一个SR测量器件SSM2000用于SR分布测量。
该样本贴装(抛光)角是5°44′，且用1/20μm金刚石化合物对抛光面进行最后处理。与用于图24到图29的样本的不同点是该硅晶体的电阻率是12Ω-cm(3.83×1013/cm3)的事实；在其它方面样本是相同的。
图36、图37及图38分别示出质子掺杂剂量是1.0×1011/cm2，热处理温度是300℃、350℃、和400℃下样本的SR分布测量结果。且，图39、图40、及图41分别示出质子掺杂剂量是1.0×1012/cm2，热处理温度是300℃、350℃、和400℃下样本的SR分布测量结果。
图42到图47示出对使用未经从背面进行磷扩散的普通FZ晶片代替DW晶片制造的测量用器件执行的SR分布测量结果。制造测量用器件的方法及与用DW晶片的情形的区别与上述的相同。
图42、图43及图44分别示出质子掺杂剂量是1.0×1011/cm2，热处理温度是300℃、350℃、和400℃下样本的SR分布测量结果。并且，图45、图46、及图47分别示出质子掺杂剂量是1.0×1012/cm2，热处理温度是300℃、350℃、和400℃下样本的SR分布测量结果。
另外，氦离子(He2+)可以代替质子(H+)使用。样品使用类似工艺通过在24MeV加速电压和1×1012/cm2掺杂剂量下进行氦离子辐照来制备，射程Rp是40μm，且进行CV测量和SR分布测量。
图48是归纳通过质子和氦辐照形成宽缓冲层的情形的表格。在图48所示的表格中，使用CV测量和SR测量对离子类型，辐照量，热处理是否执行及热处理温度进行归纳来评估。
在图48中，“
Figure A20068004222400311
”指示令人满意的形成物，即，获得浓度分布为所期望形状(单峰值形状)，最大浓度峰值在离子射程部分的样品，且其中净浓度比体硅浓度高。即，这些标记指示宽缓冲结构的形成令人满意。“○”指示CV测量估值部分地受设备限制且因此是不当的，但是获得了所期望的单峰值形状浓度分布。
“△”指示不当的样品，即，未获得所期望的单峰值形状浓度分布，或SR测量值小于CV测量值。如果迁移率下降，则SR测量值小于CV测量值。“×”指示未获得所期望的单峰值形状浓度分布。
当使用包含氧(在表中，DW、CZ-FZ的情形)的晶片，辐照量是1×1011到1×1012原子/cm2，且如果热处理温度是300℃到400℃，然后可以看到一个宽缓冲层令人满意地形成。因此，人们期望工艺在此条件范围内执行。
更进一步地，可包括超过测量极限的样品，但获得所期望的单峰值形状浓度分布。在这种情况下，该辐照量可高达1×1014原子/cm2，且热处理温度可以是450℃或更低。
从图24到图48，给出以下结论。第一，如图24到图29所示，当用质子对DW晶片进行辐照时，主要在40μm深度发生供体转变且获得相对衬底浓度(1.4×1013原子/cm3)的高浓度。如图48中“
Figure A20068004222400312
”或“○”所指示，这还可在紧接质子辐照之后的阶段，即，在热处理之前被确认。该分布是该宽缓冲结构。
当热处理温度在300℃或更高到400℃或更低时，一个宽缓冲结构形成。示出CV测量结果的图被省略，但是如图48所指示地，当热处理温度是400℃且使用高掺杂剂量(1×1013/cm2或1×1014/cm2)，该浓度在从顶表面到约为20μm深度的区域也是高的。
示出CV测量结果的图被省略，但当热处理温度是450℃或更高且掺杂剂量是低的(1×1011/cm2或1×1012/cm2)时，浓度基本恢复到衬底浓度，且由于质子辐照供体被湮没。示出CV测量结果的图被省略，但即使当热处理温度是450℃或更高时，在高掺杂剂量下存在一些由供体转变产生的高浓度区。
用这种方法，当用质子对DW晶片进行辐照时，对所有掺杂剂量都能形成一个宽缓冲结构，并且特别是从300℃或更高到450℃或更低的温度范围对这种形成是有效的。示出CV测量结果的图被省略，但是在氦离子辐照情况下，当热处理温度是450℃或更高时，在射程Rp附近可看到一个浓度最大值，但供体浓度相比质子情形较低。
如图30到图35所示，当用质子对一个普通FZ晶片进行辐照时，与DW晶片结果相比，由于供体转变净掺杂浓度的分数增大是小的，最多约为1/3。从此可得出晶片中的氧能有效促进供体转变的结论。然而，如果热处理温度高于400℃，则与使用DW晶片的例子相比，从顶表面到20μm深度处没有热供体影响，使得标准的FZ晶片可以用于400℃到450℃温度范围，且例如当热处理温度在420℃或更高时是必要的。
如图36到图41所示，当用质子对DW晶片进行辐照时，在SR测量与CV测量中的浓度分布的大区别是在许多条件下由SR测量指示的在射程Rp附近的供体浓度是低的。虽然给出SR测量结果的图被省略，但当质子掺杂剂量是1×1011/cm2或1×1012/cm2时，未经热处理(紧接质子辐照之后)的测量浓度与衬底的浓度在同一级别。
热处理温度是450℃的SR测量结果被省略，但是对从300℃到450℃的所有热处理温度，高浓度(供体转变)出现且在射程Rp中有个峰值。然而，虽然SR测量结果被省略，但由于该掺杂剂量增加为1×1013/cm2和1×1014/cm2，当热处理温度是350℃或更低时，在射程Rp(约至20μm深度)附近的浓度大大减小。此外，该曲线不是平滑的，且出现扭折。
其理由是由于轻度离子辐照引起的载流子迁移率的降低。当执行离子注入时，在被辐照体(硅)中，离子经历反复的无弹性的碰撞直到它们停止，且在此期间，硅从该离子接受能量。结果，在离子传输区发生硅部分熔解，且因此出现缺陷。这些缺陷主要是位错(线性缺陷)，且空间电荷在该位错线中间出现。该空间电荷散射载流子，因此电子散射弛豫时间被缩短，且迁移率被降低(见“半导体评价技术”(Handoutai Hyouka Gijutsu)，Katouda，ed.，Sangyou Tosho，1989，第42页)。
如图42到图47所示，当用质子对标准FZ晶片进行辐照时，SR测量中的浓度减少量相对DW晶片情形要大，且在最大程度处浓度值减小了一个数量级。即，使用普通FZ晶片导致相对使用DW晶片较低的迁移率。
将图24到图29与图30到图35进行对比，使用普通FZ晶片其供体浓度相比DW晶片约小了1/3，因而其迁移率也减小了1/3。用这种方法，通过在晶片中包含氧，离子辐照时的迁移率下降可被抑制。
图49示出使用DW晶片在测量用器件的晶片表面的薄膜电阻测量结果，该器件的辐照质子的射程Rp是2μm，但其余的进行与上述相同的工艺(热处理)。薄膜电阻最接近地反映最上层的电阻，且从表面到约2μm深度的电阻率可被确定。在薄膜电阻Rs、扩散深度xj与扩散区的平均电阻率ρs之间，获得以下公式(2)的关系。
[公式2]
ρs＝Rs·xj    (2)
如图49所示，在DW晶片中，当热处理温度是350℃或更高时，该薄膜电阻在约200Ω/□达到饱和。这指示CV测量载流子浓度分布的深度的较低限度(从最上层至约5μm)是约1×1015/cm3的平均浓度。
该事实指示不但热供体，而且氢、氧和硅的复合供体在最上层中保持稳定。从此可以推断使用包含氧的DW晶片，用上述掺杂剂量的质子进行辐照，且在上述温度范围进行热处理，对形成稳定的宽缓冲层有效。该薄膜电阻令人满意的结果也从为1×1013/cm2和1×1014/cm2的质子掺杂剂量中获得。
实施方式8
一般而言，如专利文献5、7和8所公开的，离子辐照具有降低晶片中的少数载流子寿命的效果。对该寿命的减少与供体转变之间的关系的调查结果进行说明。
图50示出实施方式8的晶片热处理温度与寿命之间的关系。此处，对经历掺杂浓度为1×1011到1×1013/cm2的质子辐照及在各种温度下的热处理的晶片、经历氦离子辐照及在各种温度下的热处理的晶片、以及其上只有一层1000氧化物薄膜形成的裸晶执行寿命测量。
在寿命测量中，使用Kobelco研究所的LTA-1200EP。图50示出晶片中49个点的多点测量的平均值。从图50可看到在剂量为1×1012/cm2或更高的质子辐照下，寿命在350℃与400℃之间显著地变化。
未经质子辐照或热处理的裸晶的寿命约为400μs。另一方面，虽然未恢复到此值(约400μs)，但如果热处理在400℃或更高温度下执行，则经质子辐照的晶片的寿命约是10μs，这从控制器件特性(二极管正向电压、反向恢复损耗、及类似物)的立场而言是合乎需要的。
然而，如上所说明的，作为通过供体转换的宽缓冲剖面的形成的条件，热处理温度为300℃到450℃是合乎需要的。因此根据这些结果，在1×1011/cm2或以上及1×1014/cm2或以下的质子剂量，在300℃或以上及450℃或以下，且350℃或以上及420℃或以下为更佳的热处理温度，是令人满意的。
本发明不限于上述实施方式，且各种变体都是可能的。例如，尺寸、浓度、电压值和电流值、温度和时间、及其它处理条件和实施方式中描述的类似条件，及各种其它值都是示例性的，且本发明不限于这些值。在本实施方式中，第一传导类型是N型且第二传导类型是P型，但如果第一传导类型是P型且第二传导类型是N型，本发明也同样适用。
更进一步地，在上述实施方式中，质子辐照中的寿命被恢复成初始晶片寿命(15至30μs)，但是质子辐照量和其它条件，以及恢复热处理条件(温度、时间、气氛、及类似物)可以修改，且质子辐照区的寿命值可以被减少。更进一步地，本发明不限于1200V级别的器件，还可以类似地应用于600V、1700V、或更高级别的器件。
例如，在600V级别器件的情形中，晶片电阻率为20至90Ω-cm，且最终厚度为50至70μm。在1700V级别器件的情形中，晶片电阻率为80至200Ω-cm，且最终厚度为120至200μm。
工业实用性
如上所说明地，本发明的一种半导体器件及半导体器件的制造方法用于功率半导体设备是有效的，且尤其适于具有低电损耗、低电磁辐照噪声、及考虑环境问题的IGBT模块和IPM(智能功率模块)。

Claims (14)

1.一种半导体器件，其中在第一传导类型的第一半导体层的第一主面一侧，形成具有比所述第一半导体层的浓度高的第二传导类型的第二半导体层，且其中在所述第一半导体层的第二主面一侧，形成具有比所述第一半导体层的浓度高的第一传导类型的第三半导体层，其特征在于
在所述第一半导体层中至少存在一个杂质浓度在所述第一半导体层中是最大值的位置，且所述第一半导体层中的杂质浓度从最大杂质浓度的位置向所述第二半导体层和所述第三半导体层减小，以及
至少所述第一半导体层中的最大杂质浓度的位置包括氧原子和比氧轻的原子。
2.如权利要求1所述的半导体器件，其特征在于，比氧轻的原子是氢。
3.如权利要求1或权利要求2所述的半导体器件的制造方法，包括以下步骤：
将氧引入作为所述第一传导类型的第一半导体层的第一传导类型的半导体衬底；
用带电粒子对所述半导体衬底的第一主面或第二主面进行辐照且将晶格缺陷引入在所述半导体衬底中的第一半导体层；以及
执行热处理来恢复引入到所述第一半导体层的晶格缺陷，从而使所述第一半导体层中一部分的净掺杂浓度比所述半导体衬底的初始净掺杂浓度高。
4.如权利要求3的半导体器件的制造方法，其特征在于，所述带电粒子是质子。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，用质子进行辐照时，质子剂量是1×1011原子/cm2或更高和1×1014原子/cm2或更低。
6.如权利要求3所述的半导体器件的制造方法，进一步包括以下步骤：
将氧引入所述半导体衬底之后，在带电粒子辐照之前，在所述半导体衬底的第一主面一侧形成具有比半导体衬底的浓度高的第二传导类型的第二半导体层；
在通过热处理恢复晶格缺陷之后对所述半导体衬底的第二主面进行磨削；以及
在半导体衬底的经磨削外露的一面的那一侧形成具有比第一半导体层的浓度高的第一传导类型的第三半导体层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述带电粒子是质子。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，用质子进行辐照时，所述质子剂量是1×1011原子/cm2或更高和1×1014原子/cm2或更低。
9.如权利要求3所述的半导体器件的制造方法，其特征在于，进一步包括以下步骤：
将第一传导类型杂质与氧一起在引入氧的时候引入所述半导体衬底，且形成具有比所述半导体衬底的浓度高的第一传导类型的第三半导体层；以及
在将氧和所述第一传导类型杂质引入所述半导体衬底之后，且在带电粒子辐照之前，在未引入所述第一传导类型杂质的第一半导体层的表面上形成具有比所述第一半导体层的浓度高的第二传导类型的第二半导体层。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述带电粒子是质子。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，用质子进行辐照时，质子剂量是1×1011原子/cm2或更高和1×1014原子/cm2或更低。
12.如权利要求3到权利要求11中任何一个所述的半导体器件的制造方法，其特征在于，在通过带电粒子辐照引入晶格缺陷之后，热处理在250℃或更高和500℃或更低的温度下执行。
13.如权利要求3到权利要求11中任何一个所述的半导体器件的制造方法，其特征在于，在通过带电粒子辐照引入晶格缺陷之后，热处理在300℃或更高和450℃或更低的温度下执行。
14.如权利要求3到权利要求11中任何一个所述的半导体器件的制造方法，其特征在于，在通过带电粒子辐照引入晶格缺陷之后，热处理在350℃或更高和420℃或更低的温度下执行。
CN2006800422242A 2005-11-14 2006-11-13 半导体器件及其制造方法 Active CN101305470B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005329480 2005-11-14
JP329480/2005 2005-11-14
PCT/JP2006/322547 WO2007055352A1 (ja) 2005-11-14 2006-11-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101305470A true CN101305470A (zh) 2008-11-12
CN101305470B CN101305470B (zh) 2010-12-08

Family

ID=38023344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800422242A Active CN101305470B (zh) 2005-11-14 2006-11-13 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7799662B2 (zh)
JP (2) JP5104314B2 (zh)
CN (1) CN101305470B (zh)
WO (1) WO2007055352A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN102884695A (zh) * 2010-05-04 2013-01-16 江森自控科技公司 变速驱动器
CN103378142A (zh) * 2012-04-24 2013-10-30 快捷韩国半导体有限公司 功率器件及其制造方法
CN103531450A (zh) * 2012-07-03 2014-01-22 英飞凌科技股份有限公司 用于形成横向变化掺杂浓度的方法和半导体器件
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103959473A (zh) * 2011-11-30 2014-07-30 株式会社电装 半导体器件
CN103999225A (zh) * 2012-01-19 2014-08-20 富士电机株式会社 半导体装置及其制造方法
CN104221152A (zh) * 2012-07-18 2014-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107112327A (zh) * 2014-10-10 2017-08-29 高丽大学教产学协力团 利用中性粒子束发生装置的非挥发性存储薄膜器件的制造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
JP5150953B2 (ja) 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP2010010401A (ja) * 2008-06-27 2010-01-14 Hitachi Ltd 横型ｉｇｂｔとそれを用いたモータ制御装置
JP5439763B2 (ja) 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP5523901B2 (ja) * 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
US9570541B2 (en) 2010-12-17 2017-02-14 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
WO2012169022A1 (ja) * 2011-06-08 2012-12-13 トヨタ自動車株式会社 半導体装置とその製造方法
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104040692B (zh) * 2012-03-19 2016-11-09 富士电机株式会社 半导体装置的制造方法
WO2013141221A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
JP5754545B2 (ja) 2012-03-23 2015-07-29 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112013002031T5 (de) 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
JP2014138173A (ja) * 2013-01-18 2014-07-28 Shi Exaination & Inspection Ltd 半導体装置の製造方法、及び基板処理システム
EP2980856B1 (en) 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP6037012B2 (ja) 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6052413B2 (ja) * 2013-07-17 2016-12-27 富士電機株式会社 半導体装置
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
US9293330B2 (en) 2013-08-28 2016-03-22 Infineon Technologies Ag Method for producing a semiconductor
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE112015000610T5 (de) 2014-09-04 2016-11-17 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN106463528B (zh) 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
JP2015062250A (ja) * 2014-11-27 2015-04-02 株式会社半導体エネルギー研究所 トランジスタ
JP6268117B2 (ja) * 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
JP7125257B2 (ja) * 2016-12-02 2022-08-24 住重アテックス株式会社 半導体装置および半導体装置の製造方法
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
US11676996B2 (en) * 2017-07-19 2023-06-13 Mitsubishi Electric Corporation Method of manufacturing semiconductor device, and semiconductor device
JP6777046B2 (ja) * 2017-08-22 2020-10-28 信越半導体株式会社 再結合ライフタイムの制御方法
JP6881292B2 (ja) 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
JP7006517B2 (ja) 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7251616B2 (ja) * 2019-04-26 2023-04-04 富士電機株式会社 半導体装置および製造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
JP7334849B2 (ja) * 2020-03-17 2023-08-29 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JP7452632B2 (ja) * 2020-04-01 2024-03-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114467182A (zh) * 2020-04-01 2022-05-10 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7264100B2 (ja) * 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327083A (ja) 1986-07-20 1988-02-04 Nikon Corp エキシマレ−ザ装置
JPH0722198B2 (ja) * 1987-07-15 1995-03-08 富士電機株式会社 絶縁ゲ−ト形バイポ−ラトランジスタ
JPH04125933A (ja) * 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
JPH04252078A (ja) * 1991-01-28 1992-09-08 Toshiba Corp スイッチング半導体装置の製造方法
JPH05102161A (ja) * 1991-07-15 1993-04-23 Toshiba Corp 半導体装置の製造方法とその半導体装置
JPH08148699A (ja) 1994-11-21 1996-06-07 Shindengen Electric Mfg Co Ltd 整流ダイオ−ド
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09260639A (ja) * 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
ATE263433T1 (de) 1998-07-17 2004-04-15 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
DE59901023D1 (de) 1998-07-17 2002-04-25 Infineon Technologies Ag Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
JP2000077350A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
EP1030375A4 (en) * 1998-09-10 2001-07-04 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
JP4129106B2 (ja) 1999-10-27 2008-08-06 三菱電機株式会社 半導体装置
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4862207B2 (ja) 1999-11-26 2012-01-25 富士電機株式会社 半導体装置の製造方法
KR100342073B1 (ko) 2000-03-29 2002-07-02 조중열 반도체 소자의 제조 방법
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP3910922B2 (ja) 2003-02-12 2007-04-25 三菱電機株式会社 半導体装置
CN1258210C (zh) * 2003-06-18 2006-05-31 北京工业大学 硅高速半导体开关器件制造方法
JP4096838B2 (ja) 2003-08-20 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4821088B2 (ja) * 2003-12-25 2011-11-24 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN102884695A (zh) * 2010-05-04 2013-01-16 江森自控科技公司 变速驱动器
CN102884695B (zh) * 2010-05-04 2016-03-30 江森自控科技公司 变速驱动器
US9024559B2 (en) 2010-05-04 2015-05-05 Johnson Controls Technology Company Variable speed drive
US10720330B2 (en) 2011-11-15 2020-07-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10049880B2 (en) 2011-11-15 2018-08-14 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
US9443774B2 (en) 2011-11-15 2016-09-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN103959473A (zh) * 2011-11-30 2014-07-30 株式会社电装 半导体器件
CN103959473B (zh) * 2011-11-30 2016-10-05 株式会社电装 半导体器件
CN103999225A (zh) * 2012-01-19 2014-08-20 富士电机株式会社 半导体装置及其制造方法
CN103999225B (zh) * 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
CN103378142A (zh) * 2012-04-24 2013-10-30 快捷韩国半导体有限公司 功率器件及其制造方法
CN103531450B (zh) * 2012-07-03 2016-05-25 英飞凌科技股份有限公司 用于形成横向变化掺杂浓度的方法和半导体器件
CN103531450A (zh) * 2012-07-03 2014-01-22 英飞凌科技股份有限公司 用于形成横向变化掺杂浓度的方法和半导体器件
CN104221152A (zh) * 2012-07-18 2014-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN104221152B (zh) * 2012-07-18 2017-10-10 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107112327A (zh) * 2014-10-10 2017-08-29 高丽大学教产学协力团 利用中性粒子束发生装置的非挥发性存储薄膜器件的制造方法
CN107112327B (zh) * 2014-10-10 2019-03-15 高丽大学教产学协力团世宗校区 利用中性粒子束发生装置的非挥发性存储薄膜器件的制造方法

Also Published As

Publication number Publication date
CN101305470B (zh) 2010-12-08
US7799662B2 (en) 2010-09-21
JP5104314B2 (ja) 2012-12-19
WO2007055352A1 (ja) 2007-05-18
JPWO2007055352A1 (ja) 2009-04-30
JP2012238904A (ja) 2012-12-06
US20080315364A1 (en) 2008-12-25
JP5594336B2 (ja) 2014-09-24

Similar Documents

Publication Publication Date Title
CN101305470B (zh) 半导体器件及其制造方法
US10847608B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN106128946B (zh) 半导体装置及半导体装置的制造方法
US10651269B2 (en) Semiconductor device and method for producing semiconductor device
US7728409B2 (en) Semiconductor device and method of manufacturing the same
JP5272299B2 (ja) 半導体装置およびその製造方法
US9263529B2 (en) Semiconductor device with vertically inhomogeneous heavy metal doping profile
CN104157569A (zh) 快恢复二极管制造工艺方法
CN102074586A (zh) 快速恢复二极管
Poon et al. Multiple-pulse laser annealing of preamorphized silicon for ultrashallow boron junction formation
CN207781616U (zh) 功率半导体器件
US20230395394A1 (en) Methods for Forming a Semiconductor Device Having a Second Semiconductor Layer on a First Semiconductor Layer
CN104716174B (zh) 半导体器件以及用于制造半导体器件的方法
CN108321191A (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100521

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100521

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electronic Device Technol

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20110921

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110921

Address after: Kanagawa

Patentee after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Electric Systems Co., Ltd.