JP4821088B2 - 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 - Google Patents

逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP4821088B2
JP4821088B2 JP2003428599A JP2003428599A JP4821088B2 JP 4821088 B2 JP4821088 B2 JP 4821088B2 JP 2003428599 A JP2003428599 A JP 2003428599A JP 2003428599 A JP2003428599 A JP 2003428599A JP 4821088 B2 JP4821088 B2 JP 4821088B2
Authority
JP
Japan
Prior art keywords
main surface
region
reverse
conductivity type
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003428599A
Other languages
English (en)
Other versions
JP2005191160A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2003428599A priority Critical patent/JP4821088B2/ja
Publication of JP2005191160A publication Critical patent/JP2005191160A/ja
Application granted granted Critical
Publication of JP4821088B2 publication Critical patent/JP4821088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は電力変換装置などに使用される絶縁ゲート形バイポーラトランジスタ(IGBT)に関する。さらに詳しくは双方向の耐圧特性を有する双方向IGBTデバイスまたは逆阻止IGBTデバイスの改良に関する。
図11に示したような従来のプレーナ型pn接合構造を有するIGBT(絶縁ゲート型バイポーラトランジスタ)(n型ドリフト層101の第1主面側109にpベース層102、nエミッタ層104、ゲート酸化膜105、ゲート電極106、エミッタ電極107を備え、第2主面(裏面)側110にpコレクタ層103とコレクタ電極108を備える。点線111は順耐電圧の印加時の空乏層を示す。)は、主要な用途であるインバータ回路やチョッパー回路では、直流電源下で使用されるので、順方向の耐圧さえ確保できれば問題はなく、逆耐圧接合があるにもかかわらず、素子設計の段階から逆方向耐圧確保を考慮せずに作られていた(特許文献1−段落0021〜0024)。
しかし、最近、半導体電力変換装置において、AC(交流)/AC変換、AC/DC(直流)変換、DC/AC変換を行うため、直接リンク形変換回路等のマトリクスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。そこで、逆耐圧(阻止)IGBTを逆並列接続することにより前記双方向スイッチング素子とするために、有効な逆耐圧を持ったIGBTが要望されるようになった。
また、従来のIGBTは逆バイアスされないことを前提として作製されているので、エミッタをグラウンド電位としコレクタを負電位とする逆バイアスを加えた場合に電界が集中しやすい図11の符号Aで示すコレクタ接合表面近傍は、ダイシング等による機械的な切断歪を備えたままの切断部であって、何らの処理もされておらず、当然ながら十分な逆耐圧は得られない。
またさらに、逆耐圧接合の終端部表面をダイシング切断により形成することなく、第一主表面側で適切に処理して逆耐圧を安定して確保できるようにした逆阻止IGBTは、図12に示すように分離層111を第一主面側112から拡散によって形成した分離拡散層型として逆耐圧接合終端部113を第一主面側112に出すようにしたものが知られている(特許文献2−図3、4、5)。この図12に示すIGBTでは、FZシリコンを採用したNPT(Non Punch Through)ウェハ(100μm)を用いることができるので、コレクタ層103厚を薄くし、その不純物濃度を低く適切に制御して過剰キャリアの注入をコントロールすることにより、従来問題となっていたオン電圧特性とターンオフ損失に関するトレードオフ関係を改善し、共に小さくすることが可能になるメリットが得られる(特許文献3−図1)。
特開2002−299346号公報 特開平7−307469号公報 特開2002−319676号公報
前述の逆阻止IGBT(図12)のように、裏面コレクタ側のpn接合をダイシングにより切断することなく、接合端部保護を第一主面側において適切に行えるようにするためには、高温で長時間拡散を要する分離拡散を必要とする。しかしながら、分離拡散に伴う高温長時間拡散の影響で、逆耐圧が低下し漏れ電流が大きくなり易いという問題が生じる。また、裏面側コレクタ層の形成のためのイオン注入時のダメージによる影響も受け易く、この影響でコレクタ層での発生電流が多くなり、さらに、この発生電流が逆バイアス時に、pnp層に付随する寄生BJT(Bipola Junction Transistor)の作用で、増幅される結果、特に高温時(125℃)の逆漏れ電流が大きくなり易いのである。
本発明は、そのような問題点に鑑みてなされたものであり、その目的とするところは、逆耐圧を低下させることなく、高温逆漏れ電流の小さい逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法を提供することである。
特許請求の範囲の請求項1記載の発明によれば、前記目的は、第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記半導体基板の残り部分である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域を前記ドリフト層を介して取り囲み、前記基板の両主面をつなぐように形成される第二導電形分離領域と、前記基板の第二主面に形成され、該第二主面に露出する前記分離領域に連結される第二導電形コレクタ層とを備える逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法において、1200℃〜1300℃の酸素雰囲気で80時間以上の拡散時間で前記分離領域を前記第一主面から120μm以上の拡散深さで形成後の酸素濃度が1.0×1017cm―3以上の分布を有し、前記第二主面側の研磨による減厚後、第二主面コレクタ領域形成時におけるイオン注入後のアニール温度350℃乃至420℃または530℃乃至550℃の範囲から選択されるいずれかの温度とする逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることにより、達成される。
特許請求の範囲の請求項2記載の発明によれば、前記第二主面コレクタ領域のイオン注入のドーズ量が1.2×1012cm-2乃至1.0×1016cm-2のいずれかである請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることが好ましい。
特許請求の範囲の請求項3記載の発明によれば、前記基板内の酸素濃度が、前記第一主面から前記第二主面へ向かって増加している請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることが好ましい。
特許請求の範囲の請求項4記載の発明によれば、裏面コレクタ領域のイオン注入の際の加速エネルギーが20keV乃至60keVのいずれかである請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることにより、前記目的は達成される。
前述の本発明によれば、逆耐圧を低下させることなく、高温逆漏れ電流の小さい逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法を提供することができる。
図1は本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタ(以下IGBTと略す)の断面図であり、図2と図3は前記図1に示すIGBTの製造方法をシリコン基板の要部の断面により2ステップで示した製造工程図である。図4はターンオフ損失とコレクタ層のボロンドーズ量との関係図、図5から図8、図10はコレクタ層のアニール条件と、オン電圧、順逆耐電圧、高温逆漏れ電流等との各関係図、図9はコレクタ層のイオン注入の加速エネルギーと高温逆漏れ電流との関係図である。本発明の要旨を超えない限り、本発明は以下説明する実施例の記載に限定されるものではない。
この発明にかかる逆阻止型IGBTおよびその製造方法の実施例について、前記図1、図2、図3を用いて詳細に説明する。順逆600V耐圧の逆阻止IGBTの場合を実施例として説明する。厚さ525μmで、第一導電型不純物としてのn導電型のリンの不純物濃度が1.5×1014cm-3のFZシリコン基板(ウェハ)1の表面に厚さ1.6μmの初期酸化膜2を形成し、各IGBT素子の分離拡散領域に相当する位置の酸化膜2に開口幅100μmのリング状パターンの酸化膜開口部3を形成する。
次に分離拡散層4を形成するために、第二導電型不純物であるp導電型不純物としてのボロンソースを前記酸化膜パターン上に塗布、熱処理してボロンデポジションを行い、前記酸化膜表面に同時形成されたボロンガラスをエッチングして除去した後、1200℃〜1300℃の高温の酸素雰囲気中で、ボロンを前記開口部3からシリコン基板1中に拡散させる。拡散時間は、拡散深さ120μmの場合、約80〜100時間、拡散深さ180μmとする場合は約240時間を要する(図2)。次に図3に示すように、前記分離拡散層4を形成した第1主面側10のリング状のパターン(基板1の上面から見たパターン)内にpベース領域5、ゲート酸化膜6、ゲート電極7、nエミッタ領域8およびエミッタ電極9等のプレーナゲート型IGBTとして必要な機能領域を従来と同様にして形成する。この際、さらに電子線照射やヘリウム照射などを行いライフタイム調節をすることにより、素子の高速化を図る工程を加えてもよい。次に、前記シリコン基板1の裏面側11を研磨して厚みを減らすことにより、図1に示すように前記分離拡散層4を裏面に露出させる。分離拡散深さ120μm、180μmの場合、シリコン基板厚を研磨によりそれぞれ100μm、150μm位とすることが好ましい。前記シリコン基板1の厚さはIGBTの耐圧がそれぞれ600V、1200Vの場合に必要な基板の厚さに相当する。分離拡散層4が露出した裏面12に、ドーズ量1×1013cm-2のボロンをイオン注入し、400℃で1時間程度の低温アニ−ルを行い、活性化したボロンのピーク濃度が1×1017cm-3(5×1016cm-3〜1×1018cm-3の範囲から適宜選択)程度で、厚さが1μm程度の裏面コレクタ層13を形成する。コレクタ電極16を形成後、最後に図1のダイシング位置14でウェハ1を切断すると、図1のような逆阻止IGBT20が作られる。点線15は逆耐電圧印加時の空乏層を示す。このような高温長時間拡散を酸化雰囲気で行うと、拡散直後のシリコン基板1中には全面にほぼ均一に酸素原子濃度が1×1017cm-3〜シリコン中への酸素の固溶限である1×1018cm-3の範囲で取り込まれる。1300℃で、50%以上の酸素濃度で、80時間以上の拡散後のシリコン基板には、酸素の固溶限である1×1018cm-3の濃度で取り込まれている。また、このような高温長時間拡散による分離拡散層を安定して形成させるには、前述のような酸素雰囲気は欠くことができない。
しかしながら、このように高濃度に取り込まれた酸素濃度が、逆阻止IGBT20の逆耐圧の低下や逆漏れ電流の増加と密接に関連していることを発見した。本発明はこの点に着目してなされたものである。
逆阻止IGBT20は、逆バイアス時に裏面側のpコレクタ層13−nドリフト層1間のpn接合で安定した耐圧を持たせるためには裏面コレクタ層13形成時のボロンのドーズ量を、コレクタ層13内部に空乏層が延びてコレクタ電極16に到達してしまうリーチスルーを防ぐためには1.2×1012cm-2以上必要とする。また、コレクタ層13からの過剰キャリア注入量を抑制させてターンオフ損失を増加させないようにするには、図4のボロンのドーズ量とターンオフ損失との関係図に示すように、コレクタ層形成のためのボロンイオン注入時のドーズ量を1×1016cm-2以下にする必要がある。また、逆阻止IGBTは20は、逆耐圧を有する構造ではあるが、逆漏れ電流が大きい。この対策として、裏面側の活性化率を高くして逆耐圧時の裏面コレクタ層での発生電流を少なくすることで逆漏れ電流を小さくすることができる。しかし、逆阻止IGBT20は、表面のプロセス終了後に裏面側を作るため、裏面のアニール温度を高くすることができない。アニール温度を高くすると表面側の金属の変色が起きたり、保護膜と金属あるいは金属とシリコンの間で相互拡散が起こりコンタクト抵抗が高くなる。図5によれば、350℃〜420℃にかけては裏面の活性化によってVonが低くなっているが、420℃を超えるとVonが上昇に転じ、500℃以上で4V程度のVon値となる。コンタクト抵抗を低くするためには、アニール温度を450℃以下にすることが好ましい。さらに、図9によれば、コレクタ層形成のためのイオン注入時の加速エネルギーは60keVを超えるとイオン注入時のダメージが大きくなり逆漏れ電流が大きくなるので、加速エネルギーを20keV〜60keVにするのがよい。
IGBTの順耐圧と、コレクタ層13形成時のイオン注入後のアニール温度との関係を示す図6(アニール時間をパラメータ、■は1時間、●は3時間、▲は5時間をそれぞれ表す)によれば、アニール温度420℃以上500℃以下で、アニール時間が1時間以上の場合、順耐圧が低下することが分かる。また、時間に関係なく、500℃以上のアニール温度とすると耐圧低下は少なくなり、550℃のアニール温度にするとほとんど耐圧低下は見られなくなることが分かる。
IGBTの逆耐圧とコレクタ層13形成時のイオン注入後のアニール温度との関係を示す図7(アニール時間をパラメータ、■は1時間、●は3時間、▲は5時間をそれぞれ表す)によれば、アニール温度420℃以上500℃以下でアニール時間を1時間以上とした場合の耐圧低下の影響は前記図6の順耐圧の場合よりも、はるかに大きいことが分かる。アニール温度420℃以下で1時間以内と530℃〜550℃のアニール温度では順耐圧の場合と同様に耐圧低下はほとんど無くなることが分かる。
前記図6、7に示すような順逆耐圧に及ぼす因子には、順逆耐圧を担う接合のドリフト層1側の酸素濃度分布と、コレクタ層13形成のためのイオン注入後のアニール処理条件によるドリフト層1中の酸素原子の活性化すなわちドナー化とがある。具体的には順逆耐圧が低下する原因は接合のドリフト層側に存在する酸素がアニール処理によりドナー化してドリフト層1が低抵抗化することにある。前記順耐電圧が逆耐電圧よりもアニール処理による耐圧低下が少ないのは、シリコン基板1の第1主面側10に形成されるMOS構造の形成の際の熱処理により、第1主面側10から酸素原子が外方拡散により抜けて、表面から45μm程度の深さまでの酸素濃度が減少しているためである。つまり、順耐圧接合はpベース領域とnドリフト層間のpn接合であり、pベース領域の深さは30μm以下で、前記45μmより浅いので接合近辺の酸素濃度が減少しているので、影響が少ないのである。一方、基板の裏面側11では酸素の外方拡散は酸化膜で抑えられるため減少しないし、さらに最終的には数百μm研磨するので、酸素濃度は固溶限かそれに近い高濃度、すなわち、前述した酸化雰囲気中での高温長時間拡散により、シリコン基板1中に全面に均一に取り込まれた1×1017cm-3以上から固溶限の酸素原子濃度分布をそのまま有していると思われる。この状態で、裏面側12にコレクタ層形成のためにボロンがイオン注入され、イオン注入後の350℃以上、特には420℃〜500℃でアニール処理をすると、ドリフト層1中の酸素原子がドナー化される。高濃度の酸素原子が存在する領域がドナー化するので、n型ドリフト層1の不純物(ドナー)濃度が高くなり比抵抗が低下し、耐圧が順耐電圧より大きく低下するのである。また、順逆耐圧とも、500℃以上のアニール温度では耐圧を急速に回復させているが、この現象は500℃以上ではドナー化がほとんど起きなくなるためと考えられる。
図8(アニール時間をパラメータ、■は1時間、●は3時間、▲は5時間をそれぞれ表す)に示すような高温(125℃)逆漏れ電流に及ぼすアニール条件の影響についても、前記図6、7と同様に、基板中の酸素原子濃度分布およびそのドナー化に起因する耐圧低下に伴って逆漏れ電流が増加するものと思われる。アニール温度350℃〜420℃までは温度の上昇と共に逆漏れ電流は減少する。この理由は裏面コレクタ層の注入イオンの活性化率が温度と共に高くなるからである。しかし、前述と同様に420℃以上で、酸素原子のドナー化が起きて逆耐圧が低下することにより逆漏れ電流が増加するのである。500℃以上でドナー化が少なくなり、530℃以上でドナー化がほとんど起きなくなるために耐圧低下が無くなり、耐圧低下に伴う漏れ電流の増加が無くなるのである。
図6、7、8から分離拡散層を備え、裏面を研磨されて減厚されてなる逆阻止IGBT20はnコレクタ層13形成のためのアニール処理において、アニール温度を350℃から420℃または530℃以上とすることにより、順逆耐圧の低下を防止し、特に逆漏れ電流を少なくすることができる。ただし、アニール温度を530℃以上とする場合は、MOS構造側の電極としてAl系金属(Al−1%Siなど)を用いると、シリコン基板1とのコンタクト不良が起きるので、前記530℃以上のアニール温度で劣化しないバリア金属(例えばTiN、Mo、Ti、Cr、Coなど)とする必要がある。
図10に示すようにアニール時間による逆耐圧への影響は350℃〜420℃まではアニール時間が3時間までは逆耐圧にほとんど影響がないことが分かる。
図13は、酸素雰囲気で1300℃、240時間の熱処理を行った耐圧1200V逆阻止IGBT用シリコンウェハについて、ウェハ表面の酸化膜を除去後、ウェハ面内の5点(上、中、下、右、左側)を深さ35μmまで、SIMS(Secondary Ion
Mass Spectroscopy:二次イオン質量分析法)で酸素濃度を測定した結果である。5点のいずれも同じ傾向を示すプロット点の集合となったため、それぞれの点を区別できないが、ウェハ表面から内方へ向かって酸素濃度が増加していることが分かる。この1200V逆阻止IGBTウェハで、表面から35μmの位置の酸素濃度は6×1017cm―3、裏面から10μmの酸素濃度が1018cm―3であった。これに対して、図11に示す従来の1200V、IGBTは図示しないが、表面から35μmの位置の酸素濃度は6×1016cm―3、裏面から10μmの酸素濃度が1016cm―3であった。
本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図、 本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの製造途中の一断面図、 本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの製造途中の異なる一断面図、 コレクタ層のイオン注入の際のボロンイオンのドーズ量とIGBTのターンオフ損失との関係図、 アニール温度とオン電圧との関係図、 アニール温度と順耐電圧との関係図 アニール温度と逆耐電圧との関係図 アニール温度と逆漏れ電流との関係図 イオン注入の加速エネルギーと逆漏れ電流との関係図 アニール時間と逆耐電圧との関係図 従来の逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図 従来の異なる逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図 本発明にかかり、シリコン基板に酸素雰囲気で、1300℃、240時間の熱処理を加えた後の基板内の酸素濃度分布図である。
1 nベース層(半導体基板)
2 酸化膜
5、102 pベース領域
13、103 p+コレクタ層
8、104 n+エミッタ領域
6、105 ゲート酸化膜
7、106 ゲート電極
16、108 コレクタ電極
9、107 エミッタ電極

Claims (4)

  1. 第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記ベース領域とエミッタ領域以外の半導体基板領域である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域に対して前記ドリフト層を介した外周に位置し、前記基板の両主面をつなぐように形成される第二導電形分離領域と、前記基板の第二主面に形成され、該第二主面に露出する前記分離領域に連結される第二導電形コレクタ層とを備える逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法において、1200℃〜1300℃の酸素雰囲気で80時間以上の拡散時間で前記分離領域を前記第一主面から120μm以上の拡散深さで形成後の前記基板内の酸素濃度が1.0×1017cm―3以上の分布を有し、前記第二主面側の研磨による減厚後、第二主面コレクタ領域形成の際のイオン注入後のアニール温度350℃乃至420℃または530℃乃至550℃の範囲から選択されるいずれかの温度とすることを特徴とする逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
  2. 前記第二主面コレクタ領域のイオン注入のドーズ量が1.2×1012cm-2乃至1.0×1016cm-2のいずれかであることを特徴とする請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
  3. 前記基板内の酸素濃度が、前記第一主面から前記第二主面へ向かって増加していることを特徴とする請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
  4. 裏面コレクタ領域のイオン注入時の加速エネルギーが20keV乃至60keVのいずれかの電圧であることを特徴とする請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。
JP2003428599A 2003-12-25 2003-12-25 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 Expired - Fee Related JP4821088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428599A JP4821088B2 (ja) 2003-12-25 2003-12-25 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428599A JP4821088B2 (ja) 2003-12-25 2003-12-25 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005191160A JP2005191160A (ja) 2005-07-14
JP4821088B2 true JP4821088B2 (ja) 2011-11-24

Family

ID=34787508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428599A Expired - Fee Related JP4821088B2 (ja) 2003-12-25 2003-12-25 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4821088B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP6111720B2 (ja) * 2013-02-14 2017-04-12 富士電機株式会社 半導体装置の製造方法
CN113990931B (zh) * 2021-10-28 2023-05-26 电子科技大学 击穿电压温度系数可调的Trench MOSFET器件及制备方法
CN113990930B (zh) * 2021-10-28 2023-05-26 电子科技大学 击穿电压温度系数可调的sgt-mosfet器件及制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147478A (en) * 1977-05-28 1978-12-22 Nec Home Electronics Ltd Production of planar type thyristor
JP3182262B2 (ja) * 1993-07-12 2001-07-03 株式会社東芝 半導体装置
JPH08148501A (ja) * 1994-11-17 1996-06-07 Hitachi Ltd シリコン半導体装置の製造方法
JPH08236762A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 逆阻止型半導体装置及びその製造方法
JPH0982768A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd 半導体ウエハの評価方法
JPH10275812A (ja) * 1997-03-28 1998-10-13 Toyota Central Res & Dev Lab Inc 半導体装置
JP4967200B2 (ja) * 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型igbtを逆並列に接続した双方向igbt
JP5160001B2 (ja) * 2001-04-02 2013-03-13 富士電機株式会社 半導体装置の製造方法
JP4904635B2 (ja) * 2001-05-28 2012-03-28 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005191160A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7538412B2 (en) Semiconductor device with a field stop zone
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
JP2002319676A (ja) 半導体装置とその製造方法およびその制御方法
JP2001160559A (ja) 半導体装置の製造方法
JP2007165424A (ja) イグナイタ用半導体装置
JP2018078216A (ja) 半導体装置およびその製造方法
JP6467882B2 (ja) 半導体装置、および、半導体装置の製造方法
JP5248741B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP4821088B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
US9385210B2 (en) Method for manufacturing semiconductor device using a gettering layer
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
US20130161688A1 (en) Semiconductor device and method of manufacturing the same
US20220285537A1 (en) Semiconductor device and method for manufacturing the same
JP4951872B2 (ja) 半導体装置の製造方法
US20170294527A1 (en) Semiconductor device and method for manufacturing the same
JP4892825B2 (ja) 半導体装置の製造方法
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP2006080269A (ja) 高耐圧半導体装置およびその製造方法
JP2015041720A (ja) 半導体装置の製造方法
JPH0982955A (ja) 半導体装置の製法
US11522047B2 (en) Non-punch-through reverse-conducting power semiconductor device and method for producing same
US20240096527A1 (en) Bidirectional asymmetric transient voltage suppressor device
JP2022124784A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Ref document number: 4821088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees