JP4821088B2 - 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 - Google Patents
逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4821088B2 JP4821088B2 JP2003428599A JP2003428599A JP4821088B2 JP 4821088 B2 JP4821088 B2 JP 4821088B2 JP 2003428599 A JP2003428599 A JP 2003428599A JP 2003428599 A JP2003428599 A JP 2003428599A JP 4821088 B2 JP4821088 B2 JP 4821088B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- region
- reverse
- conductivity type
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
しかし、最近、半導体電力変換装置において、AC(交流)/AC変換、AC/DC(直流)変換、DC/AC変換を行うため、直接リンク形変換回路等のマトリクスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。そこで、逆耐圧(阻止)IGBTを逆並列接続することにより前記双方向スイッチング素子とするために、有効な逆耐圧を持ったIGBTが要望されるようになった。
またさらに、逆耐圧接合の終端部表面をダイシング切断により形成することなく、第一主表面側で適切に処理して逆耐圧を安定して確保できるようにした逆阻止IGBTは、図12に示すように分離層111を第一主面側112から拡散によって形成した分離拡散層型として逆耐圧接合終端部113を第一主面側112に出すようにしたものが知られている(特許文献2−図3、4、5)。この図12に示すIGBTでは、FZシリコンを採用したNPT(Non Punch Through)ウェハ(100μm)を用いることができるので、コレクタ層103厚を薄くし、その不純物濃度を低く適切に制御して過剰キャリアの注入をコントロールすることにより、従来問題となっていたオン電圧特性とターンオフ損失に関するトレードオフ関係を改善し、共に小さくすることが可能になるメリットが得られる(特許文献3−図1)。
本発明は、そのような問題点に鑑みてなされたものであり、その目的とするところは、逆耐圧を低下させることなく、高温逆漏れ電流の小さい逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法を提供することである。
特許請求の範囲の請求項3記載の発明によれば、前記基板内の酸素濃度が、前記第一主面から前記第二主面へ向かって増加している請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることが好ましい。
特許請求の範囲の請求項4記載の発明によれば、裏面コレクタ領域のイオン注入の際の加速エネルギーが20keV乃至60keVのいずれかである請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることにより、前記目的は達成される。
この発明にかかる逆阻止型IGBTおよびその製造方法の実施例について、前記図1、図2、図3を用いて詳細に説明する。順逆600V耐圧の逆阻止IGBTの場合を実施例として説明する。厚さ525μmで、第一導電型不純物としてのn導電型のリンの不純物濃度が1.5×1014cm-3のFZシリコン基板(ウェハ)1の表面に厚さ1.6μmの初期酸化膜2を形成し、各IGBT素子の分離拡散領域に相当する位置の酸化膜2に開口幅100μmのリング状パターンの酸化膜開口部3を形成する。
逆阻止IGBT20は、逆バイアス時に裏面側のpコレクタ層13−nドリフト層1間のpn接合で安定した耐圧を持たせるためには裏面コレクタ層13形成時のボロンのドーズ量を、コレクタ層13内部に空乏層が延びてコレクタ電極16に到達してしまうリーチスルーを防ぐためには1.2×1012cm-2以上必要とする。また、コレクタ層13からの過剰キャリア注入量を抑制させてターンオフ損失を増加させないようにするには、図4のボロンのドーズ量とターンオフ損失との関係図に示すように、コレクタ層形成のためのボロンイオン注入時のドーズ量を1×1016cm-2以下にする必要がある。また、逆阻止IGBTは20は、逆耐圧を有する構造ではあるが、逆漏れ電流が大きい。この対策として、裏面側の活性化率を高くして逆耐圧時の裏面コレクタ層での発生電流を少なくすることで逆漏れ電流を小さくすることができる。しかし、逆阻止IGBT20は、表面のプロセス終了後に裏面側を作るため、裏面のアニール温度を高くすることができない。アニール温度を高くすると表面側の金属の変色が起きたり、保護膜と金属あるいは金属とシリコンの間で相互拡散が起こりコンタクト抵抗が高くなる。図5によれば、350℃〜420℃にかけては裏面の活性化によってVonが低くなっているが、420℃を超えるとVonが上昇に転じ、500℃以上で4V程度のVon値となる。コンタクト抵抗を低くするためには、アニール温度を450℃以下にすることが好ましい。さらに、図9によれば、コレクタ層形成のためのイオン注入時の加速エネルギーは60keVを超えるとイオン注入時のダメージが大きくなり逆漏れ電流が大きくなるので、加速エネルギーを20keV〜60keVにするのがよい。
IGBTの逆耐圧とコレクタ層13形成時のイオン注入後のアニール温度との関係を示す図7(アニール時間をパラメータ、■は1時間、●は3時間、▲は5時間をそれぞれ表す)によれば、アニール温度420℃以上500℃以下でアニール時間を1時間以上とした場合の耐圧低下の影響は前記図6の順耐圧の場合よりも、はるかに大きいことが分かる。アニール温度420℃以下で1時間以内と530℃〜550℃のアニール温度では順耐圧の場合と同様に耐圧低下はほとんど無くなることが分かる。
図6、7、8から分離拡散層を備え、裏面を研磨されて減厚されてなる逆阻止IGBT20はnコレクタ層13形成のためのアニール処理において、アニール温度を350℃から420℃または530℃以上とすることにより、順逆耐圧の低下を防止し、特に逆漏れ電流を少なくすることができる。ただし、アニール温度を530℃以上とする場合は、MOS構造側の電極としてAl系金属(Al−1%Siなど)を用いると、シリコン基板1とのコンタクト不良が起きるので、前記530℃以上のアニール温度で劣化しないバリア金属(例えばTiN、Mo、Ti、Cr、Coなど)とする必要がある。
図13は、酸素雰囲気で1300℃、240時間の熱処理を行った耐圧1200V逆阻止IGBT用シリコンウェハについて、ウェハ表面の酸化膜を除去後、ウェハ面内の5点(上、中、下、右、左側)を深さ35μmまで、SIMS(Secondary Ion
Mass Spectroscopy:二次イオン質量分析法)で酸素濃度を測定した結果である。5点のいずれも同じ傾向を示すプロット点の集合となったため、それぞれの点を区別できないが、ウェハ表面から内方へ向かって酸素濃度が増加していることが分かる。この1200V逆阻止IGBTウェハで、表面から35μmの位置の酸素濃度は6×1017cm―3、裏面から10μmの酸素濃度が1018cm―3であった。これに対して、図11に示す従来の1200V、IGBTは図示しないが、表面から35μmの位置の酸素濃度は6×1016cm―3、裏面から10μmの酸素濃度が1016cm―3であった。
2 酸化膜
5、102 pベース領域
13、103 p+コレクタ層
8、104 n+エミッタ領域
6、105 ゲート酸化膜
7、106 ゲート電極
16、108 コレクタ電極
9、107 エミッタ電極
Claims (4)
- 第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記ベース領域とエミッタ領域以外の半導体基板領域である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域に対して前記ドリフト層を介した外周に位置し、前記基板の両主面をつなぐように形成される第二導電形分離領域と、前記基板の第二主面に形成され、該第二主面に露出する前記分離領域に連結される第二導電形コレクタ層とを備える逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法において、1200℃〜1300℃の酸素雰囲気で80時間以上の拡散時間で前記分離領域を前記第一主面から120μm以上の拡散深さで形成後の前記基板内の酸素濃度が1.0×1017cm―3以上の分布を有し、前記第二主面側の研磨による減厚後、第二主面コレクタ領域形成の際のイオン注入後のアニール温度を350℃乃至420℃または530℃乃至550℃の範囲から選択されるいずれかの温度とすることを特徴とする逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。
- 前記第二主面コレクタ領域のイオン注入のドーズ量が1.2×1012cm-2乃至1.0×1016cm-2のいずれかであることを特徴とする請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。
- 前記基板内の酸素濃度が、前記第一主面から前記第二主面へ向かって増加していることを特徴とする請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。
- 裏面コレクタ領域のイオン注入時の加速エネルギーが20keV乃至60keVのいずれかの電圧であることを特徴とする請求項1記載の逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428599A JP4821088B2 (ja) | 2003-12-25 | 2003-12-25 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428599A JP4821088B2 (ja) | 2003-12-25 | 2003-12-25 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191160A JP2005191160A (ja) | 2005-07-14 |
JP4821088B2 true JP4821088B2 (ja) | 2011-11-24 |
Family
ID=34787508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428599A Expired - Fee Related JP4821088B2 (ja) | 2003-12-25 | 2003-12-25 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821088B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101305470B (zh) * | 2005-11-14 | 2010-12-08 | 富士电机系统株式会社 | 半导体器件及其制造方法 |
JP6111720B2 (ja) * | 2013-02-14 | 2017-04-12 | 富士電機株式会社 | 半導体装置の製造方法 |
CN113990931B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 击穿电压温度系数可调的Trench MOSFET器件及制备方法 |
CN113990930B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 击穿电压温度系数可调的sgt-mosfet器件及制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53147478A (en) * | 1977-05-28 | 1978-12-22 | Nec Home Electronics Ltd | Production of planar type thyristor |
JP3182262B2 (ja) * | 1993-07-12 | 2001-07-03 | 株式会社東芝 | 半導体装置 |
JPH08148501A (ja) * | 1994-11-17 | 1996-06-07 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH08236762A (ja) * | 1995-02-28 | 1996-09-13 | Hitachi Ltd | 逆阻止型半導体装置及びその製造方法 |
JPH0982768A (ja) * | 1995-09-19 | 1997-03-28 | Hitachi Ltd | 半導体ウエハの評価方法 |
JPH10275812A (ja) * | 1997-03-28 | 1998-10-13 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP4967200B2 (ja) * | 2000-08-09 | 2012-07-04 | 富士電機株式会社 | 逆阻止型igbtを逆並列に接続した双方向igbt |
JP5160001B2 (ja) * | 2001-04-02 | 2013-03-13 | 富士電機株式会社 | 半導体装置の製造方法 |
JP4904635B2 (ja) * | 2001-05-28 | 2012-03-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2003
- 2003-12-25 JP JP2003428599A patent/JP4821088B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005191160A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101794182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US7538412B2 (en) | Semiconductor device with a field stop zone | |
WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002319676A (ja) | 半導体装置とその製造方法およびその制御方法 | |
JP2001160559A (ja) | 半導体装置の製造方法 | |
JP2007165424A (ja) | イグナイタ用半導体装置 | |
JP2018078216A (ja) | 半導体装置およびその製造方法 | |
JP6467882B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP5248741B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
US9991336B2 (en) | Semiconductor device, method for manufacturing the same, and power conversion system | |
JP4821088B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
JP6268117B2 (ja) | 半導体装置およびその製造方法、並びに電力変換システム | |
US20130161688A1 (en) | Semiconductor device and method of manufacturing the same | |
US20220285537A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4951872B2 (ja) | 半導体装置の製造方法 | |
US20170294527A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4892825B2 (ja) | 半導体装置の製造方法 | |
JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JP2006080269A (ja) | 高耐圧半導体装置およびその製造方法 | |
JP2015041720A (ja) | 半導体装置の製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 | |
US11522047B2 (en) | Non-punch-through reverse-conducting power semiconductor device and method for producing same | |
US20240096527A1 (en) | Bidirectional asymmetric transient voltage suppressor device | |
JP2022124784A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4821088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |