CN116547788A - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN116547788A
CN116547788A CN202080107673.0A CN202080107673A CN116547788A CN 116547788 A CN116547788 A CN 116547788A CN 202080107673 A CN202080107673 A CN 202080107673A CN 116547788 A CN116547788 A CN 116547788A
Authority
CN
China
Prior art keywords
silicon wafer
oxygen
oxygen concentration
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080107673.0A
Other languages
English (en)
Inventor
清井明
川畑直之
川上刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116547788A publication Critical patent/CN116547788A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

目的在于提供能够降低硅晶片之间的氧浓度的偏差的技术。半导体装置的制造方法具备：第1工序，在硅晶片的氧浓度小于预先决定的阈值的情况下，进行增大硅晶片的氧浓度的氧的导入，在硅晶片的氧浓度大于阈值的情况下，进行减小硅晶片的氧浓度的氧的导出；第2工序，形成第1面构造；第3工序，从第2面对硅晶片进行研磨；以及第4工序，形成第2面构造。

Description

半导体装置的制造方法以及半导体装置
技术领域
本公开涉及半导体装置的制造方法以及半导体装置。
背景技术
在作为半导体装置的一种的功率半导体装置中，为了使开关高速化，有时通过使存在于硅晶片的点缺陷以及杂质复合化，形成复合缺陷。在专利文献1以及专利文献2中，公开了通过在功率半导体装置中形成复合缺陷，除了改善开关特性以外，还能够降低开关损耗、改善反向恢复特性(降低恢复浪涌电压等)、改善短路耐量等。
现有技术文献
专利文献
专利文献1：国际公开第2007/000838号
专利文献2：国际公开第2016/204097号
发明内容
然而，作为形成复合缺陷的杂质之一的氧的浓度由于硅晶片的制造偏差在每个硅晶片中不同，所以存在功率半导体装置的特性会出现偏差这样的问题。
因此，本公开是鉴于如上述的问题而完成的，其目的在于提供能够降低硅晶片之间的氧浓度的偏差的技术。
本公开所涉及的半导体装置的制造方法具备：第1工序，在硅晶片的氧浓度小于预先决定的阈值的情况下，进行增大所述硅晶片的氧浓度的氧的导入，在所述硅晶片的氧浓度大于所述阈值的情况下，进行减小所述硅晶片的氧浓度的氧的导出；第2工序，在所述第1工序后，在所述硅晶片的第1面形成第1面构造；第3工序，在所述第1工序后，从与所述第1面相反侧的第2面对所述硅晶片进行研磨；以及第4工序，在所述第3工序后，在所述硅晶片的所述第2面形成第2面构造。
根据本公开，在硅晶片的氧浓度小于阈值的情况下，进行增大硅晶片的氧浓度的氧的导入，在硅晶片的氧浓度大于阈值的情况下，进行减小硅晶片的氧浓度的氧的导出。根据这样的结构，能够降低硅晶片之间的氧浓度的偏差。
本公开的目的、特征、方式以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是示出实施方式1所涉及的功率半导体装置的制造方法的流程图。
图2是用于说明实施方式1所涉及的氧导入导出工序的图。
图3是用于说明实施方式1所涉及的氧导入导出工序的图。
图4是用于说明实施方式1所涉及的氧导入导出工序的图。
图5是用于说明实施方式1所涉及的研磨工序的图。
图6是示出实施方式1所涉及的功率半导体装置的制造方法的结果的图。
图7是示出实施方式2所涉及的功率半导体装置的结构的主要部分的剖面图。
图8是示出实施方式2所涉及的功率半导体装置的结构的主要部分的剖面图。
图9是示出实施方式3所涉及的功率半导体装置的结构的主要部分的剖面图。
图10是示出实施方式3所涉及的功率半导体装置的结构的主要部分的剖面图。
(符号说明)
1、11：半导体区域；2a：阳极区域；2b：阳极电极；3a：阴极区域；3b：阴极电极；7、17：复合缺陷；12a：基极区域；12b：发射极区域；12c：基极接触区域；12d：栅极绝缘膜；12e：沟槽栅电极；12f：发射极电极；13a：集电极区域；13b：集电极电极。
具体实施方式
<实施方式1>
在说明作为本实施方式1所涉及的半导体装置的功率半导体装置的制造方法之前说明复合缺陷。
复合缺陷是通过使在功率半导体装置中使用的硅晶片中存在的点缺陷以及杂质复合化而形成的。杂质是在硅晶片中本来包含的例如氧、碳或者氮等，在本实施方式1中，作为这样的杂质着眼于氧。另外，点缺陷是晶格的局部的紊乱，有空位类型(vacancy)和填隙原子类型(interstitial silicon)。
点缺陷和杂质复合化而成的复合缺陷形成深的能级，所以通过复合缺陷空穴和电子再结合。因此，通过控制形成于硅晶片的复合缺陷，能够控制功率半导体装置的载流子的寿命。其结果，虽然功率半导体装置的导通电阻稍微增加，但能够使开关速度高速化。另外，通过在功率半导体装置中形成复合缺陷，除了改善开关特性以外，还能够降低开关损耗、改善反向恢复特性(降低恢复浪涌电压等)、改善短路耐量等。
使用荷电粒子照射在硅晶片中形成复合缺陷的情形多。作为荷电粒子束，使用电子以及轻元素离子(质子、氦离子)的至少任意一个。在硅晶片中的被照射荷电粒子束的区域形成点缺陷。
但是，一般而言，在硅晶片中本来包含且成为复合缺陷之源的氧的量在每个硅晶片中不同。其理由是成为硅晶片之源的铸锭的制法。制造功率半导体装置用的硅的铸锭的方法有MCZ(Magnetic Czochralski，磁直拉)法和FZ(Floating-Zone，浮区)法这2个。在MCZ法中，使用石英坩埚来制造铸锭，所以从石英坩埚溶离的氧被取入到铸锭内。其结果，用MCZ法制造的铸锭的氧浓度相比于用FZ法制造的铸锭的氧浓度，一般存在多几百～千倍程度的倾向。另外，在用MCZ法制造的铸锭中，由于铸锭与硅熔体之间的分离现象，在铸锭的上部或者下部氧浓度不同。因此，根据从铸锭切出硅晶片的位置，硅晶片的氧浓度不同。
推测复合缺陷的量强烈受到氧以及点缺陷的量中的、参与复合化的量少的一方的量的影响。因此，硅晶片的氧浓度在每个硅晶片中不同，所以由多个硅晶片形成的功率半导体装置的特性(例如开关速度、导通电压)有时会出现偏差。其结果，存在功率半导体装置的特性不满足功率半导体装置的规格的可能性，存在成品率降低的可能性。
相对于此，根据以下说明的本实施方式1所涉及的功率半导体装置的制造方法，能够降低硅晶片的氧浓度的偏差、甚至功率半导体装置的特性偏差。
图1是示出本实施方式1所涉及的功率半导体装置的制造方法的流程图。在此作为制造方法的一个例子，说明从n型或者n-型的硅晶片制造厚度为60μm的纵型二极管的制造方法。
在开始步骤S1之前，准备从铸锭切出的、具有表面(第1面)和与表面第相反侧的背面(第2面)的硅晶片。步骤S1之前的硅晶片的氧浓度例如是1×1015cm-3以上并且1×1018cm-3以下。氧浓度例如能够用红外吸收测定、二次离子质量分析法测定。此外，硅晶片比铸锭薄，所以在深度方向上氧浓度可视为均匀。
<氧导入导出工序(第1工序)>
在图1的步骤S1中，进行积极地控制硅晶片的氧浓度的氧导入导出工序。在本实施方式1中，在氧导入导出工序中，在与氧化膜以及氧气氛的至少任意一个相接的状态下对硅晶片进行退火。例如，在用氧化膜盖住硅晶片的表面的状态或者使硅晶片的表面暴露于氧气氛的状态下，在1000～1300℃(627～1027K)的温度范围中在纵型炉等炉中对硅晶片进行退火。
在该退火中，发生氧化膜或者氧气氛的氧被导入到硅晶片的内部的现象或者硅晶片的内部的氧被导出到氧化膜或者氧气氛的现象。硅晶片与外部之间的氧的平衡浓度(以下简记为“平衡浓度”)影响进行导入和导出中的哪一个。即，在硅晶片的内部本来包含的氧比平衡浓度少时，进行将氧从氧化膜等外部转移到硅晶片的导入。另一方面，在硅晶片的内部本来包含的氧比平衡浓度多时，进行将氧从硅晶片转移到氧化膜或者气氛等外部的导出。此外，在使用氧化膜覆盖的情况下，能够抑制将氧的导入以及导出进行必要以上。
以下，说明实际进行该氧导入导出工序的结果。作为功率半导体装置用的硅晶片之间的氧浓度的偏差的最差情形，使用晶片A以及晶片B。作为晶片A，使用具有1×1015cm-3的氧浓度的硅晶片，作为晶片B，使用具有1×1018cm-3的氧浓度的硅晶片。
在对晶片A以及晶片B的表面进行热氧化的状态下进行1150℃的退火，以10等级(2.6、5、10、15、20、25、36、50、70、100小时)设定退火的时间，检查晶片A以及晶片B的氧浓度的变化。
图2以及图3是示出其结果的图。具体而言，图2是示出从晶片A的表面起的深度和氧浓度的关系的图，图3是示出从晶片B的表面起的深度和氧浓度的关系的图。此外，图2以及图3的情况下的平衡浓度(预先决定的阈值)是约1×1017cm-3。
如图2所示，在图2中的用实线表示的硅晶片的氧浓度小于平衡浓度的情况下，进行增大硅晶片的氧浓度的氧的导入，从图2中的用粗线表示的氧浓度分布推移到用虚线表示的氧浓度分布。另一方面，如图3所示，在图3中的用实线表示的硅晶片的氧浓度大于平衡浓度的情况下，进行减小硅晶片的氧浓度的氧的导出，从图3中的用粗线表示的氧浓度分布推移到用虚线表示的氧浓度分布。
图4是关于进行氧导入导出工序之前、进行2.6～2.7小时程度的氧导入导出工序之后、进行100小时的氧导入导出工序之后示出晶片A的氧浓度和晶片B的氧浓度的图。氧导入导出工序后的晶片A与晶片B之间的氧浓度差D1比氧导入导出工序前的氧浓度差D2降低。另外，越延长退火的时间，氧浓度在图4中从细的虚线越推移到粗的虚线，晶片A和晶片B的氧浓度差变小，并且氧浓度差被降低的深度也变深。
接下来，说明氧导入导出工序中的退火条件。在此，将退火时间设为t(秒)，将退火温度设为作为1000℃以上且1300℃以下的T(K)，将硅晶片中的与后述研磨工序后的硅晶片相当的部分的厚度设为d(cm)，将k设为以eV/K单位换算而得到的玻尔兹曼常数。在该情况下，优选下式(1)～(3)成立。此外，下式(1)中的erfc-1意味着互补误差函数erfc的反函数。
t≥{d/[2×√D×erfc-1(1×1015/Cs)]}2… (1)
D＝0.28×exp(-2.53/kT)… (2)
Cs＝6×1022exp(-1.61/kT)… (3)
例如，在厚度d是60μm，退火温度T是1150℃的情况下，上式(1)成为t≥8203，表示作为退火时间t优选为2.3h以上。在退火时间t比上式(1)的下限值短的情况下，氧的导入或者导出不充分，在硅晶片中本来包含的氧大量残存，所以硅晶片之间的氧浓度偏差比较大。相反地，在退火时间t比上式(1)的下限值长的情况下，硅晶片之间的氧浓度偏差比较小。此外，如从图2～图4可知，在相比于上式(1)退火时间t的下限值更长的下式(4)成立的情况下，能够进一步降低氧浓度偏差。在相比于下式(4)退火时间t的下限值更长的下式(5)成立的情况下，能够进一步降低氧浓度偏差。
t≥{d/[2×√D×erfc-1(1×1016/Cs)]}2… (4)
t≥{d/[2×√D×erfc-1(1×1017/Cs)]}2… (5)
此外，在退火温度T低时，成为上式(1)的下限值的退火时间t变长，制造效率变差。另一方面，在退火温度T比1300℃高的温度下，硅晶片存在熔化的可能性，所以不优选。考虑这些状况，优选将退火温度T设定为1000～1300℃的范围。
氧导入导出工序后的、硅晶片的表面的氧浓度成为由退火温度T决定的平衡浓度。在1000～1300℃的温度范围中，平衡浓度是2×1016cm-3以上并且5×1017cm-3以下。另外，在比氧的扩散长浅的区域，硅晶片的氧浓度被调整为平衡浓度程度的范围内。
如以上所述，氧导入导出工序后的晶片A与晶片B之间的氧浓度差(图4的D1)比氧导入导出工序前的1×1018cm-3程度的氧浓度差(图4的D2)降低。
<表面构造形成工序(第2工序)>
在图1的步骤S2中，进行在硅晶片的表面形成二极管的表面构造(第1面构造)的表面构造形成工序。在本实施方式1所涉及的表面构造形成工序中，为了在硅晶片的表面形成p+型的阳极区域，进行硼等p型杂质的离子注入和使p型杂质活性化的活性化退火处理。而且，在阳极区域上形成阳极电极。
<研磨工序(第3工序)>
在图1的步骤S3中，进行从硅晶片的背面研磨使得硅晶片成为期望的厚度的研磨工序。在研磨工序中，例如，在保护表面构造之后，使用CMP(Chemical Mechanical Polish，化学机械研磨)等研磨手段对硅晶片的背面进行研磨。此外，在以下的说明中，还有时将研磨后的硅晶片记载为半导体区域。
图5是示意地示出本实施方式1所涉及的功率半导体装置的半导体区域的氧浓度、即研磨工序后的硅晶片的氧浓度的图。通过步骤S1的氧导入导出工序，在硅晶片的表面侧，充分抑制硅晶片之间的氧浓度的偏差。然而，在硅晶片的背面侧，根据退火时间，硅晶片之间的氧浓度的偏差的抑制有时不充分。
因此，在步骤S3中，通过进行从硅晶片的背面研磨的研磨工序，在硅晶片的背面侧，也能够充分地抑制硅晶片之间的氧浓度的偏差。在本实施方式1中，研磨工序后的硅晶片的整体部分或者表面侧的部分的氧浓度是2×1016cm-3以上并且5×1017cm-3以下。
但是，即使在研磨后，在硅晶片的深度方向上，存在氧浓度稍微不均匀的分布。此处所称的不均匀是指，相比于硅晶片的表面主体侧的氧浓度更低的状态(图5的C1的状态)或者相比于表面主体侧的氧浓度更高的状态(图5的C2的状态)、并且在硅晶片全域氧浓度存在梯度的状态。
<背面构造形成工序(第4工序)>
在图1的步骤S4中，进行在硅晶片的表面形成二极管的背面构造(第2面构造)的背面构造形成工序。在本实施方式1所涉及的背面构造形成工序中，为了在硅晶片的背面形成阴极区域，在n型或者n-型的硅晶片的背面进行磷等n型杂质的离子注入和使n型杂质活性化的活性化退火。而且，在阴极区域上形成阴极电极。
<荷电粒子束照射工序(第5工序)>
在图1的步骤S5中，进行对硅晶片照射荷电粒子束来形成点缺陷的荷电粒子束照射工序。
在本实施方式1中，从硅晶片的表面(阳极侧)照射电子束作为荷电粒子束，从而在硅晶片的整体部分均匀地形成点缺陷。此外，也可以根据需要，从硅晶片的背面(阴极侧)照射电子束。在作为荷电粒子束使用电子束时，也可以还使用加速器，对硅晶片照射被加速到几百KeV～几十MeV的电子。电子束的剂量例如是1×1012～1×1015cm-2。
此外，荷电粒子束的照射不限于上述，例如，也可以通过在硅晶片的表面或者背面照射质子或者氦离子作为荷电粒子束，在硅晶片的局部部分形成点缺陷。
<恢复退火工序(第6工序)>
在图1的步骤S6中，作为用于包括点缺陷和氧的复合缺陷的形成以及点缺陷的一部分的消灭的至少任意一个的退火，进行恢复退火工序。在恢复退火工序中，例如，针对硅晶片在氮等惰性气体气氛中在200～500℃的范围进行退火。在恢复退火工序中，半导体区域的氧、即将在硅晶片中本来包含的氧和在氧导入导出工序中导入导出的氧合起来的氧与点缺陷反应，形成复合缺陷。在比200℃低的温度的退火中，形成复合缺陷的效率降低，所以不优选。在比500℃高的温度的退火中，点缺陷的扩散以及消灭变得显著，所以不优选。因此，退火的温度优选为200～500℃的范围。
通过对硅晶片进行荷电粒子束以及恢复退火，高效地形成复合缺陷。在该处理中形成的复合缺陷例如是VO(Vacancy-Oxygen(空位氧)对)缺陷、CiOi(InterstitialCarbon-Interstitial Oxygen(填隙碳填隙氧)对)缺陷。
在此，详细说明形成复合缺陷的过程。在对半导体区域照射电子束时，由于电子的能量，硅从正规的晶格位置被弹飞，形成作为点缺陷的一种的空位(V)和作为点缺陷的一种的填隙硅(I)。空位以及填隙硅热性地不稳定，与在周围存在的杂质的氧或者碳反应，成为热性地稳定的复合缺陷。例如，空位以及氧形成从导带起下方具有约0.17eV的能级的VO缺陷。另外，填隙硅与碳置换，形成填隙碳(Ci)。填隙碳和氧形成从价带起上方具有约0.36eV的能级的CiOi缺陷。
接下来，说明估算本实施方式1所涉及的功率半导体装置的制造方法的效果的结果。在此，使用上述晶片A以及晶片B，制造60μm厚的纵型二极管，检查与其导通特性相当的漂移层电压Vm。荷电粒子束设为电子束，形成的代表性复合缺陷设为VO缺陷和CiOi缺陷。
图6是示出其结果的图，具体而言，是示出二极管的漂移层电压Vm的偏差和氧导入导出工序的退火时间的关系的图。漂移层电压Vm的偏差表示由晶片A形成的二极管与由晶片B形成的二极管之间的漂移层电压的偏差。更具体而言，晶片B相比于晶片A，复合缺陷更多，漂移层电压更高，所以漂移层电压Vm的偏差相当于从晶片B的漂移层电压减去晶片A的漂移层电压而得到的值。
一般的功率半导体装置的制造方法相当于氧导入导出工序的退火时间为0的情况，在该制造方法中，漂移层电压Vm的偏差是0.34V。
相对于此，在本实施方式1所涉及的功率半导体装置的制造方法中，在将氧导入导出工序的退火温度设为1150℃，将其退火时间设为与式(1)的下限值相当的2.6～2.7h时，漂移层电压Vm的偏差减少到0.24V。另外，在将氧导入导出工序的退火时间延长至100h时，漂移层电压Vm的偏差减少到0.05V。
此外，在以上的说明中，设想功率半导体装置用的硅晶片之间的氧浓度的偏差的最差情形。然而，相比于该情形，不论氧浓度比其小还是大，根据本实施方式1所涉及的功率半导体装置的制造方法，都能够得到与上述同样的效果。因此，本实施方式1所涉及的功率半导体装置的制造方法的效果不限定于硅晶片的本来的氧浓度。
此外，功率半导体装置的特性受到功率半导体装置的构造、氧以外的杂质的浓度的影响，但还受到主体的氧浓度的强烈影响。因此，根据本实施方式1所涉及的制造方法，不论是何种程度的主体的氧浓度，都能够通过进行氧导入导出工序来抑制主体的氧浓度的偏差，所以能够抑制功率半导体装置的特性偏差。
<实施方式1的总结>
在如以上的本实施方式1所涉及的功率半导体装置的制造方法中，进行关于平衡浓度(预先决定的阈值)变更硅晶片的氧浓度的氧导入导出工序。根据这样的制造方法，能够调整硅晶片(半导体区域)的氧浓度，能够抑制硅晶片之间的氧浓度的偏差。其结果，能够在由不同的硅晶片形成的功率半导体装置之间，抑制包含作为陷阱发挥功能的氧的复合缺陷的浓度的偏差、甚至导通电压等特性的偏差。
另外，根据本实施方式1，能够形成具备：具有包括氧和点缺陷的复合缺陷的硅晶片的半导体区域、配设于半导体区域的表面的表面构造以及配设于半导体区域的背面的背面构造的功率半导体装置。而且，如图5所示，能够以半导体区域的整体部分或者表面侧的部分的氧浓度是1×1017～8×1017cm-3、半导体区域的从表面至背面的氧浓度连续地变化的方式构成功率半导体装置。
<实施方式2>
图7是示出本实施方式2所涉及的功率半导体装置的结构的主要部分的剖面图。以下，主要说明本实施方式2所涉及的构成要素中的、与上述构成要素不同的构成要素。本实施方式2所涉及的功率半导体装置是通过实施方式1的制造方法在半导体区域形成有复合缺陷的纵型二极管。
图7的纵型二极管具备半导体区域1、阳极区域2a、阴极区域3a、漂移区域4、阳极电极2b以及阴极电极3b。此外，阳极区域2a以及阳极电极2b包含于实施方式1的表面构造的概念，阴极区域3a以及阴极电极3b包含于实施方式1的背面构造的概念。
半导体区域1包含于实施方式1的半导体区域，由硅晶片形成。半导体区域1包括以比较高的浓度包含p型的杂质(典型地硼)的阳极区域2a、以比较高的浓度包含n型的杂质(典型地磷)的阴极区域3a以及配设于阳极区域2a与阴极区域3a之间的漂移区域4。漂移区域4既可以以比较低的浓度包含n型的杂质，也可以实质上不包含导电类型的杂质。阳极电极2b与阳极区域2a电连接，阴极电极3b与阴极区域3a电连接。
在半导体区域1中，半导体区域1的整体部分或者表面侧的部分的氧浓度是2×1016cm-3以上并且5×1017cm-3以下，半导体区域1的从表面至背面的氧浓度连续地变化。另外，半导体区域1具有包括氧和点缺陷的复合缺陷7。
图7的纵型二极管是阴极区域3a和漂移区域4相接的非穿通型的二极管。在非穿通型的二极管中，复合缺陷7的最大浓度的位置优选形成于阳极区域2a和漂移区域4的界面附近。通过在阳极区域2a和漂移区域4的界面附近形成复合缺陷7，能够改善纵型二极管的反向恢复特性。
此外，本实施方式2所涉及的纵型二极管也可以如图8所示是穿通型的二极管。穿通型的二极管还包括：配设于阴极区域3a与漂移区域4之间、n型的杂质的浓度比漂移区域4高的场截止区域3c。场截止区域3c包含于实施方式1的背面构造的概念。在穿通型的二极管中，复合缺陷7的最大浓度的位置优选形成于阴极区域3a和场截止区域3c的界面附近。通过在阴极区域3a和场截止区域3c的界面附近形成复合缺陷7，能够改善纵型二极管的反向恢复特性。
<实施方式3>
图9是示出本实施方式3所涉及的功率半导体装置的结构的主要部分的剖面图。以下，主要说明本实施方式3所涉及的构成要素中的、与上述构成要素不同的构成要素。本实施方式3所涉及的功率半导体装置是通过实施方式1的制造方法在半导体区域形成有复合缺陷的IGBT(Insulated Gate Bipolar Transistor；绝缘栅型双极性晶体管)。
图9的IGBT具备半导体区域11、基极区域12a、发射极区域12b、基极接触区域12c、栅极绝缘膜12d、沟槽栅电极12e、发射极电极12f、集电极区域13a以及集电极电极13b。此外，基极区域12a、发射极区域12b、基极接触区域12c、栅极绝缘膜12d、沟槽栅电极12e以及发射极电极12f包含于实施方式1的表面构造的概念。集电极区域13a以及集电极电极13b包含于实施方式1的背面构造的概念。
半导体区域11包含于实施方式1的半导体区域，由硅晶片形成。半导体区域11包括包含p型的杂质的集电极区域13a。半导体区域11包括配设于集电极区域13a上的漂移区域14。漂移区域14既可以以比较低的浓度包含n型的杂质，也可以实质上不包含导电类型的杂质。在漂移区域14上，配设有包含p型的杂质的基极区域12a。基极区域12a通过漂移区域14从集电极区域13a隔开。
在基极区域12a上，选择性地配设有包含n型的杂质的发射极区域12b、并且选择性地配设有以比较高的浓度包含p型的杂质的基极接触区域12c。发射极区域12b通过基极区域12a从漂移区域14隔开。
沟槽栅电极12e隔着栅极绝缘膜12d与将发射极区域12b和漂移区域14隔开的基极区域12a对置。栅极绝缘膜12d例如由氧化硅构成，沟槽栅电极12e例如由多晶硅构成。
在发射极区域12b上以及基极接触区域12c上，例如配设有由铝构成的发射极电极12f。发射极电极12f与发射极区域12b以及基极接触区域12c电连接。沟槽栅电极12e和发射极电极12f相互电分离。集电极电极13b与集电极区域13a电连接。
在半导体区域11中，半导体区域11的整体部分或者表面侧的部分的氧浓度是2×1016cm-3以上并且5×1017cm-3以下，半导体区域11的从表面至背面的氧浓度连续地变化。另外，半导体区域11具有包括氧和点缺陷的复合缺陷17。
图9的IGBT是集电极区域13a和漂移区域14相接的非穿通型的IGBT。在非穿通型的IGBT中，复合缺陷17的最大浓度的位置优选形成于集电极区域13a和漂移区域14的界面附近。通过在集电极区域13a和漂移区域14的界面附近形成复合缺陷17，能够改善IGBT的反向恢复特性。
此外，本实施方式3所涉及的IGBT也可以如图10所示是穿通型的IGBT。穿通型的IGBT还包括：配设于集电极区域13a与漂移区域14之间、n型的杂质的浓度比漂移区域14高的场截止区域13c。场截止区域13c包含于实施方式1的背面构造的概念。在穿通型的IGBT中，复合缺陷17的最大浓度的位置优选形成于集电极区域13a和场截止区域13c的界面附近。通过在集电极区域13a和场截止区域13c的界面附近形成复合缺陷17，能够改善IGBT的反向恢复特性。
<变形例>
在实施方式1中，在步骤S5中进行了荷电粒子束照射工序，但即使不进行荷电粒子束照射工序，在硅晶片本来存在一些点缺陷。因此，步骤S5的荷电粒子束照射工序并非必须。另外，在实施方式1中，在步骤S4的背面构造形成工序之后，进行步骤S5的荷电粒子束照射工序，但不限于此。例如，也可以在步骤S1的氧导入导出工序之后进行步骤S5的荷电粒子束照射工序。
另外，在实施方式1中，在步骤S1的氧导入导出工序中，对一个硅晶片仅进行氧的导入以及导出的一方，但不限于此。例如，在进行氧导入导出工序之前硅晶片的氧浓度已经充分接近平衡浓度的情况等下，还有时在氧导入导出工序中对一个硅晶片进行氧的导入以及导出这两方。
另外，在实施方式1中，在硅晶片的表面进行氧导入导出工序，但不限于此。例如，也可以不仅是硅晶片的表面而且在侧面等也进行氧导入导出工序。
另外，在以上的说明中，硅晶片仅仅是Si晶片，但不限于此。例如，硅晶片也可以是SiC晶片等由宽带隙半导体构成的晶片。
另外，在以上的说明中，关于电极的材料、成膜方法、p型或者n型的各区域的浓度等，未进行特别说明，也可以与用途符合地应用一般的功率半导体装置的设计条件。另外，也可以通过在实施方式1中说明的制造方法，形成MOSFET(Metal Oxide SemiconductorField Effect Transistor，金属氧化物半导体场效应晶体管)、SBD(Schottky BarrierDiode，肖特基势垒二极管)、PND(PN junction diode，PN结二极管)等。
此外，能够自由地组合各实施方式以及各变形例或者使各实施方式以及各变形例适当地变形、省略。
上述说明在所有方式中为例示，而不限定于此。应理解可以设想未例示的无数变形例。

Claims (8)

1.一种半导体装置的制造方法，具备：
第1工序，在硅晶片的氧浓度小于预先决定的阈值的情况下，进行增大所述硅晶片的氧浓度的氧的导入，在所述硅晶片的氧浓度大于所述阈值的情况下，进行减小所述硅晶片的氧浓度的氧的导出；
第2工序，在所述第1工序后，在所述硅晶片的第1面形成第1面构造；
第3工序，在所述第1工序后，从与所述第1面相反侧的第2面对所述硅晶片进行研磨；以及
第4工序，在所述第3工序后，在所述硅晶片的所述第2面形成第2面构造。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在所述第1工序中，在与氧化膜以及氧气氛的至少任意一个相接的状态下对所述硅晶片进行退火，
在将所述退火的时间设为t(秒)，将所述退火的温度设为作为1000℃以上且1300℃以下的T(K)，将所述第3工序后的所述硅晶片的厚度设为d(cm)，将k设为以eV/K单位换算而得到的玻尔兹曼常数，将erfc-1设为互补误差函数erfc的反函数的情况下，下式成立：
t≥{d/[2×√D×erfc-1(1×1015/Cs)]}2、
D＝0.28×exp(-2.53/kT)、
Cs＝6×1022exp(-1.61/kT)。
3.根据权利要求1或者2所述的半导体装置的制造方法，其中，还具备：
第5工序，在所述第1工序后，对所述硅晶片照射荷电粒子束而形成点缺陷；以及
第6工序，在所述第5工序后，进行用于包括所述点缺陷和所述氧的复合缺陷的形成以及所述点缺陷的一部分的消灭的至少任意一个的退火。
4.根据权利要求3所述的半导体装置的制造方法，其中，
在所述第5工序中，对所述硅晶片的所述第1面或者所述第2面照射电子束作为所述荷电粒子束，从而在所述第3工序后的所述硅晶片的整体部分形成所述点缺陷。
5.根据权利要求3所述的半导体装置的制造方法，其中，
在所述第5工序中，对所述硅晶片的所述第1面或者所述第2面照射质子或者氦离子作为所述荷电粒子束，从而在所述第3工序后的所述硅晶片的局部部分形成所述点缺陷。
6.根据权利要求1至5中的任意一项所述的半导体装置的制造方法，其中，
所述第3工序后的所述硅晶片的整体部分或者所述第1面侧的部分的氧浓度是2×1016cm-3以上并且5×1017cm-3以下。
7.根据权利要求1至6中的任意一项所述的半导体装置的制造方法，其中，
所述第1工序前的所述硅晶片的氧浓度是1×1015cm-3以上并且1×1018cm-3以下。
8.一种半导体装置，具备：
具有包括氧和点缺陷的复合缺陷的硅晶片的半导体区域；
第1面构造，配设于所述半导体区域的第1面；以及
第2面构造，配设于所述半导体区域的与所述第1面相反侧的第2面，
所述半导体区域的整体部分或者所述第1面侧的部分的氧浓度是2×1016cm-3以上并且5×1017cm-3以下，所述半导体区域的从所述第1面至所述第2面的氧浓度连续地变化。
CN202080107673.0A 2020-12-15 2020-12-15 半导体装置的制造方法以及半导体装置 Pending CN116547788A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/046653 WO2022130479A1 (ja) 2020-12-15 2020-12-15 半導体装置の製造方法、及び、半導体装置

Publications (1)

Publication Number Publication Date
CN116547788A true CN116547788A (zh) 2023-08-04

Family

ID=76753170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080107673.0A Pending CN116547788A (zh) 2020-12-15 2020-12-15 半导体装置的制造方法以及半导体装置

Country Status (5)

Country Link
US (1) US20230335410A1 (zh)
JP (1) JP6903254B1 (zh)
CN (1) CN116547788A (zh)
DE (1) DE112020007853T5 (zh)
WO (1) WO2022130479A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111732A (ja) * 2002-09-19 2004-04-08 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法
US20080026544A1 (en) * 2006-07-28 2008-01-31 Central Research Institute Of Electric Power Industry Method for improving the quality of an SiC crystal and an SiC semiconductor device
JP2010092991A (ja) * 2008-10-06 2010-04-22 Toyota Central R&D Labs Inc ダイオード
WO2020217683A1 (ja) * 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012786A (ja) 2005-06-29 2007-01-18 Sanken Electric Co Ltd 半導体装置
JP5156059B2 (ja) * 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
JP5523901B2 (ja) * 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
JP6083412B2 (ja) * 2014-04-01 2017-02-22 信越半導体株式会社 再結合ライフタイムの制御方法及びシリコン基板の製造方法
JP6268117B2 (ja) * 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
JP6272799B2 (ja) 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6881292B2 (ja) * 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111732A (ja) * 2002-09-19 2004-04-08 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法
US20080026544A1 (en) * 2006-07-28 2008-01-31 Central Research Institute Of Electric Power Industry Method for improving the quality of an SiC crystal and an SiC semiconductor device
JP2010092991A (ja) * 2008-10-06 2010-04-22 Toyota Central R&D Labs Inc ダイオード
WO2020217683A1 (ja) * 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
JP6903254B1 (ja) 2021-07-14
US20230335410A1 (en) 2023-10-19
DE112020007853T5 (de) 2023-10-12
WO2022130479A1 (ja) 2022-06-23
JPWO2022130479A1 (zh) 2022-06-23

Similar Documents

Publication Publication Date Title
US10998398B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20200144360A1 (en) Method of manufacturing a semiconductor device
JP5594336B2 (ja) 半導体装置およびその製造方法
US20180226486A1 (en) Production method for semiconductor device
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
US9263529B2 (en) Semiconductor device with vertically inhomogeneous heavy metal doping profile
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
JP4919700B2 (ja) 半導体装置及びその製造方法
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6109432B2 (ja) 電力用半導体装置の製造方法
JP5080744B2 (ja) 半導体デバイス及びその製造方法
JP2009141304A (ja) 半導体装置とその製造方法
EP3734644B1 (en) Control method for recombination lifetimes
US20220262638A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN116547788A (zh) 半导体装置的制造方法以及半导体装置
JP7466790B1 (ja) 半導体装置の製造方法
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination