JP7367856B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7367856B2
JP7367856B2 JP2022512697A JP2022512697A JP7367856B2 JP 7367856 B2 JP7367856 B2 JP 7367856B2 JP 2022512697 A JP2022512697 A JP 2022512697A JP 2022512697 A JP2022512697 A JP 2022512697A JP 7367856 B2 JP7367856 B2 JP 7367856B2
Authority
JP
Japan
Prior art keywords
concentration
region
semiconductor substrate
doping concentration
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022512697A
Other languages
English (en)
Other versions
JPWO2021201216A5 (ja
JPWO2021201216A1 (ja
Inventor
美佐稀 内田
尚 吉村
博 瀧下
源宜 窪内
道生 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021201216A1 publication Critical patent/JPWO2021201216A1/ja
Publication of JPWO2021201216A5 publication Critical patent/JPWO2021201216A5/ja
Priority to JP2023175463A priority Critical patent/JP2023179647A/ja
Application granted granted Critical
Publication of JP7367856B2 publication Critical patent/JP7367856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体ウエハに水素イオンを注入して、半導体ウエハのドーピング濃度を調整する技術が知られている（例えば、特許文献１参照）。
特許文献１ ＵＳ２０１５／００５０７５４号
 解決しようとする課題
水素の注入位置から離れた領域まで、水素が容易に拡散できることが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、上面および下面を有し、バルク・ドナーを含む半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の下面側に配置され、半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域を備えてよい。半導体装置は、バッファ領域と半導体基板の上面との間に配置され、深さ方向において５０μｍ以上の長さを有し、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域を備えてよい。半導体装置は、バッファ領域と半導体基板の下面との間に配置され、高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域を備えてよい。バッファ領域のドーピング濃度ピークのうち、半導体基板の下面に最も近い最浅ドーピング濃度ピークは、他のドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであってよい。最浅ドーピング濃度ピークのピーク濃度Ａと、他のドーピング濃度ピークの平均ピーク濃度Ｂとの比Ａ／Ｂが２００以下であってよい。
半導体装置は、半導体基板の上面側に配置された不純物化学濃度ピークを備えてよい。不純物化学濃度ピークの頂点から上面側に向かって不純物化学濃度が減少する上側裾は、不純物化学濃度ピークの頂点から下面側に向かって不純物化学濃度が減少する下側裾よりも、不純物化学濃度が急峻に減少してよい。高濃度領域は、最浅ドーピング濃度ピークから不純物化学濃度ピークまで設けられていてよい。
高濃度領域は、最浅ドーピング濃度ピークから半導体基板の上面に向かって８０μｍ以上の長さを有してよい。
高濃度領域は、半導体基板の深さ方向の厚みの４０％以上の長さを有してよい。
比Ａ／Ｂが２以上であってよい。
最浅ドーピング濃度ピークのドーズ量Ｃと、他のドーピング濃度ピークの総ドーズ量Ｄとの比Ｃ／Ｄが、６以上１００以下であってよい。
本発明の第二の態様においては、半導体装置の製造方法を提供する。製造方法は、上面および下面を有し、バルク・ドナーを含む半導体基板の下面から、第１の位置に水素イオンを注入し、且つ、第１の位置よりも上面に近い第２の位置に荷電粒子を注入する第１注入段階を備えてよい。製造方法は、半導体基板をアニールして、第１の位置と第２の位置との間に、バルク・ドナー濃度よりもドナー濃度が高い高濃度領域を形成する第１アニール段階を備えてよい。製造方法は、第１の位置および第２の位置の間の１箇所以上の第３の位置に、Ｎ型ドーパントを注入する第２注入段階を備えてよい。
第２の位置は、半導体基板の上面側に配置され、第３の位置は、半導体基板の下面側に配置されていてよい。
製造方法は、第２注入段階の後に半導体基板をアニールする第２アニール段階を備えてよい。
第１アニール段階および第２アニール段階のアニール温度は、両方とも３５０℃以上、４００℃以下であってよい。
第１アニール段階および第２アニール段階のアニール温度の差は１０℃以下であってよい。
第２注入段階において、第１の位置に水素イオンを注入してよい。
第２注入段階において第１の位置に注入する水素イオンの第２のドーズ量は、第１注入段階において第１の位置に注入する水素イオンの第１のドーズ量よりも低くてよい。
第１のドーズ量は、１×１０１４ｉｏｎｓ／ｃｍ２以上であってよい。第２のドーズ量は、３×１０１３ｉｏｎｓ／ｃｍ２以上であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の製造方法の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、深さ方向の格子欠陥密度ＤＶ、水素化学濃度ＣＨ、ドーピング濃度Ｄｄおよび不純物化学濃度ＣＩの各分布を示している。 比較例に係る格子欠陥密度ＤＶ、水素化学濃度ＣＨ、ドーピング濃度Ｄｄおよび不純物化学濃度ＣＩの各分布を示している。 バッファ領域２０の近傍における、水素化学濃度ＣＨおよびドーピング濃度Ｄｄの分布を示す図である。 半導体装置１００の製造方法の一例を示すフローチャートである。 半導体装置１００の製造方法の他の例を示すフローチャートである。 半導体装置１００の製造方法の他の例を示すフローチャートである。 半導体装置１００の製造方法の他の例を示すフローチャートである。 バッファ領域２０の近傍における水素化学濃度ＣＨの分布例を示す図である。 第１の深さ位置Ｚ１に対する水素イオンのドーズ量を変化させた場合の、バッファ領域２０の近傍におけるドーピング濃度Ｄｄの変化を示す図である。 水素化学濃度ピーク１３１－１と、ドーピング濃度ピーク１１１－１との関係を説明する図である。 不純物化学濃度ピーク１４１と、ドーピング濃度ピーク１２１との関係を説明する図である。 下側裾１４２の傾きを説明する図である。 下側裾１１２の傾きの規格化の他の定義を説明する図である。 下側裾１２２の傾きの規格化の他の定義を説明する図である。 式（１２）で示されるε'とγとの関係を、β毎に示したグラフである。 バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｂ（０．０１以上、０．３３３以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｃ（０．０３以上、０．２５以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｄ（０．１以上、０．２以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｅ（０．００１以上、０．１以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｆ（０．００２以上、０．０５以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｇ（０．００５以上、０．０２以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 ε'が範囲Ｈ（０．０１±０．００２）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。 半導体装置１００の上面図の一例である。 図２０における領域Ａの拡大図である。 図２１におけるｂ－ｂ断面の一例を示す図である。 図２２Ａのｄ－ｄ線におけるドーピング濃度Ｄｄの分布例を示す図である。 図２１におけるｂ－ｂ断面の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。本明細書では、半導体基板の深さ方向における中心位置をＺｃと称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる場合がある。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
イオンまたは電子等の荷電粒子を所定の加速エネルギーで半導体基板に注入した場合、これらの粒子は深さ方向において所定の分布を有する。本明細書では、当該分布のピーク位置を、当該粒子が注入された位置、または、注入された深さ等と称する場合がある。
図１は、半導体装置１００の製造方法の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成される。図１においては、トランジスタ素子およびダイオード素子の各電極、半導体基板１０の内部に設けられた各領域を省略している。トランジスタ素子およびダイオード素子の構成例は後述する。
本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーが生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板１０は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度は、好ましくは５×１０１２／ｃｍ３以下である。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
半導体基板１０の下面２３側（即ち、下面２３と、深さ方向の中央位置Ｚｃとの間の領域）には、Ｎ型のバッファ領域２０が設けられる。バッファ領域２０と下面２３との間には、下面領域２０１が設けられる。下面領域２０１は、後述する高濃度領域１５０よりもドーピング濃度の高い、Ｎ型またはＰ型の領域である。下面領域２０１は、後述するカソード領域またはコレクタ領域であってよい。バッファ領域２０は、半導体基板１０の上面２１側から広がる空乏層が、下面領域２０１に到達すること（パンチスルー）を抑制する。
バッファ領域２０は、半導体基板１０の深さ方向において複数のドーピング濃度ピーク１１１を有する。図１の例では、下面２３側から順番に、ドーピング濃度ピーク１１１－１、１１１－２、１１１－３および１１１－４を有する。複数のドーピング濃度ピーク１１１を設けることで、上述した空乏層が、下面領域２０１まで広がることを抑制できる。本明細書では、ドーピング濃度ピーク１１１－１を、最浅ドーピング濃度ピークと称する場合がある。ドーピング濃度ピーク１１１－１は、他のドーピング濃度ピーク１１１よりもドーピング濃度が高い。バッファ領域２０は、水素ドナーを含んでよい。
本例の製造方法においては、バッファ領域２０の複数のドーピング濃度ピークを、２つの段階に分けて形成する。第１段階Ｓ１００１において、半導体基板１０の下面２３から第２の深さ位置Ｚ２に荷電粒子を注入する。荷電粒子は、例えば水素イオン、ヘリウムイオン、電子等である。本例の半導体基板１０は、第２の深さ位置Ｚ２に、水素またはヘリウム等の不純物化学濃度ピーク１４１を有する。なお第２の深さ位置Ｚ２は、上面２１よりも上側の位置であってもよい。つまり、荷電粒子は、半導体基板１０を貫通するように注入されてもよい。
深さ位置とは、半導体基板１０の深さ方向（Ｚ軸方向）における位置である。本明細書では、下面２３から各位置までの距離を、各位置の深さ位置と称する場合がある。例えば、第２の深さ位置Ｚ２は、下面２３からの距離がＺ２である。第２の深さ位置Ｚ２は、半導体基板１０の上面２１側（即ち、上面２１と、深さ方向の中央位置Ｚｃとの間の領域）に配置されていてよい。
荷電粒子が半導体基板１０の内部を通過する平均距離（飛程とも称される）は、荷電粒子を加速する加速エネルギーにより制御できる。本例においては、荷電粒子の平均飛程が距離Ｚ２となるように、加速エネルギーが設定される。荷電粒子の平均飛程Ｚ２は、半導体基板１０の深さ方向の厚みの半分より大きくてよい。
本明細書では、注入された荷電粒子が通過した領域を通過領域１０６と称する場合がある。図１の例では、半導体基板１０の下面２３から第２の深さ位置Ｚ２までが通過領域１０６である。図１の例では、半導体基板１０の下面２３の全体から荷電粒子を注入している。他の例では、下面２３の一部の領域だけに荷電粒子を注入してよい。これにより、ＸＹ面において局所的に通過領域１０６を形成することもできる。
また、第１段階Ｓ１００１においては、半導体基板１０の下面２３から第１の深さ位置Ｚ１に、プロトン等の水素イオンを注入する。水素イオンを注入した後に、半導体基板１０の全体をアニールする。これにより、第１の深さ位置Ｚ１には、水素ドナーによるドーピング濃度ピーク１１１－１が形成される。なおアニール時には、第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間には、上述した水素イオンおよび荷電粒子以外には、不純物イオンが局所的に注入されていない。
半導体基板１０において荷電粒子が通過した通過領域１０６には、荷電粒子が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への荷電粒子注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで第１の深さ位置Ｚ１に注入した水素が拡散し、ＶＯＨ欠陥の形成が促進される。第２の深さ位置Ｚ２に注入した荷電粒子が水素イオンの場合、第２の深さ位置Ｚ２からも水素が拡散し、ＶＯＨ欠陥の形成が更に促進される。
ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例では、荷電粒子の通過領域１０６に水素ドナーが形成される。水素ドナーのドーピング濃度は、水素の化学濃度よりも低い。水素の化学濃度に対する水素ドナーのドーピング濃度の割合を活性化率とすると、活性化率は０．１％～３０％の値であってよい。本例では、活性化率は１％～５％である。
半導体基板１０の通過領域１０６に水素ドナーを形成することで、通過領域１０６におけるドナー濃度を、バルク・ドナー濃度よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、荷電粒子および水素イオンのドーズ量を制御することで、半導体基板１０のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板１０を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、荷電粒子および水素イオンのドーズ量は比較的に高精度に制御できる。このため、荷電粒子を注入することで生じる格子欠陥の濃度も高精度に制御でき、また、格子欠陥と結合する水素濃度も高精度に制御できる。従って、通過領域１０６のドナー濃度を高精度に制御できる。
また、第１の深さ位置Ｚ１に注入した水素は、上面２１に向かって、より遠い位置まで拡散することが好ましい。これにより、通過領域１０６のＺ軸方向における長さを大きくでき、半導体基板１０の広い領域に渡ってドーピング濃度を調整しやすくなる。
第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間に、上述した水素イオンおよび荷電粒子以外の不純物が注入されると、当該注入位置の近傍には格子欠陥が多く形成される。格子欠陥が多く形成された領域では、水素イオンの拡散が抑制される。このため、第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間に、高密度の格子欠陥を有する領域が存在すると、水素の拡散が抑制されてしまう。
本例では、第１の深さ位置Ｚ１に注入した水素を通過領域１０６に拡散させた第１段階Ｓ１００１の後に、第２段階Ｓ１００２において、他のドーピング濃度ピーク１１１－２、１１１－３、１１１－４を形成する。つまり、第２段階Ｓ１００２では、第１の深さ位置Ｚ１と第２の深さ位置Ｚ２との間の１つ以上の深さ位置に、水素イオン等のＮ型ドーパントを注入してアニールする。これにより、ドーピング濃度ピーク１１１－２、１１１－３、１１１－４が形成される。このように、第１の深さ位置Ｚ１に注入した水素を拡散させた後に、ドーピング濃度ピーク１１１－２、１１１－３、１１１－４を形成することで、水素をより深い位置まで拡散させることと、バッファ領域２０に複数のドーピング濃度ピーク１１１を設けることとを両立できる。
図２は、図１のＡ－Ａ線に示した位置における、深さ方向の格子欠陥密度ＤＶ、水素化学濃度ＣＨ、ドーピング濃度Ｄｄおよび不純物化学濃度ＣＩの各分布を示している。本例の不純物はヘリウムまたは水素である。図２の横軸は、下面２３からの深さ位置を示しており、縦軸は、単位体積当たりの水素化学濃度、ドナー濃度および不純物化学濃度を対数軸で示している。図２の分布のうち、格子欠陥密度ＤＶは、図１に示した第１段階Ｓ１００１のアニール開始時における分布である。格子欠陥以外の濃度は、図１に示した第２段階Ｓ１００２のアニール後の分布を示している。
図２における水素化学濃度および不純物化学濃度は、例えばＳＩＭＳ法で計測される。図２におけるドーピング濃度は、例えばＣＶ法またはＳＲ法で計測される、電気的に活性化したドーピング濃度である。
本例の水素化学濃度ＣＨは、第１の深さ位置Ｚ１に水素化学濃度ピーク１３１－１を有する。水素化学濃度ピーク１３１は、第１の深さ位置Ｚ１において極大値を示している。また、水素化学濃度ＣＨは、第３の深さ位置Ｚ３に水素化学濃度ピーク１３１を有する。第３の深さ位置Ｚ３は、複数配置されていてもよい。図２の例では、第３の深さ位置Ｚ３－１、Ｚ３－２、Ｚ３－３が配置されている。それぞれの第３の深さ位置Ｚ３に、水素化学濃度ピーク１３１が配置されている。水素化学濃度ピーク１３１－２～１３１－４は、図１の第２段階Ｓ１００２で注入された水素イオンによるピークである。
本例の不純物化学濃度ＣＩは、第２の深さ位置Ｚ２に不純物化学濃度ピーク１４１を有する。不純物化学濃度ピーク１４１は、第２の深さ位置Ｚ２において極大値を示している。
ドーピング濃度Ｄｄは、複数のドーピング濃度ピーク１１１と、ドーピング濃度ピーク１２１を有する。本例では、第１の深さ位置Ｚ１と、それぞれの第３の深さ位置Ｚ３にドーピング濃度ピーク１１１が配置されている。また、ドーピング濃度Ｄｄは、下面領域２０１においてドーピング濃度ピークを有してよい。本例の下面領域２０１は、Ｐ型のドーピング濃度ピークを有している。下面領域２０１には、ボロン（ホウ素）等のＰ型ドーパントが注入されていてよい。他の例では、下面領域２０１は、Ｎ型のドーピング濃度ピークを有してよい。この場合、下面領域２０１には、リン等のＮ型ドーパントが注入されていてよい。
本例のドーピング濃度ピーク１１１は、第１の深さ位置Ｚ１と、第３の深さ位置Ｚ３に水素イオンが注入されたことによる格子欠陥と、水素とが結合した水素ドナー（ＶＯＨ欠陥）の濃度ピークである。このため、ドーピング濃度ピーク１１１は、第１の深さ位置Ｚ１と、それぞれの第３の深さ位置Ｚ３において極大値を示している。
ドーピング濃度ピーク１２１は、第２の深さ位置Ｚ２に荷電粒子が注入されたことによる格子欠陥と、第１の深さ位置Ｚ１から拡散した水素が結合した水素ドナーの濃度ピークである。このため、ドーピング濃度ピーク１２１は、第２の深さ位置Ｚ２において極大値を示している。
なお、ドーピング濃度ピーク１１１－１が極大値を示す位置は、第１の深さ位置Ｚ１と厳密に一致していなくともよい。例えば、第１の深さ位置Ｚ１を基準とした第１の水素化学濃度ピーク１３１の半値全幅の範囲内に、ドーピング濃度ピーク１１１－１が極大値を示す位置が含まれていれば、ドーピング濃度ピーク１１１－１が実質的に第１の深さ位置Ｚ１に配置されているとしてよい。同様に、第２の深さ位置Ｚ２を基準とした不純物化学濃度ピーク１４１の半値全幅の範囲内に、ドーピング濃度ピーク１２１が極大値を示す位置が含まれていれば、ドーピング濃度ピーク１２１が実質的に第２の深さ位置Ｚ２に配置されているとしてよい。同様に、第３の深さ位置Ｚ３を基準とした水素化学濃度ピーク１３１の半値全幅の範囲内に、ドーピング濃度ピーク１１１が極大値を示す位置が含まれていれば、ドーピング濃度ピーク１１１が実質的に第３の深さ位置Ｚ３に配置されているとしてよい。
また、ドーピング濃度ピーク１１１－１が、下面領域２０１のドーピング濃度ピークと重なって、ドーピング濃度ピーク１１１－１が判別しにくい場合には、水素化学濃度ピーク１３１－１の頂点の深さ位置Ｚ１におけるドーピング濃度を、ドーピング濃度ピーク１１１－１としてもよい。
それぞれの濃度ピークは、頂点から下面２３に向かって濃度が減少する下側裾と、頂点から上面２１に向かって濃度が減少する上側裾とを有する。本例では、水素化学濃度ピーク１３１は下側裾１３２および上側裾１３３を有する。不純物化学濃度ピーク１４１は下側裾１４２および上側裾１４３を有する。ドーピング濃度ピーク１１１は下側裾１１２および上側裾１１３を有する。ドーピング濃度ピーク１２１は下側裾１２２および上側裾１２３を有する。
第１の深さ位置Ｚ１および第３の深さ位置Ｚ３には、下面２３から水素イオンが注入されるので、水素は第１の深さ位置Ｚ１と下面２３との間、および、第３の深さ位置Ｚ３と下面２３との間にも比較的に多く存在する。同様に、第２の深さ位置Ｚ２と下面２３との間に、荷電粒子として注入された不純物が多く存在する。このため、各化学濃度分布における各濃度ピークにおいて、下側裾よりも上側裾のほうが、急峻に濃度が減少してよい。また、ドーピング濃度は、水素化学濃度または不純物化学濃度に依存するので、各ドーピング濃度ピークにおいても、下側裾よりも上側裾のほうが、急峻に濃度が減少してよい。

第１段階Ｓ１００１のアニール開始時において、第１の深さ位置Ｚ１および第２の深さ位置Ｚ２の近傍には、水素イオンまたは荷電粒子が注入されたことにより、比較的に多くの格子欠陥が形成される。このため、格子欠陥密度Ｄ Ｖ は、第１の深さ位置Ｚ１に第１の欠陥密度ピーク２１１を有し、第２の深さ位置Ｚ２に第２の欠陥密度ピーク２１２を有する。また、第２の深さ位置Ｚ２から下面２３までの通過領域１０６（図１参照）には、第１の深さ位置Ｚ１および第２の深さ位置Ｚ２の近傍を除き、荷電粒子が通過したことにより生じる格子欠陥が、ほぼ一様な密度で形成される。図２の格子欠陥密度ＤＶの分布図において点線で示すように、格子欠陥密度Ｄ Ｖ は、ピーク２１２を超えない範囲で、ピーク２１２に向かってなだらかに増加してよい。このように格子欠陥密度Ｄ Ｖ がピーク２１２に向かって増加する場合も、荷電粒子が通過したことにより生じる格子欠陥が、ほぼ一様な密度で形成されるとしてよい。
第１の深さ位置Ｚ１に注入された水素は、アニール処理により上面２１に向かって拡散する。第１段階Ｓ１００１のアニール開始時には、第３の深さ位置Ｚ３に水素イオンが注入されていない。このため、第１の深さ位置Ｚ１と第２の深さ位置Ｚ２との間には、第１の欠陥密度ピーク２１１および第２の欠陥密度ピーク２１２以外の欠陥密度ピークが存在しない。従って、第１の深さ位置Ｚ１から第２の深さ位置Ｚ２まで水素が拡散しやすくなる。通過領域１０６において一定以上の濃度の水素が拡散した領域ではＶＯＨ欠陥（水素ドナー）が形成され、水素ドナーを含む高濃度領域１５０が形成される。高濃度領域１５０は、ドナー濃度が、バルク・ドナー濃度Ｄｂよりも高い領域である。高濃度領域１５０は、バッファ領域２０と、半導体基板１０の上面２１との間に配置されている。
高濃度領域１５０は、深さ方向においてほぼ一様なドーピング濃度の領域であってよい。ドーピング濃度が深さ方向においてほぼ一様とは、例えば、ドーピング濃度の最大値と最小値との差分がドーピング濃度の最大値の５０％以内である領域が、深さ方向に連続している状態を指してよい。当該差分は、当該領域のドーピング濃度の最大値の３０％以下であってよく、１０％以下であってもよい。
あるいは、深さ方向の所定範囲におけるドーピング濃度分布の平均濃度に対して、ドーピング濃度分布の値が、当該ドーピング濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。深さ方向の所定範囲Ｗは、一例として以下の通りでよい。つまり、第１の深さ位置Ｚ１から第２の深さ位置Ｚ２までの長さをＺＬとして、Ｚ１とＺ２との間の中心Ｚ１２ｃから、第１の深さ位置Ｚ１側および第２の深さ位置Ｚ２側にそれぞれ０．２５ＺＬ離れた２点間の長さ０．５ＺＬの区間を当該範囲としてよい。高濃度領域１５０の長さに応じて、所定範囲の長さを０．７５ＺＬとしてもよく、０．３ＺＬとしてもよく、０．９ＺＬとしてもよい。バッファ領域２０の上面２１側の端部位置は、高濃度領域１５０においてほぼ一様なドーピング濃度が、ドーピング濃度ピーク１１１－１に向かって、単調に増加し始める深さ位置であってもよい。
また、第１段階Ｓ１００１のアニール開始時は、第１の深さ位置Ｚ１および第２の深さ位置Ｚ２の間には、ドーピング濃度ピーク１１１－１およびドーピング濃度ピーク１２１以外のドーピング濃度ピークが存在しないことが好ましい。また、第１の深さ位置Ｚ１および第２の深さ位置Ｚ２の間には、水素化学濃度ピーク１３１－１および不純物化学濃度ピーク１４１以外の化学濃度ピークが存在しないことが好ましい。これにより、第１の深さ位置Ｚ１から第２の深さ位置Ｚ２まで水素が拡散しやすくなる。
水素が拡散しやすくなることで、高濃度領域１５０を深さ方向に長く形成しやすくなる。高濃度領域１５０は、ドーピング濃度ピーク１１１－１と接する位置から、不純物化学濃度ピーク１４１まで連続して設けられていてよい。高濃度領域１５０は、バッファ領域２０の上端から、第２の深さ位置Ｚ２まで連続して設けられていてよい。
高濃度領域１５０の深さ方向における長さは、半導体基板１０の深さ方向における厚みの４０％以上であってよく、５０％以上であってよく、６０％以上であってよく、７０％以上であってよく、８０％以上であってもよい。高濃度領域１５０の長さは、バッファ領域２０の上端から、高濃度領域１５０の上端までの長さＬ１であってよく、ドーピング濃度ピーク１１１－１の位置Ｚ１から、高濃度領域１５０の上端までの長さＬ２であってもよい。高濃度領域１５０の上端は、深さ位置Ｚ２であってよい。また、高濃度領域１５０の深さ方向における長さは、５０μｍ以上であってよく、６０μｍ以上であってよく、７０μｍ以上であってよく、８０μｍ以上であってよく、９０μｍ以上であってよく、１００μｍ以上であってもよい。本例では、第２の深さ位置Ｚ２まで水素が拡散しやすいので、高濃度領域１５０が形成される範囲を、第２の深さ位置Ｚ２で規定しやすくなる。
高濃度領域１５０のドナー濃度の最小値は、半導体基板１０のバルク・ドナー濃度Ｄｂより高い。つまり、高濃度領域１５０のドナー濃度（またはドーピング濃度）は、高濃度領域１５０の全体にわたって、バルク・ドナー濃度Ｄｂより高い。高濃度領域１５０のドナー濃度は、バルク・ドナー濃度と、水素ドナー濃度（ＶＯＨ欠陥濃度）との和で定まる。水素ドナー濃度は、第２の深さ位置Ｚ２に対する荷電粒子のドーズ量、および、第１の深さ位置Ｚ１に対する水素イオンのドーズ量で精度よく制御できる。このため、バルク・ドナー濃度に比べて水素ドナー濃度を十分高くすることで、バルク・ドナー濃度がばらついた場合でも、高濃度領域１５０のドナー濃度のばらつきを低減できる。高濃度領域１５０のドナー濃度は、バルク・ドナー濃度Ｄｂの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
図３は、比較例に係る格子欠陥密度ＤＶ、水素化学濃度ＣＨ、ドーピング濃度Ｄｄおよび不純物化学濃度ＣＩの各分布を示している。比較例の半導体装置は、第１の深さ位置Ｚ１およびそれぞれの第３の深さ位置Ｚ３に水素イオンを注入してから、半導体基板１０をアニールして第１の深さ位置Ｚ１に注入した水素を拡散させる。
本例の格子欠陥密度ＤＶは、水素イオンを拡散させるアニールの開始時に、それぞれの第３の深さ位置Ｚ３に欠陥密度ピーク２１３を有する。つまり、第１の深さ位置Ｚ１と、第２の深さ位置Ｚ２との間に、１つ以上の欠陥密度ピーク２１３が設けられている。このため、第１の深さ位置Ｚ１に注入された水素の拡散は、欠陥密度ピーク２１３により阻害されてしまう。例えば、水素が格子欠陥と結合し、または、格子欠陥が存在することで水素の移動が妨げられる。
このため図３の例では、第２の深さ位置Ｚ２まで水素が十分に拡散しない。この場合、第２の深さ位置Ｚ２まで高濃度領域１５０が形成されずに、ドナー濃度が低い低濃度領域１８１が残存してしまう。低濃度領域１８１のドナー濃度は、バルク・ドナー濃度Ｄｂと同程度であってよい。また、低濃度領域１８１に格子欠陥が多く残存している場合には、低濃度領域１８１のキャリア濃度は、バルク・ドナー濃度Ｄｂより低い場合もある。低濃度領域１８１には、水素ドナーがほとんど形成されないので、低濃度領域１８１のドナー濃度は、バルク・ドナー濃度の影響が大きくなる。このため、低濃度領域１８１のドナー濃度は、比較的にばらつきが大きくなってしまう。また、ドーピング濃度分布に谷状の部分が出来てしまうので、半導体装置１００の特性に影響を与える場合がある。これに対して図２に示した半導体装置１００によれば、高濃度領域１５０を広く形成できるので、ドーピング濃度のばらつきを抑制でき、また、半導体装置１００の特性を精度よく調整できる。
なお、バッファ領域２０において、最も上面２１に近い水素化学濃度ピーク１３１－４を高濃度にすることも考えられる。これにより上面２１に近い位置まで水素を拡散しやすくなる。ただし、上面２１に近い水素化学濃度ピーク１３１－４を高濃度にすると、エミッタ・コレクタ間電圧が比較的に高い状態で、空乏層が高濃度のドーピング濃度ピーク１１１－４に到達することになり、アバランシェ耐量が低下する場合がある。図２に示した例によれば、高濃度のドーピング濃度ピーク１１１－１を下面２３の近傍に配置してアバランシェ耐量の低下を抑制しつつ、高濃度領域１５０を上面２１の近傍まで形成できる。第１の深さ位置Ｚ１と下面２３との距離は、５μｍ以下であってよく、３μｍ以下であってもよい。
図４は、バッファ領域２０の近傍における、水素化学濃度ＣＨおよびドーピング濃度Ｄｄの分布を示す図である。本例では、ドーピング濃度ピーク１１１－１のピーク濃度をＡ、ドーピング濃度ピーク１１１－２のピーク濃度をＢ２、ドーピング濃度ピーク１１１－３のピーク濃度をＢ３、ドーピング濃度ピーク１１１－４のピーク濃度をＢ４とする。また、水素化学濃度ピーク１３１－１のピーク濃度をＨ１－１、水素化学濃度ピーク１３１－２のピーク濃度をＨ１－２、水素化学濃度ピーク１３１－３のピーク濃度をＨ１－３、水素化学濃度ピーク１３１－４のピーク濃度をＨ１－４とする。
ドーピング濃度ピーク１１１－１のピーク濃度Ａと、他のドーピング濃度ピーク１１１の平均ピーク濃度Ｂ（本例では、（Ｂ２＋Ｂ３＋Ｂ４）／３）との比Ａ／Ｂは、２００以下である。平均ピーク濃度Ｂを、１０｛ｌｏｇ１０（Ｂ２）＋ｌｏｇ１０（Ｂ３）＋ｌｏｇ１０（Ｂ４）｝／３としてもよい。半導体装置１００においては、第１の深さ位置Ｚ１に注入した水素が上面２１側に拡散しやすいので、ピーク濃度Ａを低くしても、高濃度領域１５０を長い範囲に渡って形成できる。また、ピーク濃度Ａを小さくすることで、上面２１側からの空乏層がドーピング濃度ピーク１１１－１に到達したときの裏面アバランシェの発生を抑制できる。比Ａ／Ｂは、１００以下であってよく、３０以下であってよく、２０以下であってよく、１０以下であってよく、８以下であってよく、５以下であってもよい。ただし、ドーピング濃度ピーク１１１－１のピーク濃度Ａが低すぎると、水素が十分に拡散できない場合がある。比Ａ／Ｂは、２以上であってよく、３以上であってよく、５以上であってよく、１０以上であってもよい。ピーク濃度Ａは、１×１０１６／ｃｍ３以下であってよく、５×１０１５／ｃｍ３以下であってよく、１×１０１５／ｃｍ３以下であってもよい。
また、水素化学濃度ピーク１３１－１のピーク濃度Ｈ１－１と、他の水素化学濃度ピーク１３１の平均ピーク濃度ＨＡ（本例では、（Ｈ１－２＋Ｈ１－３＋Ｈ１－４）／３）との比Ｈ１－１／ＨＡも２００以下であってよい。比Ｈ１－１／ＨＡは、１００以下であってよく、３０以下であってよく、２０以下であってよく、１０以下であってよく、８以下であってよく、５以下であってもよい。比Ｈ１－１／ＨＡは、２以上であってよく、３以上であってよく、５以上であってよく、１０以上であってもよい。
また、第１の深さ位置Ｚ１への水素イオンのドーズ量（ｉｏｎｓ／ｃｍ２）をＣ、それぞれの第３の深さ位置Ｚ３への水素イオンの総ドーズ量Ｄとする。ドーズ量Ｃは、ドーピング濃度ピーク１１１－１に対応するドーズ量であり、ドーズ量Ｄは、他のドーピング濃度ピーク１１１に対応するドーズ量である。それぞれのドーピング濃度ピーク１１１に対応するドーズ量は、それぞれのドーピング濃度ピーク１１１の半値全幅の範囲で、水素化学濃度ＣＨを積分した値を用いてよい。
ドーズ量Ｃと総ドーズ量Ｄとの比Ｃ／Ｄは、６以上、１００以下であってよい。これにより、高濃度領域１５０の長さを確保しつつ、裏面アバランシェの発生を抑制しやすくなる。比Ｃ／Ｄは、１０以上であってもよい。比Ｃ／Ｄは、３０以下であってもよい。
図５Ａは、半導体装置１００の製造方法の一例を示すフローチャートである。まず、上面側構造形成段階Ｓ５００において、半導体基板１０の上面２１側の構造を形成する。上面２１側の構造とは、後述するゲートトレンチ、ダミートレンチ、エミッタ領域、ベース領域、蓄積領域、層間絶縁膜、エミッタ電極およびゲート配線の少なくとも一部を含む。上面側構造形成段階Ｓ５００では、これらの全ての構造を形成してもよい。
次に研削段階Ｓ５０２において、半導体基板１０の下面２３側を研削して、半導体基板１０の厚みを調整する。研削段階Ｓ５０２においては、半導体装置１００が有するべき耐圧に応じて、半導体基板１０の厚みを調整してよい。
次に下面領域形成段階Ｓ５０４において、半導体基板１０の下面２３と接する領域に下面領域２０１を形成する。下面領域形成段階Ｓ５０４では、Ｎ型ドーパントまたはＰ型ドーパントを下面２３から注入し、下面２３の近傍をレーザー等により局所アニールすることで、下面領域２０１を形成してよい。
次に、第１注入段階Ｓ５０５において、荷電粒子および水素イオンを半導体基板１０に注入する。第１注入段階Ｓ５０５は、荷電粒子注入段階Ｓ５０６および水素注入段階Ｓ５０８を有する。荷電粒子注入段階Ｓ５０６において、半導体基板１０の下面２３から、第２の深さ位置Ｚ２に荷電粒子を注入する。第２の深さ位置Ｚ２は、第１の深さ位置Ｚ１よりも上面２１に近い位置である。荷電粒子は水素イオン、ヘリウムイオン、または、電子線であってよい。また、水素注入段階Ｓ５０８において、半導体基板１０の下面２３から、第１の深さ位置Ｚ１に水素イオンを注入する。水素注入段階Ｓ５０８においては、第２の深さ位置Ｚ２と第１の深さ位置Ｚ１との間の領域において、水素化学濃度分布が単一のピークを有するように、第１の深さ位置Ｚ１に水素イオンを注入してよい。なお、第２の深さ位置Ｚ２に水素イオンを注入する場合、第２の深さ位置Ｚ２には水素化学濃度のピークが存在してよい。荷電粒子注入段階Ｓ５０６および水素注入段階Ｓ５０８は、いずれを先に行ってもよい。
次に、第１アニール段階Ｓ５１０において、半導体基板１０をアニールする。第１注入段階Ｓ５０５および第１アニール段階Ｓ５１０は、図１における第１段階Ｓ１００１に対応している。第１アニール段階Ｓ５１０においては、半導体基板１０をアニール炉に投入し、半導体基板１０の全体をアニールする。第１アニール段階Ｓ５１０により、第１の深さ位置Ｚ１と第２の深さ位置Ｚ２の間に、高濃度領域１５０を形成する。第１アニール段階Ｓ５１０は、第１の深さ位置Ｚ１に注入した水素が、第２の深さ位置Ｚ２まで拡散できる条件で行うことが好ましい。例えばアニール段階Ｓ５１０のアニール温度は、３５０℃以上、４００℃以下である。アニール温度は、３６０℃以上であってよく、３８０℃以下であってもよい。第１アニール段階Ｓ５１０におけるアニール時間は、３０分以上であってよく、１時間以上であってよく、３時間以上であってもよい。アニール時間は１０時間以下であってよく、７時間以下であってもよい。
次に、第２注入段階Ｓ５１２において、第３の深さ位置Ｚ３に水素等のＮ型ドーパントを注入する。図２等において説明したように、第３の深さ位置Ｚ３は、深さ方向において１箇所以上配置されていてよい。第１の深さ位置Ｚ１およびそれぞれの第３の深さ位置Ｚ３は、半導体基板１０の下面２３側に配置されてよい。第２の深さ位置Ｚ２は、半導体基板１０の上面２１側に配置されてよい。
次に、第２アニール段階Ｓ５１４において、半導体基板１０をアニールする。第２注入段階Ｓ５１２および第２アニール段階Ｓ５１４は、図１における第２段階Ｓ１００２に対応している。第２アニール段階Ｓ５１４においては、半導体基板１０をアニール炉に投入し、半導体基板１０の全体をアニールしてよい。第２アニール段階Ｓ５１４により、第３の深さ位置Ｚ３に注入したＮ型ドーパントを活性化させて、１つ以上のドーピング濃度ピーク１１１を形成する。第２アニール段階Ｓ５１４におけるアニール条件は、第１アニール段階Ｓ５１０と同様である。つまり、第２アニール段階Ｓ５１４のアニール温度は、３５０℃以上、４００℃以下であってよい。アニール温度は、３６０℃以上であってよく、３８０℃以下であってもよい。第２アニール段階Ｓ５１４におけるアニール時間は、３０分以上であってよく、１時間以上であってよく、３時間以上であってもよい。アニール時間は１０時間以下であってよく、７時間以下であってもよい。
第２アニール段階Ｓ５１４のアニール温度Ｔ２と、第１アニール段階Ｓ５１０のアニール温度Ｔ１の差は１０℃以下であってよい。アニール温度の差は、５℃以下であってよく、０であってもよい。アニール温度Ｔ１およびＴ２は、アニール温度の差が上記を満たす条件において、Ｔ１＝Ｔ２であってよく、Ｔ２＜Ｔ１であってよく、Ｔ２＞Ｔ１であってもよい。本例ではＴ１＝Ｔ２である。また、第２アニール段階Ｓ５１４と、第１アニール段階Ｓ５１０のアニール時間の差は、大きい方のアニール時間の１０％以下であってよく、５％以下であってよく、０であってもよい。第２アニール段階Ｓ５１４を第１アニール段階Ｓ５１０のアニール条件と同等にすることで、第１アニール段階Ｓ５１０で形成した水素ドナーの消失を抑制できる。
下面側電極形成段階Ｓ５２０において、半導体基板１０の下面２３に金属電極を形成する。当該金属電極は、後述するコレクタ電極であってよい。また、第２アニール段階Ｓ５１４と下面側電極形成段階Ｓ５２０との間に、ライフタイムキラー形成段階Ｓ５１６と、第３アニール段階Ｓ５１８を有してもよい。
ライフタイムキラー形成段階Ｓ５１６は、半導体基板１０にヘリウム等の不純物を注入することで、格子欠陥を局所的に形成する。当該不純物は、半導体基板１０の上面２１側に注入されてよく、下面２３側に注入されてもよい。当該不純物は、後述するダイオード部に注入されてよい。当該不純物は、後述するトランジスタ部にも注入されてよい。第３アニール段階Ｓ５１８では、半導体基板１０をアニールして、格子欠陥の密度を調整する。第３アニール段階Ｓ５１８のアニール温度Ｔ３は、第１アニール段階Ｓ５１０のアニール温度Ｔ１以下であってよい。あるいは、第３アニール段階Ｓ５１８のアニール温度Ｔ３は、第２アニール段階Ｓ５１０のアニール温度Ｔ２以下であってよい。
図５Ｂは、半導体装置１００の製造方法の他の例を示すフローチャートである。本例の製造方法は、図５Ａに示した例に対して、荷電粒子注入段階Ｓ５０６および水素注入段階Ｓ５０８の順番が入れ替わっている。つまり本例では、水素注入段階Ｓ５０８を行った後に、荷電粒子注入段階Ｓ５０６を行う。荷電粒子注入段階Ｓ５０６の後に、第１アニール段階Ｓ５１０を行う。他の工程は、図５Ａに示した例と同様であってよい。本例によっても、高濃度領域１５０を深さ方向に長く形成できる。
図６Ａは、半導体装置１００の製造方法の他の例を示すフローチャートである。本例の製造方法は、図５Ａに示した例に対して、第２注入段階Ｓ５１２が異なる。他の工程は、図５Ａに示した例と同様であってよい。
本例の第２注入段階Ｓ５１２においては、第３の深さ位置Ｚ３に加えて、第１の深さ位置Ｚ１にも水素イオンを注入する。つまり、第１の深さ位置Ｚ１には、第１注入段階Ｓ５０５と、第２注入段階Ｓ５１２の２段階で水素イオンが注入される。
第３の深さ位置Ｚ３に水素イオンを注入することで、第３の深さ位置Ｚ３の近傍には格子欠陥が高密度に形成される。第２アニール段階Ｓ５１４により、第３の深さ位置Ｚ３に注入された水素が拡散してこれらの格子欠陥と結合する。しかし、第３の深さ位置Ｚ３に注入された水素は比較的にドーズ量が低いので、格子欠陥が多く残存する場合がある。これに対して、第２注入段階Ｓ５１２において第１の深さ位置Ｚ１にも水素イオンを注入することで、第１の深さ位置Ｚ１に注入した水素が第３の深さ位置Ｚ３の近傍の格子欠陥と結合して、格子欠陥密度を低減できる。
図６Ｂは、半導体装置１００の製造方法の他の例を示すフローチャートである。本例の製造方法は、図６Ａに示した例に対して、荷電粒子注入段階Ｓ５０６および水素注入段階Ｓ５０８の順番が入れ替わっている。つまり本例では、水素注入段階Ｓ５０８を行った後に、荷電粒子注入段階Ｓ５０６を行う。荷電粒子注入段階Ｓ５０６の後に、第１アニール段階Ｓ５１０を行う。他の工程は、図６Ａに示した例と同様であってよい。本例によっても、高濃度領域１５０を深さ方向に長く形成できる。
図７は、バッファ領域２０の近傍における水素化学濃度ＣＨの分布例を示す図である。図７の水素化学濃度ＣＨの分布は、第２アニール段階Ｓ５１４の後の分布である。第１注入段階Ｓ５０５により注入された水素による水素化学濃度をＣＨ０とする。当該水素は、第１アニール段階Ｓ５１０により上面２１側に拡散している。第１アニール段階Ｓ５１０の後における水素化学濃度ＣＨ０のピーク値をＨ１－０とする。
次に、第２注入段階Ｓ５１２において、第１の深さ位置Ｚ１と、それぞれの第３の深さ位置Ｚ３とに水素イオンを注入する。第３の深さ位置Ｚ３には、水素イオンに代えてリン等のＮ型ドーパントを注入してもよい。第２アニール段階Ｓ５１４により、第１の深さ位置Ｚ１に追加で注入された水素が、それぞれの第３の深さ位置Ｚ３の近傍に拡散する。これにより、それぞれの第３の深さ位置Ｚ３の近傍の格子欠陥密度を低減できる。第２アニール段階Ｓ５１４の後における水素化学濃度ＣＨのピーク値をＨ１－１とする。
なお、バッファ領域２０には、リン等のＮ型ドーパントを追加して注入してもよい。図７においては、リン化学濃度ＣＰの分布例を１点鎖線で示している。リン化学濃度ＣＰは、下面２３と深さ位置Ｚ１との間に化学濃度ピーク１７１を有してよい。ピーク１７１の濃度は、ピーク値Ｈ１－１より大きくてよく、小さくてもよい。ピーク１７１の濃度は、ピーク値Ｈ１－０より大きくてよく、小さくてもよい。
ピーク値Ｈ１－０は、水素化学濃度ピーク１３１－２、１３１－３、１３１－４のいずれのピーク値よりも大きくてよい。第１注入段階Ｓ５０５で注入する水素イオンの濃度を高くすることで、より深い位置まで水素を拡散させることができる。第１注入段階Ｓ５０５で第１の深さ位置Ｚ１に注入する水素イオンのドーズ量は、第２注入段階Ｓ５１２でそれぞれの第３の深さ位置Ｚ３に注入する水素イオンの総ドーズ量よりも多くてよい。
ピーク値Ｈ１－１と、ピーク値Ｈ１－０の差分は、ピーク値Ｈ１－０よりも小さくてよい。つまり、第２注入段階Ｓ５１２で第１の深さ位置Ｚ１に注入する水素イオンの第２のドーズ量は、第１注入段階Ｓ５０５で第１の深さ位置Ｚ１に注入する水素イオンの第１のドーズ量よりも低くてよい。第２注入段階Ｓ５１２では、第３の深さ位置Ｚ３の近傍の格子欠陥を終端できればよいので、水素イオンのドーズ量が少なくよい。第２のドーズ量は、第１のドーズ量の半分以下であってよい。第１のドーズ量は、１×１０１４ｉｏｎｓ／ｃｍ ２ 以上であってよい。第１のドーズ量は、２×１０１４ｉｏｎｓ／ｃｍ ２ 以上であってよく、５×１０１４ｉｏｎｓ／ｃｍ ２以上であってもよい。第２のドーズ量は、５×１０１３ｉｏｎｓ／ｃｍ ２ 以上であってよく、１×１０１４ｉｏｎｓ／ｃｍ ２ 以上であってもよい。
図８は、第１の深さ位置Ｚ１に対する水素イオンのドーズ量を変化させた場合の、バッファ領域２０の近傍におけるドーピング濃度Ｄｄの変化を示す図である。本例では、第２注入段階５１２では、第１の深さ位置Ｚ１に水素イオンを注入していない。また、それぞれの第３の深さ位置Ｚ３に対する水素イオンのドーズ量は変化させていない。
ドーピング濃度Ｄｄ１は、第１の深さ位置Ｚ１に対する水素イオンのドーズ量が１×１０１４／ｃｍ２の場合のドーピング濃度である。ドーピング濃度Ｄｄ２は、第１の深さ位置Ｚ１に対する水素イオンのドーズ量が３×１０１３／ｃｍ２の場合のドーピング濃度である。ドーピング濃度Ｄｄ３は、第１の深さ位置Ｚ１に対する水素イオンのドーズ量が１×１０１３／ｃｍ２の場合のドーピング濃度である。なお、第１の深さ位置Ｚ１に最も近い第３の深さ位置Ｚ３の水素イオンのドーズ量は１×１０１３／ｃｍ２である。
いずれのドーズ量でも、ドーピング濃度ピーク１１１－２よりも上面２１側のドーピング濃度分布は、あまり変化していない。これに対して、ドーピング濃度ピーク１１１－１とドーピング濃度ピーク１１１－２の間のドーピング濃度は、第１の深さ位置Ｚ１に対するドーズ量に応じて大きく変化している。なお、第１の深さ位置Ｚ１に対するドーズ量を、１×１０１４／ｃｍ２よりも更に大きくしても、ドーピング濃度ピーク１１１－１とドーピング濃度ピーク１１１－２の間のドーピング濃度はほとんど変化しなかった。
このため、第１の深さ位置Ｚ１に対するドーズ量が小さいと、ドーピング濃度ピーク１１１－１とドーピング濃度ピーク１１１－２の間の格子欠陥が、十分に水素と結合できていないと考えられる。第１の深さ位置Ｚ１に対する水素イオンのドーズ量は、３×１０１３／ｃｍ２以上であってよく、１×１０１４／ｃｍ２以上であってもよい。第１の深さ位置Ｚ１に対する水素イオンのドーズ量は、第１の深さ位置Ｚ１に最も近い第３の深さ位置Ｚ３に対する水素イオンのドーズ量の３倍以上であってよく、１０倍以上であってもよい。また、ドーピング濃度ピーク１１１－１のドーピング濃度は、ドーピング濃度ピーク１１１－２のドーピング濃度の３倍以上であってよく、１０倍以上であってもよい。
図９Ａは、水素化学濃度ピーク１３１－１と、ドーピング濃度ピーク１１１－１との関係を説明する図である。本例では、水素化学濃度ピーク１３１－１の下側裾１３２の傾き１３４を用いて、ドーピング濃度ピーク１１１－１の下側裾１１２の傾き１１４を規格化する。規格化は、一例として傾き１３４で傾き１１４を除算する処理である。
下側裾の傾きは、濃度が極大値を示す位置と、濃度が極大値に対して予め定められた比率となる位置との傾きであってよい。予め定められた比率は、８０％であってよく、５０％であってよく、１０％であってよく、１％であってよく、他の比率を用いてもよい。また、水素化学濃度ピーク１３１－１およびドーピング濃度ピーク１１１－１においては、第１の深さ位置Ｚ１と、半導体基板１０の下面２３との間の濃度分布の傾きを用いてもよい。
図９Ａに示す例では、水素化学濃度ピーク１３１－１の傾き１３４は、（Ｈ１－ａＨ１）／（Ｚ１－Ｚ４）で与えられ、ドーピング濃度ピーク１１１－１の傾き１１４は（Ｄ１－ａＤ１）／（Ｚ１－Ｚ５）で与えられる。Ｈ１は第１の深さ位置Ｚ１における水素化学濃度であり、Ｄ１は第１の深さ位置Ｚ１におけるドーピング濃度であり、ａは予め定められた比率であり、Ｚ４は水素化学濃度ピーク１３１－１の下側裾１３２において水素濃度がａＨ１となる深さであり、Ｚ５はドーピング濃度ピーク１１１－１の下側裾１１２においてドーピング濃度がａＤ１となる深さである。例えば、傾き１３４で傾き１１４を規格化すると、（Ｄ１－ａＤ１）（Ｚ１－Ｚ４）／｛（Ｈ１－ａＨ１）（Ｚ１－Ｚ５）｝となる。傾き１３４で傾き１１４を規格化した傾きをαとする。
図９Ｂは、不純物化学濃度ピーク１４１と、ドーピング濃度ピーク１２１との関係を説明する図である。本例では、第２の深さ位置Ｚ２に、荷電粒子として水素イオンを注入している。本例では、不純物化学濃度ピーク１４１の下側裾１４２の傾き１４４を用いて、ドーピング濃度ピーク１２１の下側裾の傾き１２４を規格化する。
図９Ｂに示す例では、不純物化学濃度ピーク１４１の傾き１４４は（Ｈ２－ａＨ２）／（Ｚ２－Ｚ６）で与えられ、ドーピング濃度ピーク１２１の傾き１２４は（Ｄ２－ａＤ２）／（Ｚ２－Ｚ７）で与えられる。Ｈ２は第２の深さ位置Ｚ２における水素化学濃度であり、Ｄ２は第２の深さ位置Ｚ２におけるドーピング濃度であり、ａは予め定められた比率であり、Ｚ６は不純物化学濃度ピーク１４１の下側裾１４２において水素化学濃度がａＨ２となる深さであり、Ｚ７はドーピング濃度ピーク１２１の下側裾１２２においてドーピング濃度がａＤ２となる深さである。ドーピング濃度ピーク１２１の傾きを規格化するのに用いる比率ａは、ドーピング濃度ピーク１１１－１の傾きを規格化するのに用いる比率ａと同一であってよく、異なっていてもよい。例えば、傾き１４４で傾き１２４を規格化すると、（Ｄ２－ａＤ２）（Ｚ２－Ｚ６）／｛（Ｚ２－Ｚ７）（Ｈ２－ａＨ２）｝となる。傾き１４４で傾き１２４を規格化した傾きをβとする。
ドーピング濃度ピーク１２１の下側裾１２２の規格化された傾きβは、ドーピング濃度ピーク１１１－１の下側裾１１２の規格化された傾きαよりも小さい。つまり、ドーピング濃度ピーク１２１のほうが、ドーピング濃度ピーク１１１－１に比べて、水素化学濃度のピークに対してなだらかなピークになっている。このようなドーピング濃度ピーク１２１が形成されるように水素イオンを注入することで、平坦な濃度分布を有する高濃度領域１５０を形成できる。また、ドーピング濃度ピーク１２１をなだらかな形状にすることで、高濃度領域１５０の先端におけるドーピング濃度の変化を緩やかにすることもできる。ドーピング濃度ピーク１２１の下側裾１２２の規格化された傾きβは、ドーピング濃度ピーク１１１－１の下側裾の規格化された傾きαの１倍以下であってよく、０．１倍以下であってよく、０．０１倍以下であってもよい。
また、不純物化学濃度ピーク１４１の下側裾１４２の傾き１４４は、上側裾１４３の傾き１４５よりも小さくてよい。下面２３から深い位置に注入した水素の化学濃度分布は、下面２３側にゆるやかな裾を引く場合があるので、下側裾１４２の傾き１４４と、上側裾１４３の傾き１４５とを比較することで、第２の深さ位置Ｚ２に注入された水素が、下面２３側から注入されたか否かを判別できる場合がある。傾き１４５は（Ｈ２－ａＨ２）／（Ｚ８－Ｚ２）で与えられる。傾き１２５は（Ｄ２－ａＤ２）／（Ｚ９－Ｚ２）で与えられる。Ｚ８は、不純物化学濃度ピーク１４１の上側裾１４３において水素化学濃度がａＨ２となる深さであり、Ｚ９はドーピング濃度ピーク１２１の上側裾１２３においてドーピング濃度がａＤ２となる深さである。なお、図９Ｂにおいては、ドーピング濃度ピーク１２１の下側裾１２２の傾き１２４が、上側裾１２３の傾き１２５より大きいが、不純物化学濃度ピーク１４１と同様に、ドーピング濃度ピーク１２１の下側裾１２２の傾き１２４は、上側裾１２３の傾き１２５より小さくてもよい。
図９Ｃは、下側裾１４２の傾きを説明する図である。下側裾１４２の傾きは、以下のように考えてもよい。図９Ｃに記載しているように、不純物化学濃度ピーク１４１において、ピーク濃度Ｈ２の１０％（０．１×Ｈ２）の濃度となる２つの位置Ｚ１０、Ｚ１１の間の幅（１０％全幅）を、ＦＷ１０％Ｍとする。２つの位置Ｚ１０、Ｚ１１は、第２の深さ位置Ｚ２を挟んで、水素化学濃度が０．１×Ｈ２となる点のうち、第２の深さ位置Ｚ２に最も近い２つの位置である。２つの位置Ｚ１０、Ｚ１１のうち水素化学濃度ピーク１３１－１側の位置をＺ１０とする。位置Ｚ１０におけるドーピング濃度の傾きはほぼ平坦である。位置Ｚ１０における水素化学濃度の傾きは、位置Ｚ１０におけるドーピング濃度の傾きの１００倍を超える。例えば、位置Ｚ１０における水素化学濃度の傾きは、位置Ｚ１０におけるドーピング濃度の傾きの１００倍以上であってよく、１０００倍以上であってもよい。
図１０Ａは、下側裾１１２の傾きの規格化の他の定義を説明する図である。下側裾１１２の傾きの規格化においては、例えば、以下の指標γを導入する。図９Ａの例では位置Ｚ４と位置Ｚ５とが異なっていたが、本例では位置Ｚ４と位置Ｚ５を同じ位置とする（Ｚ４＝Ｚ５）。位置Ｚ４は、ここでは予め定められた位置である。位置Ｚ４は、水素化学濃度ＣＨおよびドーピング濃度Ｄｄが、第１の深さ位置Ｚ１よりも下面２３側にて下側裾１３２、１１２となっている位置であればよい。位置Ｚ４における水素化学濃度をａ×Ｈ１、ドーピング濃度をｂ×Ｄ１とする。ａは第１の深さ位置Ｚ１の水素化学濃度ピーク１３１－１の濃度Ｈ１に対する、位置Ｚ４における水素化学濃度の比率である。ｂは第１の深さ位置Ｚ１のドーピング濃度ピーク１１１－１の濃度Ｄ１に対する、位置Ｚ４のドーピング濃度の比率である。ここで、区間Ｚ４～Ｚ１における水素化学濃度およびドーピング濃度のそれぞれ傾きの比と、当該傾きの比を規格化した傾き比γを導入する。区間Ｚ４～Ｚ１における水素化学濃度の傾きの比を、（Ｈ１／ａＨ１）／（Ｚ１－Ｚ４）と定義する。同じく、区間Ｚ４～Ｚ１におけるドナー濃度の傾きの比を、（Ｄ１／ｂＤ１）／（Ｚ１－Ｚ４）と定義する。そして、区間Ｚ４～Ｚ１における水素化学濃度の傾きの比で、ドーピング濃度の傾きの比を規格化した傾き比γを、｛（Ｄ１／ｂＤ１）／（Ｚ１－Ｚ４）｝／｛（Ｈ１／ａＨ１）／（Ｚ１－Ｚ４）｝と定義する。規格化した傾き比γは、前式を計算することにより、簡単な比ａ／ｂとなる。
図１０Ｂは、下側裾１２２の傾きの規格化の他の定義を説明する図である。下側裾１２２の傾きの規格化においては、例えば、指標γと同様の指標εを導入する。図９Ｂの例では位置Ｚ６と位置Ｚ７とが異なっていたが、本例では位置Ｚ６と位置Ｚ７を同じ位置とする（Ｚ６＝Ｚ７）。位置Ｚ６は、ここでは予め定められた位置である。位置Ｚ６は、水素化学濃度およびドーピング濃度が、第２の深さ位置Ｚ２よりも下面２３側にて下側裾１４２、１２２となっている位置であればよい。位置Ｚ６における水素化学濃度をｃ×Ｈ２、ドーピング濃度をｄ×Ｄ２とする。ｃは第２の深さ位置Ｚ２の水素化学濃度Ｈ２に対する、位置Ｚ６における水素化学濃度の比率である。ｄは第２の深さ位置Ｚ２のドーピング濃度ピーク１２１の濃度Ｄ２に対する、位置Ｚ６のドーピング濃度の比率である。ここで、区間Ｚ６～Ｚ２における水素化学濃度およびドーピング濃度のそれぞれ傾きの比と、当該傾きの比を規格化した傾き比εを導入する。区間Ｚ６～Ｚ２における水素化学濃度の傾きの比を、（Ｈ２／ｃＨ２）／（Ｚ２－Ｚ６）と定義する。同じく、区間Ｚ６～Ｚ２におけるドーピング濃度の傾きの比を、（Ｄ２／ｄＤ２）／（Ｚ２－Ｚ６）と定義する。そして、区間Ｚ６～Ｚ２における水素化学濃度の傾きの比で、ドーピング濃度の傾きの比を規格化した傾き比εを、｛（Ｄ２／ｄＤ２）／（Ｚ２－Ｚ６）｝／｛（Ｈ２／ｃＨ２）／（Ｚ２－Ｚ６）｝と定義する。規格化した傾き比εは、前式を計算することにより、簡単な比（ｃ／ｄ）となる。
水素化学濃度ピーク１３１－１とドーピング濃度ピーク１１１－１については、水素化学濃度分布とドーピング濃度分布は相似形になることが多い。ここで相似形になるとは、例えば横軸を深さ、縦軸を濃度の常用対数としたときに、ドーピング濃度分布は水素化学濃度分布を反映した分布を示すことを意味する。すなわち、所定の区間Ｚ４～Ｚ１において、水素イオンをイオン注入し、さらにアニールを行うことにより、ドーピング濃度分布は水素化学濃度分布を反映した分布となる。一例として、水素化学濃度ピーク１３１－１のＨ１が１×１０１７ａｔоｍｓ／ｃｍ３で、位置Ｚ４の水素化学濃度ａＨ１が２×１０１６ａｔоｍｓ／ｃｍ３とすると、ａは０．２となる。一方、ドーピング濃度ピーク１１１－１のＤ１が１×１０１６／ｃｍ３で、位置Ｚ４のドーピング濃度ｂＤ１が２×１０１５／ｃｍ３とすると、ｂは０．２となる。したがって、規格化した傾き比γは、ａ／ｂであるので、１となる。すなわち、下面２３に近い第１の深さ位置Ｚ１においては、水素化学濃度分布の傾きの比ａとドーピング濃度分布の傾きの比ｂはほぼ同じ値となり、相似形であると言える。
一方、不純物化学濃度ピーク１４１とドーピング濃度ピーク１２１については、水素化学濃度分布とドーピング濃度分布は相似形にならなくてもよい。すなわち、所定の区間Ｚ６～Ｚ２において、ドーピング濃度分布は水素化学濃度分布を反映しなくてもよい。一例として、不純物化学濃度ピーク１４１の水素化学濃度Ｈ２が１×１０１６ａｔоｍｓ／ｃｍ３で、位置Ｚ６の水素化学濃度ｃＨ２が１×１０１５ａｔоｍｓ／ｃｍ３とすると、ｃは０．１となる。一方、ドーピング濃度ピーク１２１の濃度Ｄ２が３×１０１４／ｃｍ３で、位置Ｚ６のドーピング濃度ｄＤ２が１．５×１０１４／ｃｍ３とすると、ｄは０．５となる。したがって、規格化した傾き比εは、ｃ／ｄであるので、０．２となる。すなわち、下面２３から十分深い第２の深さ位置Ｚ２においては、水素化学濃度分布の傾きの比ｃはドーピング濃度分布の傾きの比ｄよりも０．２倍小さい値となり、相似とは離れた形を示すと言える。
規格化した傾き比γとεを比較すると、水素化学濃度分布のピーク位置が下面２３に近い場合にγは１に近くなり、水素化学濃度分布のピーク位置が下面２３から十分深い場合にはεは１よりも十分高い値になってよい。すなわち、規格化した傾き比εは、規格化した傾き比γよりも大きくてよい。さらに、傾き比εは、１．１以上であってよく、１．５以上であってよく、２以上であってよい。あるいは、１０以上であってよく、１００以上であってもよい。
なお、水素化学濃度ピーク１３１－１および不純物化学濃度ピーク１４１の実際の位置と、ドーピング濃度ピーク１１１－１およびドーピング濃度ピーク１２１の実際の位置が、異なる場合もある。このように化学濃度ピークの位置とドーピング濃度の位置が一致しない場合は、化学濃度ピークの位置を第１の深さ位置Ｚ１または第２の深さ位置Ｚ２とし、ドーピング濃度については第１の深さ位置Ｚ１または第２の深さ位置Ｚ２における濃度を便宜的にピークの位置としてもよい。これにより、上記の定義による計算は可能となる。
図１１から図１９は、バルク・ドナー濃度、および、高濃度領域１５０のドナー濃度の好ましい範囲を決定する方法の一例を説明する図である。本例では、バルク・ドナー濃度がばらついた場合でも、高濃度領域１５０における最終的なドナー濃度（ドーピング濃度）が比較的に安定した濃度となるように、バルク・ドナー濃度およびドナー濃度を設定する。
本例では、バルク・ドナー濃度の仕様値をＮＢ０とし、実際のバルク・ドナー濃度をＮＢｒｅとする。バルク・ドナー濃度の仕様値とは、半導体ウエハの製造者が規定する仕様値である。仕様値に幅がある場合、仕様値の中央値を用いてよい。バルク・ドナー濃度は、リン等のバルク・ドナーの濃度で定まる比抵抗ρに対して、Ｎ＝１／ｑμρで与えられる。ｑは電気素量であり、μは半導体基板１０中における電子の移動度である。
水素ドナー（ＶＯＨ欠陥）の濃度をＮＨとする。水素ドナー濃度ＮＨのばらつきは、バルク・ドナー濃度のばらつきに比べて無視できる程度に小さい。本例では水素ドナー濃度ＮＨのばらつきを０とする。
最終的なドナー濃度の目標値をＮＦ０とする。また、実際に得られた最終的なドナー濃度をＮＦｒｅとする。上述した濃度は、全て単位体積当たりの濃度（／ｃｍ３）である。
最終的なドナー濃度の目標値ＮＦ０は、バルク・ドナー濃度の仕様値ＮＢ０に、水素ドナー濃度ＮＨを加算したものであるので、下式で与えられる。
ＮＦ０＝ＮＨ＋ＮＢ０ ・・・式（１）
一方、実際のドナー濃度ＮＦｒｅは、実際のバルク・ドナー濃度ＮＢｒｅに、水素ドナー濃度ＮＨを加算したものであるので、下式で与えられる。
ＮＦｒｅ＝ＮＨ＋ＮＢｒｅ ・・・式（２）
パラメータβを、下式で定義する。
β＝ＮＢｒｅ／ＮＢ０ ・・・式（３）
パラメータβは、実際のバルク・ドナー濃度ＮＢｒｅと仕様値ＮＢ０との比であり、１から離れるほど実際のバルク・ドナー濃度ＮＢｒｅが仕様値ＮＢ０からずれていることを示す。
パラメータγを、下式で定義する。
γ＝ＮＦｒｅ／ＮＦ０ ・・・式（４）
パラメータγは、実際のドナー濃度ＮＦｒｅと目標値ＮＦ０との比であり、１から離れるほど実際のドナー濃度ＮＦｒｅが目標値ＮＦ０からずれていることを示す。つまり、γが十分に１に近ければ、実際のバルク・ドナー濃度ＮＢｒｅが仕様値ＮＢ０に対してβ倍ずれた場合でも、βにほとんど依らずに、実際のドナー濃度ＮＦｒｅが目標値ＮＦ０とほぼ一致していることを示している。
ここで、バルク・ドナー濃度のばらつきが比較的に小さいＦＺ法で製造されたシリコンウエハの比抵抗ばらつきは、一般に下記の通りである。
・中性子照射ＦＺウエハ・・・±８％（比では０．９２から１．０８）
・ガスドープＦＺウエハ・・・±１２％（比では０．８８から１．１２）
このため、γが０．８５以上、１．１５以下であれば、最終的なドナー濃度ＮＦｒｅのばらつきが、上述したＦＺ法のシリコンウエハのバルク・ドナー濃度と同程度になる。本明細書では、γの許容値を０．８５以上、１．１５以下とする。
実際のドナー濃度ＮＦｒｅは、実際のバルク・ドナー濃度ＮＢｒｅのばらつき（β）の影響を受ける。一方で、水素ドナー濃度ＮＨのばらつきは、バルク・ドナー濃度ＮＢｒｅのばらつきに比べると、ほぼ０であると見做すことができる。このため、ドナー濃度の目標値ＮＦ０に対してバルク・ドナー濃度の仕様値ＮＢ０を小さくすることで、ドナー濃度ＮＦｒｅにおいてばらつく成分の割合を小さくすることが可能となる。
パラメータε'を、下式で定義する。
ＮＢ０＝ε'×ＮＦ０ ・・・式（５）
ただし、０＜ε'＜１。パラメータε'は、ドナー濃度の目標値ＮＦ０に対して、バルク・ドナー濃度の仕様値ＮＢ０をε'だけ小さく設定する、という意味のパラメータである。
ε'を、０にならない範囲で１よりもどれだけ小さい値とすれば、γがβによらずに、且つ、十分１に近づくかを検討する。
パラメータεを、下式で定義する。
ε＝１／ε' ・・・式（６）
式（５）および式（６）から、下式が得られる。
ＮＢ０＝ＮＦ０／ε ・・・式（７）
式（１）に式（７）を代入して、下式が得られる。
ＮＦ０＝ＮＨ＋ＮＦ０／ε つまり、ＮＨ＝（１－１／ε）ＮＦ０ ・・・式（８）
式（２）に式（８）および式（３）を代入して、下式が得られる。
ＮＦｒｅ＝（１－１／ε）ＮＦ０＋βＮＢ０ ・・・式（９）
式（９）に式（７）を代入して、下式が得られる。
ＮＦｒｅ＝（１－１／ε）ＮＦ０＋（β／ε）ＮＦ０
＝（１－１／ε＋β／ε）ＮＦ０ ・・・式（１０）
式（４）に式（１０）を代入して、下式が得られる。
γ＝１－１／ε＋β／ε
＝１＋（β―１）／ε ・・・式（１１）
式（６）および式（１１）から、下式が得られる。
γ＝１＋ε'（β―１） ・・・式（１２）
図１１は、式（１２）で示されるε'とγとの関係を、β毎に示したグラフである。上述したように、γは実際のドナー濃度ＮＦｒｅの目標値ＮＦ０に対する比率を示しており、βは実際のバルク・ドナー濃度ＮＢｒｅの仕様値ＮＢ０に対する比率を示している。また、γの許容値は０．８５以上、１．１５以下である。
例えば、バルク・ドナー濃度の仕様値ＮＢ０を、ドナー濃度の目標値ＮＦ０の０．５倍以下、すなわち、ε'を０．５以下とする。この場合、例えばβが１．３の場合でも、γは１．１５以下となり許容範囲になる。つまり実際のバルク・ドナー濃度ＮＢｒｅが仕様値ＮＢ０に比べて３０％高い場合でも、実際のドナー濃度ＮＦｒｅは、目標値ＮＦ０の１．１５倍以下となる。また、βが０．７の場合でも、ε'が０．５以下であれば、γは許容範囲となる。ε'を０に近づけると、γは１に収束する。例えばβ＝２の場合、ε'がほぼ０．２以下であれば、γは許容範囲となる。
γを上記の許容範囲とするために、ε'の好ましい範囲として、例えば下記の範囲Ａ～Ｄが考えられる。
（範囲Ａ）
ε'が０．００１以上、０．５以下。ε'が０．５の場合、βが０．７～１．３の範囲内であれば、γが許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．００１の場合、ドナー濃度の目標値ＮＦ０は１×１０１１／ｃｍ３であり、約４６０００Ωｃｍに相当する。
（範囲Ｂ）
ε'が０．０１以上、０．３３３以下。ε'が０．３３３の場合、βが０．５～１．５の範囲内であれば、γが許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．０１の場合、ドナー濃度の目標値ＮＦ０は１×１０１２／ｃｍ３であり、約４６００Ωｃｍに相当する。
（範囲Ｃ）
ε'が０．０３以上、０．２５以下。ε'が０．２５の場合、βが概ね０．４～１．６の範囲内であれば、γが許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．０３の場合、ドナー濃度の目標値ＮＦ０は３×１０１２／ｃｍ３であり、約１５００Ωｃｍに相当する。
（範囲Ｄ）
ε'が０．１以上、０．２以下。ε'が０．２の場合、βが概ね０．２～１．８の範囲内であれば、γが許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．１の場合、ドナー濃度の目標値ＮＦ０は１×１０１３／ｃｍ３であり、約４６０Ωｃｍに相当する。
尚、比抵抗のバラつきが少ない方が実用に向いているため、ε'は０．１以下が好ましく、更に０．０２以下が好ましい。この場合、例えば下記の範囲Ｅ～Ｈが考えられる。
（範囲Ｅ）
ε'が０．００１以上、０．１以下。ε'が０．１の場合、βが概ね０．０５（図示しない）～３．０の範囲内であれば、γが十分許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．１の場合、ドナー濃度の目標値ＮＦ０は１×１０１３／ｃｍ３であり、約４６０Ωｃｍに相当する。
（範囲Ｆ）
ε'が０．００２以上、０．０５以下。ε'が０．０５の場合、βが概ね０．０１（図示しない）～５．０の範囲内であれば、γが十分許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．０５の場合、ドナー濃度の目標値ＮＦ０は５×１０１２／ｃｍ３であり、約９２０Ωｃｍに相当する。
（範囲Ｇ）
ε'が０．００５以上、０．０２以下。ε'が０．０２の場合、βが概ね０．０１（図示しない）～１０．０の範囲内であれば、γが十分許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．０２の場合、ドナー濃度の目標値ＮＦ０は２×１０１２／ｃｍ３であり、約２３００Ωｃｍに相当する。
（範囲Ｈ）
ε'が０．０１±０．００２（２０％）の幅を有する場合。ε'が０．０１の場合、βが概ね０．０１（図示しない）～２０．０（図示しない）の範囲内であれば、γが十分許容範囲内となる。例えばバルク・ドナー濃度の仕様値ＮＢ０が１×１０１４／ｃｍ３であり、ε'が０．０１の場合、ドナー濃度の目標値ＮＦ０は１×１０１２／ｃｍ３であり、約４６００Ωｃｍに相当する。
上述したように、実際のドナー濃度ＮＦｒｅは、高濃度領域１５０のドナー濃度に対応する。半導体基板１０において大きな領域を占める高濃度領域１５０のドナー濃度によって、半導体装置１００の耐圧がほぼ定まる。このため、半導体装置１００の定格電圧によって、高濃度領域１５０のドナー濃度ＮＦｒｅの好ましい範囲が定まる。ドナー濃度ＮＦｒｅに応じて、当該ドナー濃度ＮＦｒｅを安定させることができるバルク・ドナー濃度ＮＢｒｅの範囲が定まる。
図１２は、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。本例においては、半導体基板１０の深さ方向の中央Ｚｃにおけるドナー濃度ＮＦｒｅ（／ｃｍ３）は、（９．２０２４５×１０１５）／ｘ以上、（９．２０２４５×１０ １６ ）／ｘ以下である。ただし、ｘは定格電圧（Ｖ）である。ドナー濃度ＮＦｒｅ（／ｃｍ３）は、ＦＺ法で形成された一般的な半導体基板におけるドリフト領域のドーピング濃度を参照して決定したが、ＭＣＺ法で形成された半導体基板のドリフト領域のドーピング濃度を参照して決定しても構わない。図１２においては、ドナー濃度ＮＦｒｅ（／ｃｍ３）の好ましい範囲の上限３１１および下限３１２を破線で示している。
図１２においては、上述した範囲Ａ（ε'が０．００１以上、０．５以下）の場合のバルク・ドナー濃度ＮＢｒｅの好ましい範囲の上限３１３および下限３１４を実線で示している。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．５）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．００１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。なお、各例における上限３１３および下限３１４の単位は（／ｃｍ３）である。上述したように、ｘは定格電圧（Ｖ）である。
・下限３１４：（９．２０２４５×１０１２）／ｘ
・上限３１３：（４．６０１２３×１０１６）／ｘ
図１３は、ε'が範囲Ｂ（０．０１以上、０．３３３以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．３３３）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．０１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（９．２０２４５×１０１３）／ｘ
・上限３１３：（３．０６４４２×１０１６）／ｘ
図１４は、ε'が範囲Ｃ（０．０３以上、０．２５以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．２５）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．０３）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（２．７６０７４×１０１４）／ｘ
・上限３１３：（２．３００６１×１０１６）／ｘ
図１５は、ε'が範囲Ｄ（０．１以上、０．２以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．２）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（９．２０２４５×１０１４）／ｘ
・上限３１３：（１．８４０４９×１０１６）／ｘ
図１６は、ε'が範囲Ｅ（０．００１以上、０．１以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．００１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（９．２０２４５×１０１２）／ｘ
・上限３１３：（９．２０２４５×１０１５）／ｘ
図１７は、ε'が範囲Ｆ（０．００２以上、０．０５以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．０５）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．００２）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（１．８４０４９×１０１３）／ｘ
・上限３１３：（４．６０１２３×１０１５）／ｘ
図１８は、ε'が範囲Ｇ（０．００５以上、０．０２以下）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．０２）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．００５）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（４．６０１２３×１０１３）／ｘ
・上限３１３：（１．８４０４９×１０１５）／ｘ
図１９は、ε'が範囲Ｈ（０．０１±０．００２）の場合の、バルク・ドナー濃度ＮＢｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１および下限３１２は、図１２の例と同一である。バルク・ドナー濃度ＮＢｒｅの上限３１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限３１１にε'の上限値（０．０１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの下限３１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限３１２にε'の下限値（０．０１）を乗じた値である。バルク・ドナー濃度ＮＢｒｅの上限３１３および下限３１４は下記の通りである。
・下限３１４：（９．２０２４５×１０１３）／ｘ
・上限３１３：（９．２０２４５×１０１４）／ｘ
なお、各範囲における上限３１３および下限３１４は、±２０％の幅を有してよい。
図１２から図１９に示したように、バルク・ドナー濃度ＮＢｒｅを、各例における上限３１３および下限３１４の間の濃度にすることで、最終的なドナー濃度ＮＦｒｅのばらつきを示すγを、許容範囲内に抑制できる。なお、下限３１４の曲線は、真性キャリア濃度よりも小さい場合がある。ここで真性キャリア濃度は、室温（例えば３００Ｋ）において１．４５×１０１０／ｃｍ３である。下限３１４の曲線の値が真性キャリア濃度よりも小さい場合は、下限３１４は真性キャリア濃度に置き換えてもよい。
図２０は、半導体装置１００の上面図の一例である。図２０においては、各部材を半導体基板１０の上面に投影した位置を示している。図２０においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、図１から図１９において説明した半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図２０においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図２０では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図２０の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図２０においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図２０ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図２０においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１２９とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１２９は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１２９を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のばらつきを低減できる。
活性側ゲート配線１２９は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１２９は、半導体基板１０の上方に配置されている。活性側ゲート配線１２９は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１２９は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１２９は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１２９により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、活性部１６０と端辺１０２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、複数のガードリング９２を有する。ガードリング９２は、半導体基板１０の上面と接するＰ型の領域である。ガードリング９２は、上面視において活性部１６０を囲んでいてよい。複数のガードリング９２は、外周ゲート配線１３０と端辺１０２との間において、所定の間隔で配置されている。外側に配置されたガードリング９２は、一つ内側に配置されたガードリング９２を囲んでいてよい。外側とは、端辺１０２に近い側を指し、内側とは、外周ゲート配線１３０に近い側を指す。複数のガードリング９２を設けることで、活性部１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
図２１は、図２０における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１２９を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１２９を備える。エミッタ電極５２および活性側ゲート配線１２９は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１２９と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２１では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２１においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１２９は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１２９は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１２９は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２１においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１２９と重なって設けられている。ウェル領域１１は、活性側ゲート配線１２９と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１２９側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２１における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２１に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１２９に最も近く配置された領域をベース領域１４－ｅとする。図２１においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図２１においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図２２Ａは、図２１におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２１において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型のドリフト領域１９を有する。本例のドリフト領域１９は、蓄積領域１６の下端から、バッファ領域２０の上端までのＮ型の領域である。本例のドリフト領域１９は、図１から図１９において説明した高濃度領域１５０を有する。図２２Ａにおいては、高濃度領域１５０に斜線のハッチングを付している。高濃度領域１５０は、トランジスタ部７０に設けられてよく、ダイオード部８０に設けられてよく、トランジスタ部７０およびダイオード部８０の両方に設けられてもよい。高濃度領域１５０は、バッファ領域２０の上端から上面２１に向かって設けられた領域である。高濃度領域１５０の上端部分には、不純物化学濃度ピーク１４１（図１等参照）が配置されている。
ドリフト領域１９は、Ｎ－型のバルク・ドナー領域１８を有してよい。バルク・ドナー領域１８は、ドーピング濃度がバルク・ドナーのドナー濃度と一致する領域である。バルク・ドナー領域１８は、高濃度領域１５０よりも上側に配置された領域である。本例においてバルク・ドナー領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはバルク・ドナー領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とバルク・ドナー領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、バルク・ドナー領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１９よりもドーピング濃度が高いＮ＋型の領域である。蓄積領域１６は、高濃度領域１５０よりもドーピング濃度が高くてよい。ドリフト領域１９とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、バルク・ドナー領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、高濃度領域１５０よりも下面２３側にはＮ＋型のバッファ領域２０が設けられている。バッファ領域２０の構造は、図１から図１９において説明したバッファ領域２０と同一である。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２は、図１から図１９において説明した下面領域２０１の一例である。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２は、図１から図１９において説明した下面領域２０１の一例である。カソード領域８２のドナー濃度は、高濃度領域１５０のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１９に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、バルク・ドナー領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、ゲートパッドとは異なる電極に接続されてよい。例えば、ゲートパッドとは異なる外部回路に接続する図示しないダミーパッドに、ダミー導電部３４を接続し、ゲート導電部４４とは異なる制御を行ってもよい。また、ダミー導電部３４をエミッタ電極５２に電気的に接続させてもよい。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
半導体基板１０は、図１から図１９において説明したいずれかの例と同様の、不純物化学濃度ＣＩ、水素化学濃度ＣＨ、および、ドーピング濃度Ｄｄの分布を有する。本例の半導体装置１００によれば、高濃度領域１５０を設けることで、ドリフト領域１９におけるドーピング濃度のばらつきを抑制できる。
図２２Ｂは、図２２Ａのｄ－ｄ線におけるドーピング濃度Ｄｄの分布例を示す図である。ｄ－ｄ線は、コレクタ領域２２およびメサ部６０を通過するＺ軸と平行な線である。本例のドーピング濃度Ｄｄの分布は、コレクタ領域２２からドーピング濃度ピーク１２１までは、図２に示したドーピング濃度Ｄｄの分布と同様である。本例のドーピング濃度Ｄｄは、蓄積領域１６、ベース領域１４およびエミッタ領域１２のそれぞれにおいて、濃度ピークを有している。本例の半導体基板１０は、蓄積領域１６およびドーピング濃度ピーク１２１の間に、バルク・ドナー領域１８を有している。バルク・ドナー領域１８は、蓄積領域１６と接していてよい。つまり、バルク・ドナー領域１８と蓄積領域１６との境界においては、バルク・ドナー濃度Ｄｂから蓄積領域１６の濃度ピークの頂点まで、ドーピング濃度Ｄｄが連続して増加していてよい。
図２３は、図２１におけるｂ－ｂ断面の他の例を示す図である。本例の半導体装置１００においては、高濃度領域１５０が、ドリフト領域１９の全体に渡って設けられている点で図２２Ａの例と相違する。他の構造は、図２２Ａの例と同一であってよい。
本例の高濃度領域１５０は、バッファ領域２０の上端から、蓄積領域１６と接する位置まで設けられてよい。高濃度領域１５０は、蓄積領域１６の内部まで形成されてもよい。この場合、ドーピング濃度ピーク１２１は、蓄積領域１６に配置されてよい。半導体装置１００が蓄積領域１６を有さない場合、高濃度領域１５０は、ベース領域１４と接する位置まで設けられてよい。本例によれば、ドリフト領域１９全体に渡って、ドーピング濃度のばらつきを抑制できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・バルク・ドナー領域、１９・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、１００・・・半導体装置、１０２・・・端辺、１０６・・・通過領域、１１１・・・ドーピング濃度ピーク、１１２・・・下側裾、１１３・・・上側裾、１１４・・・傾き、１２１・・・ドーピング濃度ピーク、１２２・・・下側裾、１２３・・・上側裾、１２４・・・傾き、１２５・・・傾き、１２９・・・活性側ゲート配線、１３０・・・外周ゲート配線、１３１・・・水素化学濃度ピーク、１３２・・・下側裾、１３３・・・上側裾、１３４・・・傾き、１４１・・・不純物化学濃度ピーク、１４２・・・下側裾、１４３・・・上側裾、１４４・・・傾き、１４５・・・傾き、１５０・・・高濃度領域、１６０・・・活性部、１６４・・・ゲートパッド、１７１・・・化学濃度ピーク、１８１・・・低濃度領域、２０１・・・下面領域、２１１・・・第１の欠陥密度ピーク、２１２・・・第２の欠陥密度ピーク、２１３・・・欠陥密度ピーク、３１１・・・上限、３１２・・・下限、３１３・・・上限、３１４・・・下限

Claims (21)

  1. 上面および下面を有し、バルク・ドナーを含む半導体基板と、
    前記半導体基板の前記下面側に配置され、前記半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記半導体基板の前記上面との間に配置され、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域と、
    前記バッファ領域と前記半導体基板の前記下面との間に配置され、前記高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域と
    を備え、
    前記バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅ドーピング濃度ピークは、他の前記ドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであり、
    前記半導体基板の前記上面側に配置された不純物化学濃度ピークを更に備え、
    前記高濃度領域は、前記最浅ドーピング濃度ピークから前記不純物化学濃度ピークまで設けられている
    半導体装置。
  2. 前記不純物化学濃度ピークの頂点から前記上面側に向かって不純物化学濃度が減少する上側裾は、前記不純物化学濃度ピークの頂点から前記下面側に向かって前記不純物化学濃度が減少する下側裾よりも、前記不純物化学濃度が急峻に減少する
    請求項１に記載の半導体装置。
  3. 上面および下面を有し、バルク・ドナーを含む半導体基板と、
    前記半導体基板の前記下面側に配置され、前記半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記半導体基板の前記上面との間に配置され、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域と、
    前記バッファ領域と前記半導体基板の前記下面との間に配置され、前記高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域と
    を備え、
    前記バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅ドーピング濃度ピークは、他の前記ドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであり、
    前記半導体基板の前記上面側に配置され、前記高濃度領域よりもドーピング濃度の高い蓄積領域を更に備え、
    前記高濃度領域は、前記蓄積領域と接する位置まで設けられる
    半導体装置。
  4. 上面および下面を有し、バルク・ドナーを含む半導体基板と、
    前記半導体基板の前記下面側に配置され、前記半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記半導体基板の前記上面との間に配置され、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域と、
    前記バッファ領域と前記半導体基板の前記下面との間に配置され、前記高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域と
    を備え、
    前記バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅ドーピング濃度ピークは、他の前記ドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであり、
    前記高濃度領域は、ドーピング濃度が略一様な一様領域を含み、
    前記半導体基板の前記上面側に配置された不純物化学濃度ピークを更に備え、
    前記一様領域のドーピング濃度分布は、第１範囲において、ドーピング濃度の最大値と最小値との差分がドーピング濃度の最大値の５０％以内であり、
    前記第１範囲は、前記高濃度領域の前記深さ方向における長さをＺＬとし、前記深さ方向における前記最浅ドーピング濃度ピークと前記不純物化学濃度ピークとの間の中心をＺ１２ｃとした場合に、中心Ｚ１２ｃを含む０．５ＺＬの長さの区間である
    半導体装置。
  5. 上面および下面を有し、バルク・ドナーを含む半導体基板と、
    前記半導体基板の前記下面側に配置され、前記半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記半導体基板の前記上面との間に配置され、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域と、
    前記バッファ領域と前記半導体基板の前記下面との間に配置され、前記高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域と
    を備え、
    前記バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅ドーピング濃度ピークは、他の前記ドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであり、
    前記高濃度領域は、ドーピング濃度が略一様な一様領域を含み、
    前記半導体基板の前記上面側に配置された不純物化学濃度ピークを更に備え、
    前記一様領域のドーピング濃度分布は、第１範囲において、ドーピング濃度分布の平均濃度に対してドーピング濃度分布の値が当該平均濃度の±５０％以内であり、
    前記第１範囲は、前記高濃度領域の前記深さ方向における長さをＺＬとし、前記深さ方向における前記最浅ドーピング濃度ピークと前記不純物化学濃度ピークとの間の中心をＺ１２ｃとした場合に、中心Ｚ１２ｃを含む０．５ＺＬの長さの区間である
    半導体装置。
  6. 上面および下面を有し、バルク・ドナーを含む半導体基板と、
    前記半導体基板の前記下面側に配置され、前記半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記半導体基板の前記上面との間に配置され、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域と、
    前記バッファ領域と前記半導体基板の前記下面との間に配置され、前記高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域と
    を備え、
    前記バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅ドーピング濃度ピークは、他の前記ドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであり、
    前記高濃度領域のドーピング濃度の最小値は、前記バルク・ドナー濃度の１０倍以上である
    半導体装置。
  7. 上面および下面を有し、バルク・ドナーを含む半導体基板を備える半導体装置であって、
    前記半導体装置は、
    前記半導体基板の前記下面側に配置され、前記半導体基板の深さ方向において２個以上のドーピング濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記半導体基板の前記上面との間に配置され、バルク・ドナー濃度よりもドナー濃度が高い第１導電型の高濃度領域と、
    前記バッファ領域と前記半導体基板の前記下面との間に配置され、前記高濃度領域よりもドーピング濃度の高い第１導電型または第２導電型の下面領域と
    を備え、
    前記バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅ドーピング濃度ピークは、他の前記ドーピング濃度ピークよりも高濃度の水素ドナーの濃度ピークであり、
    前記半導体装置の定格電圧をｘ（Ｖ）とした場合に、前記バルク・ドナー濃度（ａｔｏｍｓ／ｃｍ ３ ）が、（９．２０２４５×１０ １２ ）／ｘ以上、（４．６０１２３×１０ １６ ）／ｘ以下である
    半導体装置。
  8. 前記高濃度領域は、前記深さ方向において５０μｍ以上の長さを有する
    請求項１から３、６または７のいずれか一項に記載の半導体装置。
  9. 前記最浅ドーピング濃度ピークのピーク濃度Ａと、他の前記ドーピング濃度ピークの平均ピーク濃度Ｂとの比Ａ／Ｂが２００以下である
    請求項１から３または６から８のいずれか一項に記載の半導体装置。
  10. 前記高濃度領域は、前記最浅ドーピング濃度ピークから前記半導体基板の前記上面に向かって８０μｍ以上の長さを有する
    請求項１から３または６から９のいずれか一項に記載の半導体装置。
  11. 前記高濃度領域は、前記半導体基板の前記深さ方向の厚みの４０％以上の長さを有する
    請求項１から３または６から１０のいずれか一項に記載の半導体装置。
  12. 前記比Ａ／Ｂが２以上である
    請求項９に記載の半導体装置。
  13. 前記最浅ドーピング濃度ピークのドーズ量Ｃと、他の前記ドーピング濃度ピークの総ドーズ量Ｄとの比Ｃ／Ｄが、６以上１００以下である
    請求項１から３または６から１２のいずれか一項に記載の半導体装置。
  14. 上面および下面を有し、バルク・ドナーを含む半導体基板の前記下面から、第１の位置に水素イオンを注入し、且つ、前記第１の位置よりも前記上面に近い第２の位置に荷電粒子を注入する第１注入段階と、
    前記半導体基板をアニールして、前記第１の位置と前記第２の位置との間に、バルク・ドナー濃度よりもドナー濃度が高い高濃度領域を形成する第１アニール段階と、
    前記第１の位置および前記第２の位置の間の１箇所以上の第３の位置に、Ｎ型ドーパントを注入する第２注入段階と
    を備える半導体装置の製造方法。
  15. 前記第２の位置は、前記半導体基板の前記上面側に配置され、前記第３の位置は、前記半導体基板の前記下面側に配置されている
    請求項１４に記載の半導体装置の製造方法。
  16. 前記第２注入段階の後に前記半導体基板をアニールする第２アニール段階を更に備える
    請求項１４または１５に記載の半導体装置の製造方法。
  17. 前記第１アニール段階および前記第２アニール段階のアニール温度は、両方とも３５０℃以上、４００℃以下である
    請求項１６に記載の半導体装置の製造方法。
  18. 前記第１アニール段階および前記第２アニール段階のアニール温度の差は１０℃以下である
    請求項１７に記載の半導体装置の製造方法。
  19. 前記第２注入段階において、前記第１の位置に水素イオンを注入する
    請求項１４から１８のいずれか一項に記載の半導体装置の製造方法。
  20. 前記第２注入段階において前記第１の位置に注入する前記水素イオンの第２のドーズ量は、前記第１注入段階において前記第１の位置に注入する前記水素イオンの第１のドーズ量よりも低い
    請求項１９に記載の半導体装置の製造方法。
  21. 前記第１のドーズ量は、１×１０１４ｉｏｎｓ／ｃｍ２以上であり、
    前記第２のドーズ量は、３×１０１３ｉｏｎｓ／ｃｍ２以上である
    請求項２０に記載の半導体装置の製造方法。
JP2022512697A 2020-04-01 2021-04-01 半導体装置および半導体装置の製造方法 Active JP7367856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023175463A JP2023179647A (ja) 2020-04-01 2023-10-10 半導体装置および半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020066324 2020-04-01
JP2020066324 2020-04-01
PCT/JP2021/014146 WO2021201216A1 (ja) 2020-04-01 2021-04-01 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023175463A Division JP2023179647A (ja) 2020-04-01 2023-10-10 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2021201216A1 JPWO2021201216A1 (ja) 2021-10-07
JPWO2021201216A5 JPWO2021201216A5 (ja) 2022-06-09
JP7367856B2 true JP7367856B2 (ja) 2023-10-24

Family

ID=77929156

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022512697A Active JP7367856B2 (ja) 2020-04-01 2021-04-01 半導体装置および半導体装置の製造方法
JP2023175463A Pending JP2023179647A (ja) 2020-04-01 2023-10-10 半導体装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023175463A Pending JP2023179647A (ja) 2020-04-01 2023-10-10 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220216056A1 (ja)
JP (2) JP7367856B2 (ja)
CN (1) CN114467182A (ja)
DE (1) DE112021000103T5 (ja)
WO (1) WO2021201216A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023145805A1 (ja) * 2022-01-28 2023-08-03

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2013138172A (ja) 2011-11-30 2013-07-11 Denso Corp 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102016102861B3 (de) * 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2013138172A (ja) 2011-11-30 2013-07-11 Denso Corp 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021201216A1 (ja) 2021-10-07
CN114467182A (zh) 2022-05-10
WO2021201216A1 (ja) 2021-10-07
US20220216056A1 (en) 2022-07-07
JP2023179647A (ja) 2023-12-19
DE112021000103T5 (de) 2022-06-30

Similar Documents

Publication Publication Date Title
JP7215599B2 (ja) 半導体装置および半導体装置の製造方法
JP7268743B2 (ja) 半導体装置
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
JP7222435B2 (ja) 半導体装置および半導体装置の製造方法
JP2024038425A (ja) 半導体装置
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
JP2024024105A (ja) 半導体装置
JP7279846B2 (ja) 半導体装置
JP7251616B2 (ja) 半導体装置および製造方法
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP7473075B2 (ja) 半導体装置
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
US20240194777A1 (en) Semiconductor device
US20240154003A1 (en) Semiconductor device
JP2024157038A (ja) 半導体装置および半導体装置の製造方法
JP2024035557A (ja) 半導体装置
CN115207114A (zh) 半导体装置和制造方法
JP2024014333A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150