WO2016035531A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2016035531A1
WO2016035531A1 PCT/JP2015/072917 JP2015072917W WO2016035531A1 WO 2016035531 A1 WO2016035531 A1 WO 2016035531A1 JP 2015072917 W JP2015072917 W JP 2015072917W WO 2016035531 A1 WO2016035531 A1 WO 2016035531A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxygen
drift layer
semiconductor substrate
vacancy
Prior art date
Application number
PCT/JP2015/072917
Other languages
English (en)
French (fr)
Inventor
俊之 松井
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112015000610.9T priority Critical patent/DE112015000610T5/de
Priority to CN201580011623.1A priority patent/CN106062966B/zh
Priority to JP2016546400A priority patent/JP6237915B2/ja
Publication of WO2016035531A1 publication Critical patent/WO2016035531A1/ja
Priority to US15/246,595 priority patent/US9870923B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to a power diode used in a power converter and the like, a semiconductor device incorporating the power diode, and a method of manufacturing the semiconductor device.
  • a freewheeling diode is a semiconductor device used for a high-voltage, large-current power converter.
  • the electrical characteristics required during switching of the freewheeling diode are a reduction in switching loss and a soft recovery characteristic.
  • the soft recovery characteristic is a characteristic that has been particularly demanded as a countermeasure for environmental problems in recent years.
  • FIG. 5 is a cross-sectional view of a main part of a semiconductor substrate showing a layer structure and a lifetime control region of a conventional diode.
  • the vertical power diode 100 used as a freewheeling diode includes an anode electrode 102 provided on the upper surface of the high resistance n-type drift layer 101 and a cathode electrode provided on the lower surface of the n-type drift layer 101. 103.
  • the anode electrode 102 is in ohmic contact with the p-type anode layer 104 that is selectively formed in the central portion on the upper surface side of the n-type drift layer 101.
  • the cathode electrode 103 is in ohmic contact with the n-type cathode layer 105 formed on the entire lower surface of the n-type drift layer 101.
  • the anode layer 104 in contact with the anode electrode 102 is a region related to the main current and is referred to as an active portion 109.
  • an edge termination portion 110 is disposed on the same upper surface side as the anode electrode 102 and the anode layer 104 and on the outer periphery surrounding the anode layer 104.
  • the edge termination unit 110 includes a guard ring 107 and a field plate (not shown).
  • the guard ring 107 has a function of relaxing a high electric field generated on the surface of the outer peripheral substrate of the pn junction 106 when a reverse voltage with the anode as a negative electrode is applied.
  • the field plate has a function of preventing the electrostatic potential from changing due to the influence of external charges, for example.
  • the edge termination portion 110 has an insulating film 108 in addition to the guard ring 107 and the field plate.
  • the insulating film 108 protects the edge termination surface of the pn junction and the high electric field silicon (Si) substrate surface on the outer peripheral side thereof.
  • a lifetime control region 111 indicated by hatching is provided in the vicinity of the anode layer 104 of the high-resistance n-type drift layer 101.
  • FIG. 6 is a general chopper circuit diagram of an IGBT and a diode. In the closed circuit connecting the diode, the IGBT, and the intermediate capacitor, there is a floating inductance Lstray. In FIG. 6, for convenience, Lstray is shown as a part of the circuit.
  • FIG. 7 is a reverse recovery voltage current waveform diagram showing a time transition of voltage current during switching of a general diode. FIG. 7 shows a reverse recovery voltage current waveform representing a time transition ( ⁇ s) of reverse recovery voltage and current when the diode operating in the circuit shown in FIG. 6 is turned off.
  • the anode current Iak decreases from the forward current If at a decreasing rate di / dt, and commutates in the reverse direction to further increase the reverse current.
  • the anode current Iak decreases at a current decrease rate dIr / dt and converges to a current value of zero.
  • the anode-cathode voltage Vak is displayed in the direction of Vka in which the cathode is positive with respect to the anode for easy viewing.
  • the anode-cathode voltage Vak changes from a forward voltage VF (not shown) to a reverse voltage corresponding to a decrease in the anode current Iak, and the anode-cathode voltage Vak becomes negative (Vka is positive). Thereafter, when the anode current Iak reaches the reverse recovery peak current Irp, the cathode-anode voltage Vka has the same value as the power supply voltage Vcc. Thereafter, a voltage higher than Vcc is generated by the product of the current reduction rate dIr / dt of the anode current Iak and the floating inductance Lstray (Lstrat ⁇ dIr / dt). When this becomes a surge voltage and the absolute value of dIr / dt becomes maximum, Vka also becomes the maximum value Vs of the surge voltage. After that, it converges to Vcc.
  • This reverse current is called the diode recovery current (reverse recovery current).
  • the peak value Irp of the reverse recovery current increases as the current decrease rate (dIr / dt) of the forward current increases. As the peak value Irp of the reverse recovery current increases, the switching loss increases. In the process of increasing the reverse recovery current, the depletion layer begins to extend from the pn junction 106 with a slight delay, and the reverse voltage (blocking voltage) increases. Thereafter, the increased reverse voltage eventually converges to a reverse bias voltage value applied from the outside.
  • the horizontal axis ( ⁇ s) can be roughly divided into two regions. One is the A region from when the forward current reaches zero until the peak value Irp of the reverse recovery current is reached.
  • the forward current decreases from the steady current at a current decrease rate di / dt determined by the IGBT drive frequency or the like.
  • a current when holes remaining in the n-type drift layer 101 are excluded from the anode electrode 102 that is, a reverse recovery current.
  • the reverse recovery current increases as the reverse bias voltage increases and reaches the peak value Irp of the reverse recovery current.
  • Another region is a region B from the peak value Irp of the reverse recovery current until the reverse current becomes zero due to elimination and recombination of residual holes from the anode electrode 102 at a decreasing rate (dIr / dt).
  • the switching loss can be reduced by reducing the amount of holes injected from the anode layer 104 to reduce the peak value Irp of the reverse recovery current and increasing the current decrease rate dIr / dt to shorten the reverse recovery time (trr). It is obtained by doing.
  • the soft recovery characteristic can be obtained by decreasing the reverse recovery current decrease rate dIr / dt in the B region and increasing the reverse recovery time (trr). As described above, since the countermeasures of the reduction of switching loss and the soft recovery characteristic are contradictory, it is not easy to achieve both.
  • a method of thermally diffusing heavy metals such as platinum into a semiconductor is known.
  • a crystal defect is formed in a semiconductor substrate, and the crystal defect forms an impurity level in the Si band gap.
  • This method is used for lifetime control.
  • lifetime control methods using heavy metals tend to segregate to crystal defects at the Si / oxide film interface or crystal defects in the highly doped region. For this reason, it is possible to form a region with a short minority carrier lifetime in these places, but it is difficult to form in any place.
  • the types of radiation used for lifetime control include helium irradiation, proton irradiation, and electron beam irradiation.
  • helium irradiation and proton irradiation have a short range in the semiconductor, so that a region in which the lifetime is controlled to be short can be locally formed in a predetermined depth range.
  • a high energy irradiation device is extremely expensive, and when the depth control of the range uses the thickness of the metal shielding plate, the practicality in terms of accuracy of the depth control is not so high.
  • Patent Document 2 a carrier trapping layer is provided in the vicinity of an intermediate region of a high resistance region, thereby reducing a loss during reverse recovery and suppressing a depletion layer.
  • Patent Document 3 a description for obtaining recovery characteristics.
  • conventional soft recovery by, for example, diffusing platinum in a high resistance n layer and irradiating it with helium ions to form a low lifetime region. 4).
  • Patent Document 1 has less influence on the operating resistance (forward voltage drop value Vf) compared to the case of only electron beam irradiation in which crystal defects are formed in the entire thickness direction.
  • Vf forward voltage drop value
  • the switching loss can be reduced. That is, only the carrier lifetime close to the anode side is shortened to reduce the peak value Irp of the reverse recovery current, and the remaining carriers other than that are left unchanged, thereby reducing the influence on the operating resistance and reducing the loss. It is considered to be a technology to do.
  • FIG. 8 is a diagram showing reverse recovery characteristics of a diode in which the lifetime of a semiconductor substrate is uniformly controlled by electron beam irradiation.
  • a time transition waveform of anode current (Ia) ⁇ anode-cathode voltage (Vak) is additionally shown by a broken line.
  • the area integrated by the time on the horizontal axis of the waveform indicated by the broken line indicates the amount of power energy, that is, the switching loss.
  • FIG. 8 shows two peaks in the switching loss due to the reverse recovery current.
  • the first peak is a spike-like voltage peak having a narrow time width due to the peak value Irp of the reverse recovery current, and the second peak corresponds to the tail (dIr / dt) portion of the reverse current after Irp. It is a peak with a wide time width.
  • the area by time integration of a peak having a wide time width is more than twice as large as that of a peak having a narrow time width.
  • the present invention provides a semiconductor device and a method of manufacturing a semiconductor device that can achieve both reduction of switching loss and soft recovery characteristics by an inexpensive and simple process in order to solve the above-described problems caused by the prior art. With the goal.
  • a semiconductor device includes a first conductivity type semiconductor substrate and a first conductivity type drift layer formed on the first main surface side of the semiconductor substrate. And a second conductivity type anode layer that is selectively formed along the drift layer and has a lower resistance than the drift layer, and a surface layer on the second main surface side of the semiconductor substrate, and is in contact with the drift layer A cathode layer of a first conductivity type; and a vacancy-oxygen complex defect region formed by a complex defect of vacancies and oxygen.
  • the vacancy-oxygen complex defect region of the semiconductor device according to the present invention has a depth R in a direction from the boundary surface between the cathode layer and the drift layer toward the first main surface of the semiconductor substrate,
  • the specific resistance of the semiconductor substrate is ⁇
  • the thickness from the pn junction of the anode layer and the drift layer to the cathode layer is t
  • the reverse bias voltage V applied to the pn junction is used to form the drift layer from the pn junction.
  • the width of the depletion layer extending inward is 0.54 ⁇ ⁇ ( ⁇ ⁇ V), and the depth is represented by 0 ⁇ R ⁇ t ⁇ W.
  • the semiconductor device according to the present invention is characterized in that, in the above invention, the vacancy-oxygen complex defect region is formed by a complex defect of a VV defect and a VO defect.
  • the vacancy-oxygen composite defect region is a composite defect that functions as a recombination center formed by diffusing heavy metal in the vacancy-oxygen composite defect region. It is characterized by having.
  • the heavy metal diffusion is platinum diffusion.
  • the device having a second conductivity type region having a lower resistance than the semiconductor substrate selectively on one main surface of the first conductivity type semiconductor substrate is a diode or a diode.
  • a method for manufacturing a semiconductor device comprising: a first conductivity type semiconductor substrate; a first conductivity type drift layer formed on a first main surface side of the semiconductor substrate; and the drift layer.
  • a second conductivity type anode layer which is selectively formed and has a lower resistance than the drift layer; and a first conductivity type cathode layer which is formed on a surface layer on the second main surface side of the semiconductor substrate and is in contact with the drift layer; And a vacancy-oxygen complex defect region formed by a complex defect of vacancies and oxygen.
  • the vacancy-oxygen complex defect region has a depth R in a direction from the boundary surface between the cathode layer and the drift layer toward the first main surface of the semiconductor substrate, and the specific resistance of the semiconductor substrate is ⁇ ,
  • the thickness of the anode layer and the drift layer from the pn junction to the cathode layer is t, and the depletion layer width extending from the pn junction into the drift layer by the reverse bias voltage V applied to the pn junction is 0.
  • W which is 54 ⁇ ⁇ ( ⁇ ⁇ V)
  • it is provided at a depth represented by 0 ⁇ R ⁇ t ⁇ W.
  • a high-concentration oxygen region containing locally high-concentration oxygen is formed. It is characterized in that it is formed by lowering the lifetime by means of beam irradiation.
  • a method for manufacturing a semiconductor device comprising: a first conductivity type semiconductor substrate; a first conductivity type drift layer formed on a first main surface side of the semiconductor substrate; and the drift layer.
  • a second conductivity type anode layer which is selectively formed and has a lower resistance than the drift layer; and a first conductivity type cathode layer which is formed on a surface layer on the second main surface side of the semiconductor substrate and is in contact with the drift layer; And a vacancy-oxygen complex defect region formed by a complex defect of vacancies and oxygen.
  • the vacancy-oxygen complex defect region has a depth R in a direction from the boundary surface between the cathode layer and the drift layer toward the first main surface of the semiconductor substrate, and the specific resistance of the semiconductor substrate is ⁇ ,
  • the thickness of the anode layer and the drift layer from the pn junction to the cathode layer is t, and the depletion layer width extending from the pn junction into the drift layer by the reverse bias voltage V applied to the pn junction is 0.
  • W which is 54 ⁇ ⁇ ( ⁇ ⁇ V)
  • it is provided at a depth represented by 0 ⁇ R ⁇ t ⁇ W.
  • a high-concentration oxygen region containing locally high-concentration oxygen is formed. It is characterized by being formed by diffusion and reducing the lifetime.
  • the semiconductor device and the manufacturing method of the semiconductor device according to the present invention there is an effect that it is possible to obtain both reduction in switching loss and soft recovery characteristics by an inexpensive and simple process.
  • FIG. 1 is a cross-sectional view of a main part of a diode according to a first embodiment of the present invention.
  • FIG. 2 is an explanatory diagram showing a layer structure and a characteristic distribution in the active part of the diode according to the first embodiment of the present invention.
  • FIG. 3 is an explanatory diagram showing reverse recovery characteristics of the diode manufactured by the manufacturing method according to the first embodiment of the present invention.
  • FIG. 4 is a sectional view showing a manufacturing flow of the diode according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a main part of a semiconductor substrate showing a layer structure and a lifetime control region of a conventional diode.
  • FIG. 6 is a general chopper circuit diagram of an IGBT and a diode.
  • FIG. 7 is a reverse recovery voltage current waveform diagram showing a time transition of voltage current during switching of a general diode.
  • FIG. 8 is a diagram showing reverse recovery characteristics of a diode in which the lifetime of a semiconductor substrate is uniformly controlled by electron beam irradiation.
  • FIG. 9 is an explanatory diagram showing the reverse recovery characteristics of the comparative diode.
  • FIG. 1 is a cross-sectional view of a main part of a diode according to a first embodiment of the present invention.
  • a diode 20 according to a first embodiment of the present invention is a vertical power diode and has a pin structure.
  • a diode 20 having a withstand voltage class of 1200 V is illustrated.
  • the diode 20 includes a high-resistance n-type drift layer 1 as shown in the cross-sectional view of the main part in FIG.
  • the n-type drift layer 1 can realize the first conductivity type drift layer according to the present invention.
  • the n-type drift layer 1 is realized by a semiconductor substrate (see reference numeral 50 in FIG. 4). Silicon (Si) can be used for the semiconductor substrate.
  • silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga 2 O 3 ), diamond (C), or the like may be used as a semiconductor substrate.
  • the diode 20 includes an anode electrode 2 provided on the upper surface (first main surface, front surface) of the n-type drift layer 1.
  • the anode electrode 2 is in ohmic contact with the p-type anode layer 4 that is selectively formed in the central portion on the upper surface side of the n-type drift layer 1.
  • the p-type anode layer 4 can realize the second conductivity type anode layer according to the present invention.
  • a pn junction 6 is formed at the interface between the p-type anode layer 4 and the n-type drift layer 1.
  • the diode 20 includes a cathode electrode 3 provided on the lower surface (the second main surface rear surface) of the n-type drift layer 1.
  • the cathode electrode 3 is in ohmic contact with the n-type cathode layer 5 formed on the entire lower surface.
  • the n-type cathode layer 5 is formed on the surface layer on the lower surface side of the n-type drift layer 1 and is in contact with the n-type drift layer 1.
  • the n-type cathode layer 5 can realize the first conductivity type cathode layer according to the present invention.
  • An edge termination portion 10 is disposed on the upper surface side of the n-type drift layer 1 and on the outer periphery surrounding the anode layer 4.
  • the edge termination portion 10 is a region having an insulating film 8 for insulating and protecting the surface of the edge termination 6a of the pn junction 6 and the surface of the high electric field semiconductor substrate (n-type drift layer 1) on the outer peripheral side thereof.
  • the edge termination portion 10 includes a guard ring 7 that is an annular p-type layer, and has a function of relaxing a high electric field generated on the outer peripheral surface of the substrate surrounding the pn junction 6 when a reverse voltage is applied.
  • the guard ring 7 may have a field plate 30.
  • the field plate 30 is a conductive film and is made of a metal film such as polysilicon or aluminum.
  • a vacancy-oxygen complex defect region 11 in which the lifetime of minority carriers is reduced as compared with the periphery is formed.
  • the vacancy-oxygen complex defect region 11 is formed on the semiconductor substrate (n-type drift layer 1) from the boundary surface between the n-type cathode layer 5 and the n-type drift layer 1 on the upper surface side of the semiconductor substrate (n-type drift layer 1).
  • the depth from the boundary surface is R.
  • the vacancy-oxygen complex defect region 11 is introduced into the entire n-type drift layer 1 by electron implantation and oxygen locally introduced to a specific depth of the n-type drift layer 1 by ion implantation. This is a region where a composite defect with the formed vacancies is formed. Oxygen and vacancies introduced into the n-type drift layer 1 become complex defects due to heat treatment, and vacancy-oxygen defects (VO defects, hereinafter referred to as VO), or double vacancies (divacancy, VV). It becomes a composite of defects, hereinafter VV). Each of VO and VV has a function of a carrier recombination center, and has an effect of lowering the lifetime of the carrier.
  • the diode 20 has the same configuration as that of the conventional vertical power diode 100 described above, and the manufacturing method thereof can be the same as the conventional manufacturing method.
  • FIG. 2 is an explanatory diagram showing the layer structure and characteristic distribution in the active portion 9 of the diode 20 according to the first embodiment of the present invention.
  • FIG. 2A shows a cross-sectional view of the main part of the layer structure in the active portion 9 of the diode 20.
  • the symbol d indicates the depth of the vacancy-oxygen composite defect region 11 from the pn junction 6.
  • reference numeral 15 indicates a depletion layer extending in the n-type drift layer 1.
  • symbol W denotes the depletion layer 15 spreading in the n-type drift layer 1 when the cathode-anode voltage Vka becomes Vcc by applying the power supply voltage Vcc to the diode 20.
  • the thickness in the depth direction is shown.
  • the symbol t indicates the thickness of the n-type drift layer 1 in the depth direction.
  • a thickness t in the depth direction of the n-type drift layer 1 is a distance from the pn junction 6 to the n-type cathode layer 5.
  • the vacancy-oxygen complex defect region 11 is further away in the direction of the n-type cathode layer 5 than the thickness W of the depletion layer 15.
  • FIG. 2B shows a lifetime distribution when the diode 20 is cut at a predetermined location as shown in the cross section of FIG.
  • the value of the lifetime on the horizontal axis is a logarithmic scale, and the point of intersection with the depth direction X on the vertical axis does not mean that the lifetime value is zero.
  • the value of tau 0 is about 10 ⁇ 100 [mu] s.
  • the value of ⁇ 0 may be 20 ⁇ s, for example.
  • the lifetime becomes a value ⁇ 1 that is reduced from ⁇ 0 .
  • ⁇ 1 is appropriately controlled to about 0.01 to 5 ⁇ s, for example, by an electron beam irradiation amount or an annealing temperature for crystallinity recovery.
  • the lifetime of the formation site of the vacancy-oxygen complex defect region 11 is locally ⁇ 2 . Decreases to the value.
  • the value of ⁇ 2 is about 0.001 to 0.1 ⁇ s. Note that the lifetimes of the p-type anode layer 4 and the n-type cathode layer 5 doped with a dopant at a high concentration are lowered from ⁇ 0 .
  • FIG. 2 (c) shows the defect concentration distribution when the diode 20 is cut at a predetermined location as shown in the cross section of FIG. 2 (a).
  • the concentration on the horizontal axis is a logarithmic scale, and the concentration at the point intersecting the depth direction X on the vertical axis is not zero.
  • oxygen (O) introduced into the semiconductor substrate by a method described later increases locally at a predetermined depth.
  • VV defects due to vacancies introduced by electron beam irradiation are distributed over the entire depth direction of the semiconductor substrate.
  • VO defects due to vacancies and oxygen are formed, resulting in a distribution in which the concentration of VO defects is locally increased. Further, the concentration of VV defects also increases at the position where oxygen is introduced (depth d).
  • the vacancy-oxygen composite defect region 11 is a composite defect region of VV defects and VO defects.
  • the concentration relationship of VV, VO, and O in the vacancy-oxygen complex defect region 11 is not limited to that shown in FIG.
  • the relative concentration relationship of VV, VO, and O in the vacancy-oxygen complex defect region 11 may vary depending on the formation conditions.
  • the VV defect may have a higher concentration than the VO defect.
  • the VO defect may serve as a donor, and the doping concentration of the n-type drift layer 1 may locally increase.
  • the portion where the doping concentration is locally increased by the donor of the VO defect may be an n-type field stop layer. This n-type field stop layer has an effect of suppressing the spread of the depletion layer.
  • the vacancy-oxygen complex defect region 11 of the present invention is further characterized by its formation position.
  • the specific resistance of the n-type semiconductor substrate applied to the diode 20 is ⁇
  • the reverse bias voltage of the pn junction 6 is V
  • the thickness of the n-type drift layer 1 made of the substrate in the same state as the n-type semiconductor substrate is t
  • the vacancy-oxygen complex defect region 11 is typically a region having a width D in the depth direction of the semiconductor substrate, as shown in FIG.
  • This width D may be the distribution width of the oxygen concentration in the vacancy-oxygen complex defect region 11 as will be described later. If the oxygen concentration is a Gaussian distribution or the like, the full width at half maximum (Full Width Half Maximum, FWHM) There may be.
  • the area by time integration of the peak having a wide time width is twice or more larger than the peak having a narrow time width. That is, the switching loss can be reduced not only by reducing Irp, but also by slightly increasing (fastening) the reverse current decrease rate dIr / dt in the B region shown in FIG. 7 described above.
  • the diode 20 has an effect that the switching loss is sufficiently reduced, the soft recovery characteristic is obtained, and the forward voltage (Vf) is hardly increased.
  • FIG. 4 is a sectional view showing a manufacturing flow of the diode 20 according to the first embodiment of the present invention.
  • the rated voltage of the diode 20 is 1200 V, but is not limited to this rated voltage.
  • a manufacturing method is demonstrated along the order of a process.
  • a semiconductor substrate 50 made of silicon is prepared.
  • the semiconductor substrate 50 for example, an n-type Si semiconductor substrate manufactured by an FZ (float zone) method having a thickness of 130 ⁇ m and a specific resistance of 55 ⁇ cm is used.
  • the semiconductor substrate 50 realizes the n-type drift layer 1.
  • the semiconductor substrate 50 is not limited to the one manufactured by the FZ method, but may be one manufactured by the CZ (Czochralski) method or the MCZ (Magnetic Field Applied Czochralski) method.
  • the semiconductor substrate 50 can realize the first conductivity type semiconductor substrate according to the present invention.
  • a semiconductor substrate manufactured by the CZ method or the MCZ method contains more oxygen than a semiconductor substrate manufactured by the FZ method.
  • the average oxygen concentration of the semiconductor substrate manufactured by the FZ method is 1 ⁇ 10 15 / cm 3 or less, but the average oxygen concentration of the semiconductor substrate manufactured by the CZ method or MCZ method is 1 ⁇ 10 16 / cm 3 or more. is there.
  • a semiconductor substrate manufactured by the MCZ method has an average oxygen concentration of 1 ⁇ 10 17 / cm 3 or more. Therefore, it is easy to form the vacancy-oxygen complex defect region 11 in the diode 20 according to the first embodiment of the present invention.
  • a p-type anode layer and an edge termination portion 10 are formed on the surface 50 a of the semiconductor substrate 50.
  • An oxide film 8 having the function of an insulating film is formed on the surface of the edge termination portion 10 by thermal oxidation or deposition. Further, the anode electrode 2 in contact with the p-type anode layer 4 and a surface passivation film are formed to complete the surface structure.
  • the thickness of the semiconductor substrate 50 is reduced.
  • the thickness of the semiconductor substrate 50 is reduced from the back surface 50b of the semiconductor substrate 50 by a method such as grinding by back grinding, back surface etching, or a combination thereof.
  • the semiconductor substrate 50 is thinned from the back surface 50b before thinning to the ground surface indicated by reference numeral 52 in the direction indicated by the arrow 51 in FIG.
  • a high concentration oxygen region 54 is formed.
  • the high-concentration oxygen region 54 is formed, for example, by ion-implanting and introducing oxygen into the semiconductor substrate 50 from the ground surface 52 of the semiconductor substrate 50 as indicated by reference numeral 53.
  • a hole forming region 55 is formed on the entire semiconductor substrate 50.
  • the hole forming region 55 can be formed, for example, by performing electron beam irradiation 12 from the surface of the semiconductor substrate 50.
  • the electron beam irradiation 12 may be performed from the back surface of the semiconductor substrate 50.
  • a vacancy-oxygen complex defect region 11 is formed.
  • the vacancy-oxygen complex defect region 11 is formed by, for example, heat-treating (annealing) the semiconductor substrate 50 at a predetermined temperature in the range of 300 to 400 ° C.
  • the oxygen passage region 56 shown in FIG. 4F may have a higher oxygen concentration than the n-type drift layer 1 through which oxygen does not pass, and the VO defect is slightly higher than that of the n-type drift layer 1. There is a case.
  • an n-type cathode layer 5 having a higher concentration than the n-type drift layer 1 is further formed.
  • the n-type cathode layer 5 having a higher concentration than the n-type drift layer 1 is formed, for example, by introducing an n-type dopant such as phosphorus into the ground surface 52 by ion implantation and electrically activating it by laser annealing or the like.
  • the cathode electrode 3 is formed on the ground surface 52 as shown in FIG.
  • the cathode electrode 3 is formed in contact with the n-type cathode layer 5 on the ground surface 52.
  • the depth at which the vacancy-oxygen complex defect region 11 is formed is , W ⁇ d ⁇ t.
  • the depth at which the vacancy-oxygen composite defect region 11 is provided is in the range of 98 ⁇ m to 130 ⁇ m from the bottom of the p-type anode layer 4 (pn junction 6). It becomes.
  • the vacancy-oxygen complex defect region 11 having an oxygen concentration of 4 ⁇ 10 17 cm 3 is formed to a depth of 110 ⁇ m from the bottom of the p-type anode layer 4 (the pn junction 6). It was formed by ion implantation of oxygen having a width of 5 ⁇ m.
  • the acceleration energy when oxygen is ion-implanted is about 30 MeV.
  • Such acceleration energy can be obtained with a linear accelerator, a cyclotron accelerator, or the like.
  • the FWHM in the depth direction (injection direction) is 0.7 ⁇ m.
  • the oxygen distribution width is about 1.0 ⁇ m. Therefore, the width D of the vacancy-oxygen complex defect region 11 is about 1.0 to 2.0 ⁇ m.
  • the width D of the vacancy-oxygen complex defect region 11 is further increased and may be considered to be about 2.0 to 10 ⁇ m.
  • the dose amount of oxygen for ion implantation may be, for example, 1 ⁇ 10 11 / cm 2 to 1 ⁇ 10 14 / cm 2 .
  • the maximum oxygen concentration of the vacancy-oxygen complex defect region 11 at the depth R from the n-type cathode layer 5 may be 1 ⁇ 10 16 / cm 2 to 1 ⁇ 10 19 / cm 2 .
  • the concentration of VO defects is approximately the same as the oxygen concentration, or is lower than the oxygen concentration because it is bonded to vacancies, and is, for example, 1 ⁇ 10 14 / cm 2 to 1 ⁇ 10 17 / cm 2 Also good.
  • the concentration of VV defects in the vacancy-oxygen composite defect region 11 may be, for example, 1 ⁇ 10 14 / cm 2 to 1 ⁇ 10 17 / cm 2 . Further, the concentration of VV defects in the vacancy-oxygen composite defect region 11 may be lower or higher than the concentration of VO defects.
  • the p-type guard ring 7 has boron as an acceleration voltage of 50 kV and a dose of 1.3 ⁇ 10 13 cm ⁇ 2 using an oxide film (not shown) as a mask. It was formed by ion implantation and drive diffusion. Further, in the diode 20, the p anode layer 4 was formed by ion implantation and drive diffusion of boron with an acceleration voltage of 50 kV and a dose of 1 ⁇ 10 13 cm ⁇ 2 using an oxide film (not shown) as a mask. The depths of the p anode layer 4 and the p guard ring 7 were about 3 ⁇ m and 4 ⁇ m, respectively.
  • a pn junction 6 is formed at the boundary between the p-type anode layer 4 and the n-type drift layer 1.
  • a plurality of p-type guard rings 7 are provided at predetermined intervals so as to surround the p-type anode layer 4 outside the edge termination 6a of the pn junction that intersects the surface of the Si semiconductor substrate.
  • An oxide film 8 is coated on the surface of the edge of the pn junction between 6a and the guard ring 7 and between the guard rings.
  • the electron beam dose was 60 kGy at an acceleration voltage of 4.2 MeV, and a heat treatment for alleviating crystal defects was performed at 360 ° C. for 1 hour.
  • the acceleration voltage of electron beam irradiation may be about 1 to 8 MeV, and the electron beam irradiation amount may be about 20 to 600 kGy.
  • the n-type cathode layer 5 was formed by ion-implanting phosphorus from the back surface at a dose of 1 ⁇ 10 15 cm 2 and then diffusing to a depth of 0.5 ⁇ m.
  • the anode electrode 2 was made of an Al—Si film, and the cathode electrode 3 was made of Ti, Ni and Au, respectively, by vacuum deposition. Although not shown, it is also preferable to provide a field plate 30 formed simultaneously with the anode electrode film in contact with each surface of the guard ring 7 through the opening of the oxide film 8. Regions and layers other than the vacancy-oxygen complex defect region 11, layers, electrode films, and the like can be appropriately formed by other known techniques other than those described above.
  • FIG. 3 is an explanatory diagram showing reverse recovery characteristics of the diode 20 manufactured by the manufacturing method according to the first embodiment of the present invention.
  • FIG. 9 is an explanatory diagram showing the reverse recovery characteristics of the comparative diode.
  • the comparative diode is formed as a vacancy-oxygen complex defect region by electron beam irradiation 12 with a high concentration oxygen region formed at a position 5 ⁇ m below the p-type anode layer 4.
  • the other manufacturing conditions of the comparative diode were the same as those of the diode 20.
  • the switching loss of the comparative example diode was 42 mJ, while the switching loss of the diode 20 was 26 mJ.
  • the diode 20 and the comparative example diode both have a spike-like surge voltage suppressed and a soft recovery characteristic, but the switching loss of the diode 20 is further reduced compared to the comparative example diode. I understand. Furthermore, it was confirmed that no forward voltage drop (Vf) defect occurred in the diode 20.
  • the diode according to the second embodiment of the present invention is manufactured by replacing the vacancy-oxygen complex defect region 11 in the diode 20 described in the first embodiment described above from the electron beam irradiation to the thermal diffusion of platinum. Before the thermal diffusion process of platinum, the same process as in the first embodiment may be used.
  • a paste containing 1% by weight of platinum is applied and heat treatment is performed at 1000 ° C. for 3 hours.
  • platinum was thermally diffused in the semiconductor substrate 50. Due to this thermal diffusion, platinum diffuses about 25 ⁇ m from the back surface of the semiconductor substrate 50 and forms crystal defects in the high-concentration oxygen region formed at a position about 20 ⁇ m from the back surface. It can be.
  • the diode 20 including the vacancy-oxygen complex defect region 11 manufactured by the method shown in Embodiment 2 has a switching loss of 28 mJ, and can also exhibit soft recovery characteristics. Further, it was confirmed that no forward voltage drop (Vf) defect occurred in the diode manufactured by the method shown in the second embodiment.
  • the diode 20 that achieves both a reduction in switching loss and a soft recovery characteristic without increasing the operating resistance can be obtained at low cost. It can be obtained with a simple process.
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are useful for the power diode used in the power conversion device and the like, the semiconductor device incorporating the power diode, and the method for manufacturing the semiconductor device.
  • the present invention is suitable for a power diode used in a high-voltage / large-current power converter, a semiconductor device incorporating the power diode, and a method for manufacturing the semiconductor device.
  • n-type drift layer 2 anode electrode 3 cathode electrode 4 p-type anode layer 5 n-type cathode layer 6 pn junction 6a edge termination 7 guard ring 8 oxide film 9 active portion 10 edge termination portion 11 hole-oxygen complex defect region 12 electron Line irradiation 15 Depletion layer 20 Diode 30 Field plate 50 Semiconductor substrate 50a Front surface 50b Back surface 52 Grinding surface 53 Ion implantation 54 High concentration oxygen region 55 Void formation region 56 Oxygen passage region

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ｎ型ドリフト層（１）の一方の主面に沿って選択的に形成され、ドリフト層（１）より低抵抗のｐ型領域（４）を有し、ｐ型領域（４）の境界であるｐｎ接合（６）面から厚さｔのドリフト層（１）内で、空孔－酸素複合欠陥領域（１１）が設けられるドリフト層（１）の半導体基板の裏面から厚さ方向の深さをＲ、ドリフト層（１）の比抵抗をρ、ｐｎ接合（６）の逆バイアス電圧Ｖでｐｎ接合（６）からドリフト層（１）内に拡がる空乏層（１５）の幅ＷをＷ＝０．５４×√（ρ×Ｖ）で表すとき、空孔－酸素複合欠陥領域（１１）が、０＜Ｒ≦ｔ－Ｗで表される深さに設けられている半導体装置を構成した。これにより、スイッチング損失の低減とソフトリカバリ特性との両立が安価で簡単なプロセスで得られる。

Description

半導体装置および半導体装置の製造方法
　この発明は、電力変換装置などに使用される電力用のダイオードおよび電力用ダイオードを内蔵する半導体装置および半導体装置の製造方法に関する。
　還流ダイオードは、高電圧・大電流の電力変換装置などに使用される半導体装置である。還流ダイオードのスイッチング時に要求される電気特性は、スイッチング損失の低減とソフトリカバリ特性である。ソフトリカバリ特性は、パワーエレクトロニクス機器から発生する電磁ノイズを抑制するために、特に、近年、環境問題対策として要望される特性である。
　図５は、従来のダイオードの層構造とライフタイム制御領域を示す半導体基板の要部断面図である。図５に示すように、還流ダイオードとして使用される縦型パワーダイオード１００は、高抵抗のｎ型ドリフト層１０１の上面に設けられるアノード電極１０２と、ｎ型ドリフト層１０１の下面に設けられるカソード電極１０３と、を備える。
　アノード電極１０２は、ｎ型ドリフト層１０１の上面側の中心部に選択的に形成されるｐ型アノード層１０４にオーミック接触する。カソード電極１０３は、ｎ型ドリフト層１０１の下面側の全面に形成されるｎ型カソード層１０５にオーミック接触する。アノード電極１０２が接触するアノード層１０４は、主電流に係わる領域であり、活性部１０９と称される。
　ｎ型ドリフト層１０１において、アノード電極１０２やアノード層１０４と同じ上面側であって、アノード層１０４を取り巻く外周には、エッジ終端部１１０が配置される。このエッジ終端部１１０は、ガードリング１０７およびフィールドプレート（図示を省略する）を備える。ガードリング１０７は、アノードを負極とする逆電圧印加時に、ｐｎ接合１０６の外周基板の表面に生じる高電界を緩和させる機能を有する。フィールドプレートは、例えば外部電荷の影響により静電ポテンシャルが変化するのを防ぐ機能を有する。
　エッジ終端部１１０は、ガードリング１０７やフィールドプレートの他に、絶縁膜１０８を有する。絶縁膜１０８は、ｐｎ接合のエッジ終端表面とその外周側の高電界のシリコン（Ｓｉ）基板表面とを保護する。エッジ終端部１１０は、ハッチングで示されるライフタイム制御領域１１１が、高抵抗のｎ型ドリフト層１０１のアノード層１０４近辺に設けられる。
　図６は、一般的なＩＧＢＴとダイオードのチョッパ回路図である。ダイオードとＩＧＢＴ、中間コンデンサを結ぶ閉回路には浮遊のインダクタンスＬｓｔｒａｙが存在するが、図６においては、便宜上、Ｌｓｔｒａｙを回路上の一部に示している。図７は、一般的なダイオードのスイッチング時の電圧電流の時間推移を示す逆回復電圧電流波形図である。図７においては、図６に示す回路で動作するダイオードをターンオフさせる際の逆回復電圧と電流の時間（μｓ）推移を表す逆回復電圧電流波形を示している。
　図７に示すように、アノード電流Ｉａｋは、順方向電流Ｉｆから減少率ｄｉ／ｄｔで減少し、逆方向に転流してさらに逆方向電流が増加する。アノード電流Ｉａｋは、逆回復ピーク電流Ｉｒｐに達してからは、電流減少率ｄＩｒ／ｄｔで減少し、電流値０に収束する。図７においては、アノード・カソード間電圧Ｖａｋは、見やすくするために、アノードに対してカソードが正となるＶｋａの向きで表示している。
　アノード・カソード間電圧Ｖａｋは、順電圧ＶＦ（図示せず）からアノード電流Ｉａｋの減少に対応して逆向きの電圧に転じ、アノード・カソード間電圧Ｖａｋは負（Ｖｋａが正）となる。その後、アノード電流Ｉａｋが逆回復ピーク電流Ｉｒｐに達するときに、カソード・アノード間電圧Ｖｋａは、電源電圧Ｖｃｃと同じ値となる。その後、アノード電流Ｉａｋの電流減少率ｄＩｒ／ｄｔと浮遊のインダクタンスＬｓｔｒａｙとの積（Ｌｓｔｒａｙ×ｄＩｒ／ｄｔ）だけ、Ｖｃｃよりも高い電圧が発生する。これがサージ電圧となり、ｄＩｒ／ｄｔの絶対値が最大となるときに、Ｖｋａもサージ電圧の最大値Ｖｓとなる。その後は、Ｖｃｃに収束する。
　ダイオード１００においては、図７の逆回復電流電圧波形図に示すように、ダイオードのスイッチング時に順方向電流（アノード電流）が流れている状態から逆方向の電圧阻止状態に切り換る際には、スイッチングが完了する間、逆方向に電流が流れる。これは、キャリアの導電度変調によってダイオード１００内に蓄えられたキャリアが、電圧の印加方向が逆方向になっても残留キャリアとして残り、再結合消滅または外部に排出される間、逆方向電流となるからである。
　この逆方向電流は、ダイオードのリカバリ電流（逆回復電流）といわれる。この逆回復電流のピーク値Ｉｒｐは、順電流の電流減少速度（ｄＩｒ／ｄｔ）が急激になるほど大きくなる。逆回復電流のピーク値Ｉｒｐが大きくなると、スイッチング損失が大きくなる。この逆回復電流が増加する過程で、少し遅れてｐｎ接合１０６から空乏層が伸び始めて逆電圧（阻止電圧）が大きくなる。その後、大きくなった逆電圧はやがて、外部から印加される逆バイアス電圧値へと収束する。一方、ｎ型ドリフト層１０１内の残留過剰電子はカソード層１０５を経てカソード電極１０３から排除され、残留ホールはアノード層１０４を経てアノード電極１０２から排除される。このとき、ホールのキャリア移動度が電子より小さいので、逆回復電流の減少速度ｄＩｒ／ｄｔは残留ホールの排除速度で決まると考えてよい。
　ダイオードが順電流状態から逆阻止電圧状態に切り換る際、その電流減少率が大きいほど、ダイオード逆電圧上昇率が増大し、前述の電磁ノイズ発生の原因となる。この理由は、電流減少率を維持するために、ダイオードの逆電圧をより急速に上昇させて残留ホールを速やかに排除する必要があるためである。
　図７に示した逆回復電圧電流波形図では、横軸の時間軸（μｓ）について、大きく２つの領域に分けることができる。一つは、順電流がゼロに至ったときから、逆回復電流のピーク値Ｉｒｐに達するまでのＡ領域である。順電流は、定常電流から、ＩＧＢＴの駆動周波数などで決まる電流減少率ｄｉ／ｄｔで減少する。
　その際、ｎ型ドリフト層１０１に残留するホールがアノード電極１０２から排除されるときの電流が、すなわち逆回復電流となる。この逆回復電流は、逆バイアス電圧の増大と共に増加して逆回復電流のピーク値Ｉｒｐに達する。もう一つの領域は、逆回復電流のピーク値Ｉｒｐから、残留ホールがアノード電極１０２から減少速度（ｄＩｒ／ｄｔ）での排除および再結合により、逆電流がゼロになるまでのＢ領域である。
　還流ダイオードに求められるスイッチング損失の低減とソフトリカバリ特性は、相互にトレードオフの関係にあるので、通常、両立させることは容易ではない。例えば、スイッチング損失の低減は、アノード層１０４からのホールの注入量を減らして逆回復電流のピーク値Ｉｒｐを低減するとともに、電流減少率ｄＩｒ／ｄｔを大きくして逆回復時間（ｔｒｒ）を短くすることによって得られる。しかし、ソフトリカバリ特性は、逆に、Ｂ領域における逆回復電流減少率ｄＩｒ／ｄｔを小さくして逆回復時間（ｔｒｒ）を長くすることにより得られる。このように、スイッチング損失の低減とソフトリカバリ特性とは、両者の対策が相反するため、両立させることは容易ではない。
　逆回復時のスイッチング損失を低減する方法としては、従来、デバイスの耐圧を損なわない範囲でｎ型高抵抗ドリフト層を薄くして残留キャリア（ホール）を減少させる方法もある。しかし、この場合、逆回復時のカソード側蓄積キャリアも減らすこととなり、カソード側の残留キャリアの消滅が速く（逆回復電流の減少速度ｄＩｒ／ｄｔが大）なるため、結果として、サージ電圧が大きくなり発振し易くなる。つまり、逆回復電流の減少速度ｄＩｒ／ｄｔが大きいとハードリカバリ特性を示しやすくなり、逆回復電流の減少速度ｄＩｒ／ｄｔが小さすぎると損失が大きくなる。このため、通常は、ソフトリカバリ特性を維持しながらスイッチング損失を低減することは極めて困難である。
　このように、スイッチング損失の低減とソフトリカバリ特性（低ノイズ）を両立するためには、アノード層からのホール注入量を少なくして、逆回復電流のピーク値Ｉｒｐを小さくするだけでなく、注入されたホールの寿命（ライフタイム）を適切に制御することが必要である。
　従来、残留キャリア（ホール）の制御を効果的に行うには、例えば、Ｓｉ半導体基板の厚さ方向で所望の深さ範囲にライフタイムの短い領域を形成することが知られている。そのようなライフタイム制御方法には、放射線を半導体に照射または注入することにより形成される結晶欠陥を、キャリアの再結合中心として利用する方法がある。この結晶欠陥は、２００℃～４００℃の熱処理により大部分は回復するが、酸素がかかわる複合欠陥は残る。従来、この複合欠陥を制御することによってライフタイムを所望値となるように制御する方法が既に開発されている。
　また、従来、白金などの重金属を半導体に熱拡散させる方法が知られている。この方法は、半導体基板内に結晶欠陥を形成し、その結晶欠陥がＳｉバンドギャップ中に不純物準位を形成するので、これをライフタイム制御に利用する方法である。しかしながら、重金属を用いるライフタイム制御方法は、Ｓｉ／酸化膜界面の結晶欠陥や高ドーピング領域内の結晶欠陥に偏析する傾向がある。このため、これらの場所に少数キャリアライフタイムの短い領域を形成することは可能であるが、任意の場所に形成することは困難である。
　ライフタイムの制御に用いる放射線の種類には、ヘリウム照射、プロトン照射、電子線照射などがある。そのうち、ヘリウム照射、プロトン照射は、半導体内での飛程が短いので、所定の深さ範囲にライフタイムを短く制御した領域を局所的に形成することができる。その一方で、高エネルギーの照射装置は極めて高価であり、また、飛程の深さ制御を金属遮蔽板の厚さを利用する場合、深さ制御の精度面からの実用性はあまり高くない。
　また、電子線照射はコストや生産性に優れるが、半導体内での飛程が長いので、半導体基板の厚さ方向全体で一様のライフタイムになり、局所的なライフタイム領域の形成は困難である。ただし、半導体基板内に予め局所的に高濃度酸素領域を形成した後、高濃度酸素領域以外の半導体領域にはライフタイム制御に有効な結晶欠陥が形成されない程度の電子線を照射する。このことにより、電子線照射によっても局所的ライフタイム制御がある程度可能である（例えば、下記特許文献１を参照）。
　その他、このようなスイッチング損失の低減とソフトリカバリ化に関する文献には、次のようなものがある。具体的には、従来、例えば、高抵抗領域の中間領域近傍にキャリア捕獲層を設けることにより、逆回復時の損失を低減し、空乏層の進展を抑える記載がある（特許文献２）。また、具体的には、従来、例えば、酸素を導入し、アノード側表面からプロトンを照射して結晶欠陥を導入し、結晶欠陥を回復させてネットドーピング濃度を高くすることにより、低損失、ソフトリカバリ特性を得る記載がある（例えば、下記特許文献３を参照）。さらに、具体的には、従来、例えば、高抵抗ｎ層に白金を拡散し、ヘリウムイオンを照射して低ライフタイム領域とすることにより、ソフトリカバリ化を図る記載がある（例えば、下記特許文献４を参照）。
特開２００７－２６６１０３号公報 特開２０１０－９２９９１号公報 再表２００７－５５３５２号公報 国際公開第９９／０９６００パンフレット
　しかしながら、上述した特許文献１に記載された従来の技術は、厚み方向全体に結晶欠陥を形成する電子線照射のみの場合に比べると、動作抵抗（順電圧降下値Ｖｆ）への影響が小さいままで、スイッチング損失を小さくすることができるという趣旨の記載がある。すなわち、アノード側に近いキャリアのライフタイムのみを短縮して逆回復電流のピーク値Ｉｒｐを小さくし、それ以外の残留キャリアはそのままにすることにより、動作抵抗への影響を小さくして損失を低減する技術と考えられる。
　図８は、電子線照射により半導体基板を一様にライフタイム制御したダイオードの逆回復特性を示す図である。図８においては、図７に加えて、さらにアノード電流（Ｉａ）×アノード・カソード間電圧（Ｖａｋ）の時間推移波形を破線で加えて示している。図８において、破線で示す波形の横軸の時間で積分した面積分は、電力エネルギー量、すなわち、スイッチング損失を示す。
　図８によれば、逆回復電流によるスイッチング損失には、２つのピークが見られる。１つめのピークは、逆回復電流のピーク値Ｉｒｐに起因する時間幅の狭いスパイク状電圧のピークであり、２つめのピークは、Ｉｒｐより後の逆電流のテール（ｄＩｒ／ｄｔ）部分に相当する時間幅の広いピークである。時間積分で比較すると、時間幅の狭いピークより時間幅の広いピークの時間積分による面積の方が２倍以上大きい。
　すなわち、スイッチング損失の低減はＩｒｐの低減によるよりも、ｄＩｒ／ｄｔを大きく（速く）することの方が効果が大きい。言い換えると、上述した特許文献１に記載のように逆回復電流のピーク値Ｉｒｐを小さくするだけでは、スイッチング損失の低減には限界があるという問題があった。
　この発明は、上述した従来技術による問題点を解消するため、スイッチング損失の低減とソフトリカバリ特性との両立が安価で簡単なプロセスで得ることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型の半導体基板と、前記半導体基板の第１主面側に形成された第１導電型のドリフト層と、前記ドリフト層に沿って選択的に形成され、前記ドリフト層より低抵抗の第２導電型アノード層と、前記半導体基板の第２主面側の表面層に形成され、前記ドリフト層と接する第１導電型のカソード層と、空孔と酸素との複合欠陥で形成された空孔－酸素複合欠陥領域と、を備える。また、この発明にかかる半導体装置の前記空孔－酸素複合欠陥領域は、前記カソード層と前記ドリフト層との境界面から前記半導体基板の第１主面に向かう方向の深さがＲであり、前記半導体基板の比抵抗をρ、前記アノード層と前記ドリフト層とのｐｎ接合から前記カソード層までの厚さをｔ、前記ｐｎ接合に印加される逆バイアス電圧Ｖで前記ｐｎ接合から前記ドリフト層内に拡がる空乏層幅が０．５４×√（ρ×Ｖ）であるＷに対して、０＜Ｒ≦ｔ－Ｗで表される深さに設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上記の発明において、前記空孔－酸素複合欠陥領域は、ＶＶ欠陥とＶＯ欠陥との複合欠陥により形成されていることを特徴とする。
　また、この発明にかかる半導体装置は、上記の発明において、前記空孔－酸素複合欠陥領域は、前記空孔－酸素複合欠陥領域に重金属を拡散させて形成される再結合中心として機能する複合欠陥を備えていることを特徴とする。
　また、この発明にかかる半導体装置は、上記の発明において、前記重金属拡散は、白金拡散であることを特徴とする。
　また、この発明にかかる半導体装置は、上記の発明において、前記第１導電型半導体基板の一方の主面に選択的に前記半導体基板より低抵抗の第２導電型領域を有するデバイスがダイオードまたはダイオードを含む半導体装置であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、第１導電型の半導体基板と、前記半導体基板の第１主面側に形成された第１導電型のドリフト層と、前記ドリフト層に沿って選択的に形成され、前記ドリフト層より低抵抗の第２導電型アノード層と、前記半導体基板の第２主面側の表面層に形成され、前記ドリフト層と接する第１導電型のカソード層と、空孔と酸素との複合欠陥で形成された空孔－酸素複合欠陥領域と、を備えた半導体装置の製造方法である。前記空孔－酸素複合欠陥領域は、前記カソード層と前記ドリフト層との境界面から前記半導体基板の第１主面に向かう方向の深さがＲであり、前記半導体基板の比抵抗をρ、前記アノード層と前記ドリフト層とのｐｎ接合から前記カソード層までの厚さをｔ、前記ｐｎ接合に印加される逆バイアス電圧Ｖで前記ｐｎ接合から前記ドリフト層内に拡がる空乏層幅が０．５４×√（ρ×Ｖ）であるＷに対して、０＜Ｒ≦ｔ－Ｗで表される深さに設けられている。この発明にかかる半導体装置の製造方法は、前記空孔－酸素複合欠陥領域を、局所的に高濃度である酸素を含む高濃度酸素領域を酸素のイオン注入により所定の位置に形成した後、電子線照射によりライフタイムを低下させることによって形成することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、第１導電型の半導体基板と、前記半導体基板の第１主面側に形成された第１導電型のドリフト層と、前記ドリフト層に沿って選択的に形成され、前記ドリフト層より低抵抗の第２導電型アノード層と、前記半導体基板の第２主面側の表面層に形成され、前記ドリフト層と接する第１導電型のカソード層と、空孔と酸素との複合欠陥で形成された空孔－酸素複合欠陥領域と、を備えた半導体装置の製造方法である。前記空孔－酸素複合欠陥領域は、前記カソード層と前記ドリフト層との境界面から前記半導体基板の第１主面に向かう方向の深さがＲであり、前記半導体基板の比抵抗をρ、前記アノード層と前記ドリフト層とのｐｎ接合から前記カソード層までの厚さをｔ、前記ｐｎ接合に印加される逆バイアス電圧Ｖで前記ｐｎ接合から前記ドリフト層内に拡がる空乏層幅が０．５４×√（ρ×Ｖ）であるＷに対して、０＜Ｒ≦ｔ－Ｗで表される深さに設けられている。この発明にかかる半導体装置の製造方法は、前記空孔－酸素複合欠陥領域を、局所的に高濃度である酸素を含む高濃度酸素領域を酸素のイオン注入により所定の位置に形成した後、重金属拡散を行いライフタイムを低下させることによって形成することを特徴とする。
　この発明にかかる半導体装置および半導体装置の製造方法によれば、スイッチング損失の低減とソフトリカバリ特性との両立が安価で簡単なプロセスで得ることができるという効果を奏する。
図１は、この発明にかかる実施の形態１のダイオードの要部断面図である。 図２は、この発明にかかる実施の形態１のダイオードの活性部における層構造および特性分布を示す説明図である。 図３は、この発明にかかる実施の形態１の製造方法により製造したダイオードの逆回復特性を示す説明図である。 図４は、この発明にかかる実施の形態１のダイオードの製造フローを示す断面図である。 図５は、従来のダイオードの層構造とライフタイム制御領域を示す半導体基板の要部断面図である。 図６は、一般的なＩＧＢＴとダイオードのチョッパ回路図である。 図７は、一般的なダイオードのスイッチング時の電圧電流の時間推移を示す逆回復電圧電流波形図である。 図８は、電子線照射により半導体基板を一様にライフタイム制御したダイオードの逆回復特性を示す図である。 図９は、比較例ダイオードの逆回復特性を示す説明図である。
　以下に添付図面を参照して、この発明にかかる導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。以下の実施の形態（明細書および添付図面）において、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋は、相対的に不純物濃度が高いことを意味し、ｎやｐに付す－は、相対的に不純物濃度が高いまたは低いことを意味する。
　なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施の形態で説明される添付図面は、見易くまたは理解し易くするため、正確なスケール、寸法比で描かれていない。さらに、本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
　（実施の形態１）
　まず、この発明にかかる実施の形態１の半導体装置であるダイオードの構成について説明する。図１は、この発明にかかる実施の形態１のダイオードの要部断面図である。図１において、この発明にかかる実施の形態１のダイオード２０は、縦型パワーダイオードであって、ｐｉｎ構造を有している。図１においては、例えば、耐圧クラスが１２００Ｖであるダイオード２０を示している。
　ダイオード２０は、図１の要部断面図に示すように、高抵抗のｎ型ドリフト層１を備えている。実施の形態１においては、ｎ型ドリフト層１によって、この発明にかかる第１導電型のドリフト層を実現することができる。ｎ型ドリフト層１は、半導体基板（図４における符号５０を参照）によって実現される。半導体基板は、シリコン（Ｓｉ）を用いることができる。ダイオード２０においては、シリコンに代えて、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ2Ｏ3）、ダイアモンド（Ｃ）等を半導体基板として用いてもよい。
　ダイオード２０は、ｎ型ドリフト層１の上面（第１主面、おもて面）に設けられたアノード電極２を備える。アノード電極２は、ｎ型ドリフト層１の上面側の中心部に選択的に形成されるｐ型アノード層４にオーミック接触する。実施の形態１においては、ｐ型アノード層４によって、この発明にかかる第２導電型アノード層を実現することができる。ｐ型アノード層４とｎ型ドリフト層１との界面には、ｐｎ接合６が形成されている。
　また、ダイオード２０は、ｎ型ドリフト層１の下面（第２主面裏面）に設けられたカソード電極３を備える。カソード電極３は、下面側の全面に形成されるｎ型カソード層５にオーミック接触する。ｎ型カソード層５は、ｎ型ドリフト層１の下面側の表面層に形成され、ｎ型ドリフト層１と接している。実施の形態１においては、ｎ型カソード層５によって、この発明にかかる第１導電型のカソード層を実現することができる。
　ｎ型ドリフト層１の上面側であって、アノード層４を取り巻く外周には、エッジ終端部１０が配置される。エッジ終端部１０は、ｐｎ接合６のエッジ終端６ａの表面およびその外周側の高電界の半導体基板（ｎ型ドリフト層１）の表面を絶縁保護するための絶縁膜８を有する領域である。エッジ終端部１０は、環状のｐ型層であるガードリング７を有し、逆電圧印加時に、ｐｎ接合６を取り巻く基板の外周表面に生じる高電界を緩和させる機能を有する。ガードリング７は、フィールドプレート３０を有していてもよい。フィールドプレート３０は、導電性の膜であり、ポリシリコンや、アルミニウム等の金属膜からなる。
　ｎ型ドリフト層１の下面側には、少数キャリアのライフタイムが周辺よりも低減された空孔－酸素複合欠陥領域１１が形成されている。空孔－酸素複合欠陥領域１１は、半導体基板（ｎ型ドリフト層１）において、ｎ型カソード層５とｎ型ドリフト層１との境界面から半導体基板（ｎ型ドリフト層１）の上面側であって、当該境界面からの深さがＲとなる位置に形成されている。
　空孔－酸素複合欠陥領域１１は、後述するように、イオン注入によってｎ型ドリフト層１の特定の深さに局所的に導入された酸素と、電子線照射によってｎ型ドリフト層１全体に導入された空孔との複合欠陥が形成された領域である。ｎ型ドリフト層１に導入された酸素と空孔は、熱処理により複合的な欠陥となり、空孔－酸素欠陥（Ｖａｃａｎｃｙ－Ｏｘｙｇｅｎ　ｄｅｆｅｃｔ、ＶＯ欠陥、以下ＶＯ）、または、複空孔（ｄｉｖａｃａｎｃｙ、ＶＶ欠陥、以下ＶＶ）の複合体となる。ＶＯ、ＶＶは、それぞれ、キャリアの再結合中心の機能を有し、キャリアのライフタイムを低くする効果を有する。ダイオード２０は、上述した従来の縦型パワーダイオード１００と同様の構成を有し、その製法についても、従来と同様の製造方法とすることができる。
（空孔－酸素複合欠陥領域１１の層構造および特性分布）
　次に、ダイオード２０に特有の空孔－酸素複合欠陥領域１１の層構造および特性分布について説明する。図２は、この発明にかかる実施の形態１のダイオード２０の活性部９における層構造および特性分布を示す説明図である。図２（ａ）においては、ダイオード２０の活性部９における層構造の要部断面図を示している。
　図２（ａ）において、符号ｄは、空孔－酸素複合欠陥領域１１のｐｎ接合６からの深さを示している。また、図２（ａ）において、符号１５は、ｎ型ドリフト層１内に広がる空乏層を示している。また、図２（ａ）において、符号Ｗは、ダイオード２０への電源電圧Ｖｃｃの電圧印加によってカソード・アノード間電圧ＶｋａがＶｃｃとなったときの、ｎ型ドリフト層１内に広がる空乏層１５の深さ方向の厚さを示している。また、図２（ａ）において、符号ｔは、ｎ型ドリフト層１の深さ方向の厚さを示している。ｎ型ドリフト層１の深さ方向の厚さｔは、ｐｎ接合６からｎ型カソード層５までの距離である。空孔－酸素複合欠陥領域１１は、空乏層１５の厚さＷよりもさらにｎ型カソード層５の方向に離れている。
　図２（ｂ）においては、図２（ａ）の断面に示すようにダイオード２０を所定の箇所で切断したときのライフタイム分布を示している。図２（ｂ）において、横軸のライフタイムの値は、対数スケールであり、縦軸の深さ方向Ｘと交差する点は、ライフタイムの値がゼロであるわけではない。
　特にライフタイム制御を施さない場合のダイオードのライフタイムをτ0とすると、τ0の値は１０～１００μｓ程度である。τ0の値は、例えば、２０μｓでもよい。これに対して、電子線照射等により空孔を主体とした点欠陥が半導体基板の全体に導入されると、ライフタイムは、τ0から低下した値τ1となる。このτ1は、ダイオードの所定の特性を得るために、例えば電子線の照射量や結晶性回復のためのアニール処理温度等で、０．０１～５μｓ程度に適宜制御される。
　この実施の形態１においては、さらに所定の深さに、空孔－酸素複合欠陥領域１１を形成するため、空孔－酸素複合欠陥領域１１の形成箇所のライフタイムは、局所的にτ2の値まで低下する。τ2の値は、０．００１～０．１μｓ程度である。なお、高濃度にドーパントがドーピングされているｐ型アノード層４とｎ型カソード層５とは、ライフタイムがτ0から低下している。
　図２（ｃ）においては、図２（ａ）の断面に示すようにダイオード２０を所定の箇所で切断したときの欠陥濃度分布を示している。図２（ｃ）において、横軸の濃度は、対数スケールであり、縦軸の深さ方向Ｘと交差する点は、濃度がゼロであるわけではない。図２（ｃ）に示すように、ダイオード２０においては、後述する方法によって半導体基板に導入された酸素（Ｏ）は、所定の深さで局所的に増加している。
　一方、ダイオード２０において、電子線照射によって導入された空孔によるＶＶ欠陥は、半導体基板の深さ方向全体に分布する。熱処理等により、空孔と酸素によるＶＯ欠陥が形成され、局所的にＶＯ欠陥の濃度が増加した分布となる。また、ＶＶ欠陥も酸素が導入された位置（深さｄ）で濃度が増加する。このように、空孔－酸素複合欠陥領域１１は、ＶＶ欠陥とＶＯ欠陥の複合欠陥領域である。
　なお、空孔－酸素複合欠陥領域１１におけるＶＶ、ＶＯ、Ｏの濃度関係は、図２（ｃ）に示したものに限るものではない。空孔－酸素複合欠陥領域１１におけるＶＶ、ＶＯ、Ｏの相対的な濃度関係は、形成条件により変化してもよい。例えば、ＶＶ欠陥がＶＯ欠陥より高濃度となってもよい。また、ＶＯ欠陥がドナーとなり、ｎ型ドリフト層１のドーピング濃度が局所的に増加してもよい。この場合、ＶＯ欠陥のドナーにより局所的にドーピング濃度が増加する箇所は、ｎ型フィールドストップ層としてもよい。このｎ型フィールドストップ層は、空乏層の広がりを抑制する効果を有する。
　本発明の空孔－酸素複合欠陥領域１１は、さらにその形成位置に特徴を有する。ダイオード２０にかかるｎ型半導体基板の比抵抗をρ、ｐｎ接合６の逆バイアス電圧をＶ、ｎ型半導体基板と同じ状態の基板からなるｎ型ドリフト層１のｐｎ接合６からの厚さをｔ、空孔－酸素複合欠陥領域１１のｐｎ接合６からの深さをｄとすると、ｎ型カソード層５から空孔－酸素複合欠陥領域１１に至る長さＲは、Ｒ＝ｔ－ｄである。
　ｐｎ接合６からｎ型ドリフト層１内に拡がる空乏層１５の幅Ｗが、Ｗ＝０．５４×√（ρ×Ｖ）で表されるとき、Ｗ、ｄ、ｔの関係は、Ｗ≦ｄ＜ｔで表される。ｎ型カソード層５から空孔－酸素複合欠陥領域１１に至る長さＲは、０＜Ｒ≦ｔ－Ｗで表される。このｎ型カソード層５からの深さＲの位置を中心に、空孔－酸素複合欠陥領域１１が設けられることにより、スイッチング損失を充分に低減し、ソフトリカバリ特性も得られるダイオード２０を実現することができる。
　なお、空孔－酸素複合欠陥領域１１は、典型的には図２に示すように、半導体基板の深さ方向に幅Ｄを有する領域である。この幅Ｄは、後述するように空孔－酸素複合欠陥領域１１における酸素濃度の分布幅であってもよく、酸素濃度がガウス分布等であれば、半値全幅（Ｆｕｌｌ　Ｗｉｄｔｈ　Ｈａｌｆ　Ｍａｘｉｍｕｍ、ＦＷＨＭ）であってもよい。
　特許文献１に記載された従来のライフタイム制御のように、逆回復電流のピーク値Ｉｒｐの低減だけによってスイッチング損失の低減を図ると、ソフトリカバリ化を図ることはできるが、充分なスイッチング損失の低減を得ることは難しい。本発明は、そこでさらに改良して、逆回復電流のピーク値Ｉｒｐを小さくするとともに、注入されたホールの寿命（ライフタイム）を適切に制御することが必要であるとの考えのもとになされている。
　上述した図８において説明したように、順電流Ｉａ×逆電圧Ｖａｋの波形を時間積分で比較すると、時間幅の狭いピークより時間幅の広いピークの時間積分による面積の方が２倍以上大きい。すなわち、スイッチング損失の低減はＩｒｐの低減だけでなく、上述した図７に示したＢ領域における逆電流減少速度ｄＩｒ／ｄｔを少し大きく（速く）すると、スイッチング損失をさらに低減することができる。
　これにより、上述した図７に示したＢ領域の逆電流減少速度ｄＩｒ／ｄｔを大きく（速く）するために、スイッチングの際のＢ領域の残留ホールを少なくすればよい。一方で、Ｂ領域の残留ホールを少なくし過ぎると、動作抵抗（順電圧Ｖｆ）が大きくなることがある。このため、ダイオード２０においては、ダイオードの定格電圧における最大の空乏層幅の外側に位置する残留ホールのみライフタイムを短くして、残留ホールを少なくするように調節する。これにより、ダイオード２０は、スイッチング損失を十分に低減し、ソフトリカバリ特性も得られ、順電圧（Ｖｆ）も大きくなり難いという効果を奏する。
（ダイオード２０の製造方法）
　次に、この発明にかかる半導体装置の製造方法として、実施の形態１のダイオード２０の製造方法について説明する。図４は、この発明にかかる実施の形態１のダイオード２０の製造フローを示す断面図である。実施の形態１において、ダイオード２０の定格電圧は１２００Ｖとするが、この定格電圧に限るものではない。以下、工程の順序に沿って製造方法を説明する。
　まず、図４（ａ）に示すように、シリコン製の半導体基板５０を用意する。半導体基板５０は、例えば、厚さが１３０μｍ、比抵抗が５５Ωｃｍの、ＦＺ（フロートゾーン）法により製造されたｎ型のＳｉ半導体基板を用いる。半導体基板５０は、ｎ型ドリフト層１を実現する。半導体基板５０は、ＦＺ法により製造されたものに限らず、ＣＺ（チョクラルスキー）法、ＭＣＺ（磁場印加型チョクラルスキー）法により製造されたものでもよい。実施の形態１においては、半導体基板５０によって、この発明にかかる第１導電型の半導体基板を実現することができる。
　８インチ以上の口径の半導体基板には、ＭＣＺ法が容易かつ濃度分布を精度よく製造でき、有利である。特に、ＣＺ法、ＭＣＺ法により製造された半導体基板は、ＦＺ法により製造された半導体基板よりも酸素を多く含む。ＦＺ法により製造された半導体基板の平均酸素濃度は１×１０15／ｃｍ3以下であるが、ＣＺ法、ＭＣＺ法により製造された半導体基板の平均酸素濃度は１×１０16／ｃｍ3以上である。特にＭＣＺ法により製造された半導体基板では、平均酸素濃度が１×１０17／ｃｍ3以上である。このため、この発明にかかる実施の形態１のダイオード２０における空孔－酸素複合欠陥領域１１を形成しやすい。
　次に、図４（ｂ）に示すように、半導体基板５０の表面５０ａに、ｐ型アノード層とエッジ終端部１０とを形成する。エッジ終端部１０の表面には、熱酸化あるいは堆積法により、絶縁膜の機能を有する酸化膜８を形成する。さらに、ｐ型アノード層４と接触するアノード電極２、表面パシベーション膜等を形成し、表面構造を完成させる。
　次に、図４（ｃ）に示すように、半導体基板５０の厚さを薄くする。半導体基板５０は、半導体基板５０の裏面５０ｂから、バックグラインドによる研削、裏面エッチングあるいはこれらの組合せ等の方法によって厚さを薄くする。これにより、半導体基板５０は、薄くする前の裏面５０ｂから、図４（ｃ）において矢印５１で示す方向に、符号５２で示す研削面まで薄くされる。
　次に、図４（ｄ）に示すように、高濃度酸素領域５４を形成する。高濃度酸素領域５４は、例えば、半導体基板５０の研削面５２から、符号５３で示すように、半導体基板５０の内部に酸素をイオン注入して導入することにより形成する。
　次に、図４（ｅ）に示すように、空孔形成領域５５を半導体基板５０の全体に形成する。空孔形成領域５５は、例えば、半導体基板５０の表面から電子線照射１２を行うことによって形成することができる。電子線照射１２は、半導体基板５０の裏面から行ってもよい。
　次に、図４（ｆ）に示すように、空孔－酸素複合欠陥領域１１を形成する。空孔－酸素複合欠陥領域１１は、例えば、半導体基板５０を３００～４００℃の範囲の所定温度で熱処理（アニール）することによって形成する。この場合、図４（ｆ）に示す酸素通過領域５６は、酸素が通過していないｎ型ドリフト層１よりも酸素濃度が多い場合があり、ｎ型ドリフト層１よりもＶＯ欠陥が若干高くなる場合がある。
　図４（ｆ）に示した工程においては、さらに、ｎ型ドリフト層１より高濃度のｎ型カソード層５を形成する。ｎ型ドリフト層１より高濃度のｎ型カソード層５は、例えば、研削面５２にリン等のｎ型ドーパントをイオン注入により導入し、レーザーアニール等により電気的に活性化させることにより形成する。
　最後に、図４（ｇ）に示すように、研削面５２にカソード電極３を形成する。カソード電極３は、研削面５２のｎ型カソード層５に接するように形成する。
　定格耐圧１２００Ｖのダイオード２０は、例えば、電源電圧６００Ｖの電力変換装置に用いられる。このため、比抵抗ρ＝５５Ωｃｍ、Ｖ＝６００Ｖとすると、ｐ型アノード層４底部からｎ型ドリフト層１内に拡がる空乏層１５の幅Ｗは、式）Ｗ＝０．５４×√（ρ×Ｖ）から、Ｗ＝０．５４×√（５５×６００）＝９８μｍとなる。ｐｎ接合６面からの、ｎ型ドリフト層１の厚さをｔとし、空孔－酸素複合欠陥領域１１の深さをｄとすると、空孔－酸素複合欠陥領域１１が形成される深さは、Ｗ≦ｄ＜ｔで表される。
　これをこの発明にかかる実施の形態１のダイオード２０に適用すると、空孔－酸素複合欠陥領域１１が設けられる深さは、ｐ型アノード層４底部（ｐｎ接合６）から９８μｍ以上１３０μｍ以内の範囲となる。図２に示したダイオード２０では、４×１０17ｃｍ3の酸素濃度を有する空孔－酸素複合欠陥領域１１を、ｐ型アノード層４の底部（ｐｎ接合６のこと）から１１０μｍの深さに幅５μｍの酸素のイオン注入により形成した。
　研削面５２からの酸素の注入深さは２０μｍ（１３０－１１０μｍ）となるので、酸素をイオン注入するときの加速エネルギーは、約３０ＭｅＶである。このような加速エネルギーは、線形加速器、サイクロトロン加速器等で得ることができる。このとき、深さ方向（注入方向）のＦＷＨＭは０．７μｍである。ただし、熱処理により若干酸素が拡散するので、酸素の分布幅は約１．０μｍとなる。よって、空孔－酸素複合欠陥領域１１の幅Ｄは、約１．０～２．０μｍとなる。
　なお、酸素のイオン注入により、半導体基板の裏面から、酸素が通過するｎ型カソード層５、ｎ型ドリフト層１、および、空孔－酸素複合欠陥領域１１は、格子欠陥にダメージが導入されるため、空孔－酸素複合欠陥領域１１の幅Ｄはさらに広がり、約２．０～１０μｍと考えても構わない。
　また、イオン注入する酸素のドーズ量は、例えば１×１０11／ｃｍ2～１×１０14／ｃｍ2であってもよい。この場合、ｎ型カソード層５から深さＲにおける空孔－酸素複合欠陥領域１１の最大酸素濃度は、１×１０16／ｃｍ2～１×１０19／ｃｍ2であってもよい。また、ＶＯ欠陥の濃度は、酸素濃度と同程度か、あるいは空孔と結合しているため酸素濃度よりも低くなり、例えば１×１０14／ｃｍ2～１×１０17／ｃｍ2であってもよい。さらに、空孔－酸素複合欠陥領域１１のＶＶ欠陥の濃度は、例えば１×１０14／ｃｍ2～１×１０17／ｃｍ2であってもよい。また、空孔－酸素複合欠陥領域１１のＶＶ欠陥の濃度は、ＶＯ欠陥の濃度より低くてもよく、あるいは高くてもよい。
　図４に示した工程では説明を省いたが、ダイオード２０において、ｐ型のガードリング７は、図示しない酸化膜をマスクとしてボロンを加速電圧５０ｋＶで、ドーズ量１．３×１０13ｃｍ-2のイオン注入とドライブ拡散により形成した。また、ダイオード２０において、ｐアノード層４を図示しない酸化膜をマスクとしてボロンを加速電圧は５０ｋＶで、ドーズ量１×１０13ｃｍ-2のイオン注入とドライブ拡散により形成した。このｐアノード層４とｐガードリング７の深さはそれぞれ約３μｍ、４μｍとした。
　また、ｐ型アノード層４とｎ型ドリフト層１の境界には、ｐｎ接合６が形成される。Ｓｉ半導体基板表面と交わるｐｎ接合のエッジ終端６ａの外側には、ｐ型アノード層４を取り巻くように、所定の間隔を置いて複数ｐ型のガードリング７を設ける。ｐｎ接合のエッジ終端を６ａとガードリング７との間、およびガードリング間の表面には、酸化膜８が被覆される。
　その後、ライフタイムを調整するために、電子線照射１２と熱処理を施した。電子線照射量は加速電圧４．２ＭｅＶで６０ｋＧｙで、結晶欠陥の緩和のための熱処理を３６０℃、１時間とした。なお、電子線照射の加速電圧は１～８ＭｅＶ程度であってもよく、電子線照射量は２０～６００ｋＧｙ程度であってもよい。ｎ型カソード層５は裏面からリンを１×１０15ｃｍ2のドーズ量でイオン注入した後、０．５μｍの深さに拡散して形成した。
　アノード電極２をＡｌ－Ｓｉ膜で、カソ－ド電極３をＴｉ、ＮｉおよびＡｕで、それぞれ真空蒸着により形成した。図示されないが、酸化膜８の開口部を介してガードリング７のそれぞれの表面に接するアノード電極膜と同時形成によるフィールドプレート３０が設けられることも好ましい。空孔－酸素複合欠陥領域１１以外の領域および層、電極膜などは前述の説明以外の他の公知の技術により適宜形成することもできる。
　図３は、この発明にかかる実施の形態１の製造方法により製造したダイオード２０の逆回復特性を示す説明図である。図９は、比較例ダイオードの逆回復特性を示す説明図である。比較例ダイオードは、ダイオード２０との比較のため、高濃度酸素領域をｐ型アノード層４の下方５μｍの位置に形成し電子線照射１２により空孔－酸素複合欠陥領域として形成されている。
　比較用ダイオードのその他の製造条件は、ダイオード２０と同じにした。図３および図９に示すように、比較例ダイオードのスイッチング損失は４２ｍＪであるのに対し、ダイオード２０のスイッチング損失は２６ｍＪであった。ダイオード２０および比較例ダイオードは、ともに、スパイク状のサージ電圧が抑えられ、かつソフトリカバリ特性も得られているが、ダイオード２０では、比較例ダイオードに比べて、スイッチング損失がいっそう低減していることが判る。さらに、ダイオード２０においては、順電圧降下（Ｖｆ）不良の発生がないことも確認された。
　（実施の形態２）
　次に、この発明にかかる実施の形態２のダイオードについて説明する。この発明にかかる実施の形態２のダイオードは、上述した実施の形態１に記載のダイオード２０における空孔－酸素複合欠陥領域１１を、電子線照射から白金の熱拡散に代えて製造されている。白金の熱拡散工程前は、上述した実施の形態１と同じとしてよい。
　実施の形態２のダイオードの製造に際しては、半導体基板５０の裏面にｎ型カソード層５を形成する前に、白金を１重量％含有したペーストを塗布し、１０００℃で３時間の熱処理を行うことによって、半導体基板５０に白金を熱拡散させた。この熱拡散により、白金が、半導体基板５０の裏面から２５μｍ程度拡散し、裏面から２０μｍ程度の位置に形成されている高濃度酸素領域に結晶欠陥を形成するため、空孔－酸素複合欠陥領域１１とすることができる。
　実施の形態２に示す方法によって製造された、空孔－酸素複合欠陥領域１１を備えるダイオード２０は、スイッチング損失が２８ｍＪであり、ソフトリカバリ特性も示すことができた。また、実施の形態２に示す方法によって製造されたダイオードにおいては、順電圧降下（Ｖｆ）不良が発生していないことを確認した。
　以上説明したように、実施の形態１、２に記載のダイオード２０によれば、動作抵抗を大きくすることなく、スイッチング損失の低減とソフトリカバリ特性との両立が図られたダイオード２０を、安価で簡単なプロセスで得ることができる。
　以上のように、この発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置などに使用される電力用のダイオードおよび電力用ダイオードを内蔵する半導体装置および半導体装置の製造方法に有用であり、特に、高電圧・大電流の電力変換装置などに使用される電力用のダイオードおよび電力用ダイオードを内蔵する半導体装置および半導体装置の製造方法に適している。
　１　　　ｎ型ドリフト層
　２　　　アノード電極
　３　　　カソード電極
　４　　　ｐ型アノード層
　５　　　ｎ型カソード層
　６　　　ｐｎ接合
　６ａ　　エッジ終端
　７　　　ガードリング
　８　　　酸化膜
　９　　　活性部
　１０　　エッジ終端部
　１１　　空孔－酸素複合欠陥領域
　１２　　電子線照射
　１５　　空乏層
　２０　　ダイオード
　３０　　フィールドプレート
　５０　　半導体基板
　５０ａ　表面
　５０ｂ　裏面
　５２　　研削面
　５３　　イオン注入
　５４　　高濃度酸素領域
　５５　　空孔形成領域
　５６　　酸素通過領域

Claims (7)

  1. 　第１導電型の半導体基板と、
    　前記半導体基板の第１主面側に形成された第１導電型のドリフト層と、
    　前記ドリフト層に沿って選択的に形成され、前記ドリフト層より低抵抗の第２導電型アノード層と、
    　前記半導体基板の第２主面側の表面層に形成され、前記ドリフト層と接する第１導電型のカソード層と、
    　空孔と酸素との複合欠陥で形成された空孔－酸素複合欠陥領域と、
    　を備えた半導体装置であって、
    　前記空孔－酸素複合欠陥領域は、
    　前記カソード層と前記ドリフト層との境界面から前記半導体基板の第１主面に向かう方向の深さがＲであり、
    　前記半導体基板の比抵抗をρ、前記アノード層と前記ドリフト層とのｐｎ接合から前記カソード層までの厚さをｔ、前記ｐｎ接合に印加される逆バイアス電圧Ｖで前記ｐｎ接合から前記ドリフト層内に拡がる空乏層幅が０．５４×√（ρ×Ｖ）であるＷに対して、０＜Ｒ≦ｔ－Ｗで表される深さに設けられていることを特徴とする半導体装置。
  2. 　前記空孔－酸素複合欠陥領域は、ＶＶ欠陥とＶＯ欠陥との複合欠陥により形成されていることを特徴とする請求項１記載の半導体装置。
  3. 　前記空孔－酸素複合欠陥領域は、前記空孔－酸素複合欠陥領域に重金属を拡散させて形成される再結合中心として機能する複合欠陥を備えていることを特徴とする請求項１に記載の半導体装置。
  4. 　前記重金属拡散は、白金拡散であることを特徴とする請求項３に記載の半導体装置。
  5. 　前記第１導電型半導体基板の一方の主面に選択的に前記半導体基板より低抵抗の第２導電型領域を有するデバイスがダイオードまたはダイオードを含む半導体装置であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 　第１導電型の半導体基板と、
    　前記半導体基板の第１主面側に形成された第１導電型のドリフト層と、
    　前記ドリフト層に沿って選択的に形成され、前記ドリフト層より低抵抗の第２導電型アノード層と、
    　前記半導体基板の第２主面側の表面層に形成され、前記ドリフト層と接する第１導電型のカソード層と、
    　空孔と酸素との複合欠陥で形成された空孔－酸素複合欠陥領域と、
    　を備え、
    　前記空孔－酸素複合欠陥領域は、
    　前記カソード層と前記ドリフト層との境界面から前記半導体基板の第１主面に向かう方向の深さがＲであり、
    　前記半導体基板の比抵抗をρ、前記アノード層と前記ドリフト層とのｐｎ接合から前記カソード層までの厚さをｔ、前記ｐｎ接合に印加される逆バイアス電圧Ｖで前記ｐｎ接合から前記ドリフト層内に拡がる空乏層幅が０．５４×√（ρ×Ｖ）であるＷに対して、０＜Ｒ≦ｔ－Ｗで表される深さに設けられている半導体装置の製造方法であって、
    　前記空孔－酸素複合欠陥領域を、
    　局所的に高濃度である酸素を含む高濃度酸素領域を酸素のイオン注入により所定の位置に形成した後、電子線照射によりライフタイムを低下させることによって形成することを特徴とする半導体装置の製造方法。
  7. 　第１導電型の半導体基板と、
    　前記半導体基板の第１主面側に形成された第１導電型のドリフト層と、
    　前記ドリフト層に沿って選択的に形成され、前記ドリフト層より低抵抗の第２導電型アノード層と、
    　前記半導体基板の第２主面側の表面層に形成され、前記ドリフト層と接する第１導電型のカソード層と、
    　空孔と酸素との複合欠陥で形成された空孔－酸素複合欠陥領域と、
    　を備え、
    　前記空孔－酸素複合欠陥領域は、
    　前記カソード層と前記ドリフト層との境界面から前記半導体基板の第１主面に向かう方向の深さがＲであり、
    　前記半導体基板の比抵抗をρ、前記アノード層と前記ドリフト層とのｐｎ接合から前記カソード層までの厚さをｔ、前記ｐｎ接合に印加される逆バイアス電圧Ｖで前記ｐｎ接合から前記ドリフト層内に拡がる空乏層幅が０．５４×√（ρ×Ｖ）であるＷに対して、０＜Ｒ≦ｔ－Ｗで表される深さに設けられている半導体装置の製造方法であって、
    　前記空孔－酸素複合欠陥領域を、
    　局所的に高濃度である酸素を含む高濃度酸素領域を酸素のイオン注入により所定の位置に形成した後、重金属拡散を行いライフタイムを低下させることによって形成することを特徴とする半導体装置の製造方法。
PCT/JP2015/072917 2014-09-04 2015-08-13 半導体装置および半導体装置の製造方法 WO2016035531A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112015000610.9T DE112015000610T5 (de) 2014-09-04 2015-08-13 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201580011623.1A CN106062966B (zh) 2014-09-04 2015-08-13 半导体装置及半导体装置的制造方法
JP2016546400A JP6237915B2 (ja) 2014-09-04 2015-08-13 半導体装置および半導体装置の製造方法
US15/246,595 US9870923B2 (en) 2014-09-04 2016-08-25 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-180373 2014-09-04
JP2014180373 2014-09-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/246,595 Continuation US9870923B2 (en) 2014-09-04 2016-08-25 Semiconductor device and method of manufacturing the semiconductor device

Publications (1)

Publication Number Publication Date
WO2016035531A1 true WO2016035531A1 (ja) 2016-03-10

Family

ID=55439597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/072917 WO2016035531A1 (ja) 2014-09-04 2015-08-13 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9870923B2 (ja)
JP (1) JP6237915B2 (ja)
CN (1) CN106062966B (ja)
DE (1) DE112015000610T5 (ja)
WO (1) WO2016035531A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157935A1 (ja) * 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
JP2017208490A (ja) * 2016-05-19 2017-11-24 ローム株式会社 高速ダイオード及びその製造方法
WO2022158114A1 (ja) * 2021-01-22 2022-07-28 株式会社日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
WO2023112571A1 (ja) * 2021-12-15 2023-06-22 株式会社日立パワーデバイス 半導体装置および電力変換装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406452B2 (ja) * 2015-06-30 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
CN106449729B (zh) * 2016-08-22 2019-04-30 湖南大学 一种半导体结构以其制作方法
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
JP6911453B2 (ja) * 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
CN108183135B (zh) * 2017-12-28 2020-10-23 重庆平伟伏特集成电路封测应用产业研究院有限公司 一种高频快恢复二极管及其制造方法
CN111095565B (zh) * 2018-02-16 2023-04-07 富士电机株式会社 半导体装置
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法
CN112117189A (zh) * 2020-09-14 2020-12-22 瑞能半导体科技股份有限公司 二极管及其制备方法
JP7515428B2 (ja) * 2021-02-16 2024-07-12 三菱電機株式会社 半導体装置およびその製造方法
CN114122111B (zh) * 2022-01-26 2022-05-03 江苏游隼微电子有限公司 一种具有寄生二极管的mos栅控晶闸管及制备方法
CN115224105A (zh) * 2022-06-09 2022-10-21 深圳基本半导体有限公司 一种快恢复二极管及其制作方法和应用
CN116153969A (zh) * 2023-03-03 2023-05-23 深圳吉华微特电子有限公司 抗单粒子烧毁高压快恢复二极管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603189B2 (en) 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2010092991A (ja) 2008-10-06 2010-04-22 Toyota Central R&D Labs Inc ダイオード
DE102009051828B4 (de) * 2009-11-04 2014-05-22 Infineon Technologies Ag Halbleiterbauelement mit Rekombinationszone und Graben sowie Verfahren zu dessen Herstellung
US9064711B2 (en) * 2011-06-09 2015-06-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for fabricating semiconductor device
EP2782121B1 (en) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157935A1 (ja) * 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
JPWO2016157935A1 (ja) * 2015-04-02 2017-04-27 三菱電機株式会社 電力用半導体装置の製造方法
JP2017208490A (ja) * 2016-05-19 2017-11-24 ローム株式会社 高速ダイオード及びその製造方法
WO2022158114A1 (ja) * 2021-01-22 2022-07-28 株式会社日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP2022112689A (ja) * 2021-01-22 2022-08-03 株式会社 日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP7589879B2 (ja) 2021-01-22 2024-11-26 ミネベアパワーデバイス株式会社 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
US12315728B2 (en) 2021-01-22 2025-05-27 Hitachi Power Semiconductor Device, Ltd. Method for manufacturing semiconductor device, semiconductor device, semiconductor module, and power conversion device
WO2023112571A1 (ja) * 2021-12-15 2023-06-22 株式会社日立パワーデバイス 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP6237915B2 (ja) 2017-11-29
CN106062966B (zh) 2019-04-26
DE112015000610T5 (de) 2016-11-17
US9870923B2 (en) 2018-01-16
JPWO2016035531A1 (ja) 2017-04-27
US20160365250A1 (en) 2016-12-15
CN106062966A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
US11823898B2 (en) Semiconductor device and method for manufacturing the same
EP3242330B1 (en) Diode and power convertor using the same
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6015745B2 (ja) 半導体装置の製造方法
JP5104314B2 (ja) 半導体装置およびその製造方法
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
WO2013141141A1 (ja) 半導体装置の製造方法
JPWO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
JP2009176892A (ja) 半導体装置およびその製造方法
WO2012081664A1 (ja) 半導体装置およびその製造方法
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20140117406A1 (en) Reverse blocking mos semiconductor device and manufacturing method thereof
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP3952452B2 (ja) 半導体装置の製造方法
JP2011507301A (ja) ダイオード
CN108417623B (zh) 含半绝缘区的igbt及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15837790

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112015000610

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 2016546400

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 15837790

Country of ref document: EP

Kind code of ref document: A1