CN108183135B - 一种高频快恢复二极管及其制造方法 - Google Patents

一种高频快恢复二极管及其制造方法 Download PDF

Info

Publication number
CN108183135B
CN108183135B CN201711465726.2A CN201711465726A CN108183135B CN 108183135 B CN108183135 B CN 108183135B CN 201711465726 A CN201711465726 A CN 201711465726A CN 108183135 B CN108183135 B CN 108183135B
Authority
CN
China
Prior art keywords
layer
bsit
ring
diffusion
diffusion ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711465726.2A
Other languages
English (en)
Other versions
CN108183135A (zh
Inventor
王兴龙
王利军
邓令
刘章利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Original Assignee
Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd filed Critical Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Priority to CN201711465726.2A priority Critical patent/CN108183135B/zh
Publication of CN108183135A publication Critical patent/CN108183135A/zh
Application granted granted Critical
Publication of CN108183135B publication Critical patent/CN108183135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高频快恢复二极管,该二极管在衬底层上设置有与衬底层导电类型相同的外延层,在外延层上设置有M个扩散环,扩散环的导电类型与外延层的导电类型相反,在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,掺杂层横向延伸入相应扩散环内部一定距离,在掺杂层之上设置有第一金属层形成肖特基势垒;在形成的器件表面垫积绝缘保护层,绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在绝缘保护层上设置有正面金属层;在衬底层之下设置有背面金属层。本发明能够降低正向电压导通时的损耗,大幅度降低反向漏电,以及大幅度提高反向耐压。

Description

一种高频快恢复二极管及其制造方法
技术领域
本发明涉及一种二极管技术领域,特别是涉及一种高频快恢复二极管及其制造方法。
背景技术
目前,传统的肖特基二极管(Schottky diode)的结构,肖特基势垒为位于表层金属与硅外延层之间形成的一个肖特基势垒。在正向电压时可以导通大正向电流;而在反向电压的情况下阻止电流流通,只有少量的反向漏电发生。但当反向偏压加大,反向漏电会随着加大,而且传统的肖特基二极管结构反向电压值一般在300V以下,但因其势垒层的存在,恢复时间普遍很小(TRR<15ns),具有高频应用特性。而目前随着电路应用要求的不断提升中对二极管高频、高耐压的性能需求不断提高。常规的FR系列虽然电压能够达到1000V以上,但其TRR能力依然在百纳秒级;而HER/SF等系列虽然能够实现几十纳秒级,但正向电压偏大且工艺实现参数一致性的能力较差。
为了克服以上应用问题,同时降低正向电压导通时的损耗,设计出达到反向漏电大幅度降低的目的,大幅度提高反向耐压,是现目前亟待解决的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题,特别创新地提出了一种高频快恢复二极管,该二极管包括衬底层,在衬底层上设置有与衬底层导电类型相同的外延层,在外延层上设置有M个扩散环,所述扩散环的导电类型与外延层的导电类型相反,所述M为不小于3的正整数,
当M=3时,所述扩散环包括BSIT结构扩散环,
当M≠3时,包括BSIT结构扩散环,或包括BSIT结构扩散环和增压环;
在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,所述掺杂层横向延伸入相应扩散环内部一定距离,在所述掺杂层之上设置有第一金属层形成肖特基势垒;
在形成的器件表面垫积绝缘保护层,所述绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在所述绝缘保护层上设置有正面金属层;
在所述衬底层之下设置有背面金属层。
本发明具有BSIT结构的常关断特性与肖特基势垒的快恢复特性,通过设置增压环提高了耐压特性。
在本发明的一种优选实施方式中,所述M=7。此时可以是1个BSIT结构扩散环,4个增压环,增压环为BSIT结构扩散环提供一定的电压,为正向导通时提供更快导通的条件,同时提高了耐压特性。
在本发明的一种优选实施方式中,扩散环的参数:长度为10um、深度为20~22um、浓度为5~7×1016cm-3
在本发明的一种优选实施方式中,掺杂层的参数:深度为1~2um,宽度为4~5um,浓度为5~7×1016cm-3
保证本发明BSIT结构的常关断特性与肖特基势垒的快恢复特性,通过设置增压环提高了耐压特性的实现。
在本发明的一种优选实施方式中,增压环之间或增压环与BSIT结构扩散环之间距离为11um。保证增压效果。
在本发明的一种优选实施方式中,同一BSIT结构扩散环的相邻环之间距离为3~4um。保证实现BSIT结构的常关断特性。
在本发明还公开了一种高频快恢复二极管的制造方法,该制造方法包括以下步骤:
S1,在衬底层上制备与衬底层导电类型相同的外延层;
S2,在外延层通过扩散形成M个与外延层导电类型相反的扩散环,所述M为不小于3的正整数,
当M=3时,所述扩散环包括BSIT结构扩散环,
当M≠3时,包括BSIT结构扩散环,或包括BSIT结构扩散环和增压环;
S3,在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,所述掺杂层横向延伸入相应扩散环内部一定距离;
S4,在所述掺杂层之上设置第一金属层形成肖特基势垒,在形成的器件表面垫积绝缘保护层,所述绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在所述绝缘保护层上设置有正面金属层;
S5,根据封装形式的要求进行相应的背面减薄;
S6,对衬底下表面金属化。
该制作工艺简单,易于实现。制备出的结构具有BSIT结构的常关断特性与肖特基势垒的快恢复特性,通过设置增压环提高了耐压特性。
综上所述,由于采用了上述技术方案,本发明的有益效果是:本发明能够降低正向电压导通时的损耗,大幅度降低反向漏电,以及大幅度提高反向耐压。
附图说明
图1是本发明高频快恢复二极管的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,除非另有规定和限定,需要说明的是,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
本发明提供了一种高频快恢复二极管,该二极管包括衬底层,在衬底层上设置有与衬底层导电类型相同的外延层,在外延层上设置有M个扩散环,扩散环的导电类型与外延层的导电类型相反,M为不小于3的正整数。
其中,衬底层为N+型掺杂,外延层为N-型掺杂,扩散环为P型掺杂,第一金属层为铂或者钼,正面金属层或反面金属层为铬、铝、金、铂、镍、钛之一或任意组合,P型掺杂为在半导体中掺杂硼,N型掺杂为在半导体中掺杂磷。
当M=3时,扩散环包括BSIT结构扩散环;
当M≠3时,包括BSIT结构扩散环,或包括BSIT结构扩散环和增压环;
在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,掺杂层横向延伸入相应扩散环内部一定距离,在掺杂层之上设置有第一金属层形成肖特基势垒;
在形成的器件表面垫积绝缘保护层,绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在绝缘保护层上设置有正面金属层;
在衬底层之下设置有背面金属层。
在本发明的一种优选实施方式中,M=7。在本实施方式中,如图1所示,包括N+型衬底,在N+型衬底上设置有N-型外延层,在N-型外延层设置有7个P型掺杂,其中将3、4、5整体看作为BSIT结构扩散环,将1、2、4、7各自单独为增压环;在BSIT结构扩散环中,3与4之间设置有N型掺杂层,N型掺杂延伸至3和4内部一定距离(该距离为0.1~1.0um,优选0.5um),4与5之间同样设置有N型掺杂,N型掺杂并延伸至4和5内部一定距离;还包括在N型掺杂层之上设置的铂金属层(N型掺杂层与铂金属层之间存在Pt肖特基势垒),以及在形成的器件表面垫积的二氧化硅层,二氧化硅层上设置有贯通至铂金属层和扩散环的金属接触孔,在二氧化硅层上和N+型衬底之下设置有铝层。
当M=7时,从左往右依次编号为1~7,其中,将1~3整体看作为BSIT结构扩散环,5~7单独为BSIT结构扩散环,4单独为增压环;也可以将1~3整体看作为BSIT结构扩散环,4~7单独为增压环;还可以将2~4整体看作为BSIT结构扩散环,1、5~7单独为增压环;还可以将2~5整体看作为BSIT结构扩散环,1、6~7单独为增压环;还可以将1~5整体看作为BSIT结构扩散环,6~7单独为增压环。有各种各样的组合方式,在此不再列举。
在本发明的一种优选实施方式中,扩散环的参数:长度为10um、深度为20~22um、浓度为5~7×1016cm-3。在本实施方式中,扩散环的宽度与掺杂层的长度相同,根据外延层的宽度确定,优选为5~9um,其外延层的长度根据扩散环实际个数的情况进行设定。
在本发明的一种优选实施方式中,掺杂层的参数:深度为1~2um,宽度为4~5um,浓度为5~7×1016cm-3
在本发明的一种优选实施方式中,增压环之间或增压环与BSIT结构扩散环之间距离为11um。
在本发明的一种优选实施方式中,同一BSIT结构扩散环的相邻环之间距离为3~4um。
在本发明还公开了一种高频快恢复二极管的制造方法,包括以下步骤:
S1,在衬底层上制备与衬底层导电类型相同的外延层;
S2,在外延层通过扩散形成M个与外延层导电类型相反的扩散环,M为不小于3的正整数,
当M=3时,扩散环包括BSIT结构扩散环,
当M≠3时,包括BSIT结构扩散环,或包括BSIT结构扩散环和增压环;
S3,在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,掺杂层横向延伸入相应扩散环内部一定距离;
S4,在掺杂层之上设置第一金属层形成肖特基势垒,在形成的器件表面垫积绝缘保护层,绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在绝缘保护层上设置有正面金属层;
S5,根据封装形式的要求进行相应的背面减薄;
S6,对衬底下表面金属化。
在本发明的一种优选实施方式中,步骤S2中形成扩散环的方法,包括以下步骤:
S11,在外延层上表面氧化形成二氧化硅层;
S12,在二氧化硅层上表面涂上光刻胶,形成光刻胶层;
S13,再在光刻胶层的上表面设置第一掩膜版,第一掩膜版包括7个曝光区域,长为10um,宽为8um,对其进行曝光,对其进行曝光,显影后腐蚀二氧化硅层,再去除光刻胶;
S14,将元素A(例如硼)通过预沉淀、再分布形成M个扩散环。
在本发明的一种优选实施方式中,步骤S3中形成掺杂层的方法,包括以下步骤:
S21,在外延层上表面和扩散环上表面氧化形成二氧化硅层;
S22,在二氧化硅层上表面涂上光刻胶,形成光刻胶层;
S23,再在光刻胶层的上表面设置第二掩膜版,第二掩膜版包括至少2个曝光区域,长为8um,宽为4um,对其进行曝光,对其进行曝光,显影后腐蚀二氧化硅层,再去除光刻胶;
S24,将元素B(例如磷)通过预沉淀、再分布形成与外延层导电类型相同的掺杂层。
在电路应用上可以替代现有的FR、HER系列二极管;可以在轴向式、贴片式、扁桥式等多种二极管封装形式上使用。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (7)

1.一种高频快恢复二极管,其特征在于,包括衬底层,在衬底层上设置有与衬底层导电类型相同的外延层,在外延层上设置有M个扩散环,所述扩散环的导电类型与外延层的导电类型相反,所述M为不小于3的正整数,
当M=3时,所述扩散环包括BSIT结构扩散环,
当M≠3时,包括BSIT结构扩散环,或包括BSIT结构扩散环和增压环,且BSIT结构扩散环和增压环之间有各种组合方式;
在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,所述掺杂层横向延伸入相应扩散环内部一定距离,在所述掺杂层之上设置有第一金属层形成肖特基势垒;
在形成的器件表面垫积绝缘保护层,所述绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在所述绝缘保护层上设置有正面金属层;
在所述衬底层之下设置有背面金属层。
2.根据权利要求1所述的高频快恢复二极管,其特征在于,所述M=7。
3.根据权利要求1所述的高频快恢复二极管,其特征在于,扩散环的参数:长度为10um、深度为20~22um、浓度为5~7×1016cm-3
4.根据权利要求1所述的高频快恢复二极管 ,其特征在于,掺杂层的参数:深度为1~2um,宽度为4~5um,浓度为5~7×1016cm-3
5.根据权利要求1所述的高频快恢复二极管,其特征在于,增压环之间或增压环与BSIT结构扩散环之间距离为11um。
6.根据权利要求1所述的高频快恢复二极管,其特征在于,同一BSIT结构扩散环的相邻环之间距离为3~4um。
7.根据权利要求1所述的高频快恢复二极管的制造方法,其特征在于,包括以下步骤:
S1,在衬底层上制备与衬底层导电类型相同的外延层;
S2,在外延层通过扩散形成M个与外延层导电类型相反的扩散环,所述M为不小于3的正整数,
当M=3时,所述扩散环包括BSIT结构扩散环,
当M≠3时,包括BSIT结构扩散环,或包括BSIT结构扩散环和增压环,且BSIT结构扩散环和增压环之间有各种组合方式;
S3,在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层,所述掺杂层横向延伸入相应扩散环内部一定距离;
S4,在所述掺杂层之上设置第一金属层形成肖特基势垒,在形成的器件表面垫积绝缘保护层,所述绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔,在所述绝缘保护层上设置有正面金属层;
S5,根据封装形式的要求进行相应的背面减薄;
S6,对衬底下表面金属化。
CN201711465726.2A 2017-12-28 2017-12-28 一种高频快恢复二极管及其制造方法 Active CN108183135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711465726.2A CN108183135B (zh) 2017-12-28 2017-12-28 一种高频快恢复二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711465726.2A CN108183135B (zh) 2017-12-28 2017-12-28 一种高频快恢复二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN108183135A CN108183135A (zh) 2018-06-19
CN108183135B true CN108183135B (zh) 2020-10-23

Family

ID=62548805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711465726.2A Active CN108183135B (zh) 2017-12-28 2017-12-28 一种高频快恢复二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN108183135B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153894B (zh) * 2023-10-26 2024-02-13 无锡昌德微电子股份有限公司 一种中高压肖特基二极管芯片结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887346A (zh) * 2012-12-24 2014-06-25 比亚迪股份有限公司 一种肖特基二极管及其制造方法
CN104637942A (zh) * 2013-11-08 2015-05-20 胜普电子股份有限公司 快速恢复整流器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237915B2 (ja) * 2014-09-04 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887346A (zh) * 2012-12-24 2014-06-25 比亚迪股份有限公司 一种肖特基二极管及其制造方法
CN104637942A (zh) * 2013-11-08 2015-05-20 胜普电子股份有限公司 快速恢复整流器

Also Published As

Publication number Publication date
CN108183135A (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
CN103515451B (zh) 双凹沟槽式肖特基势垒元件
CN104851921B (zh) 一种垂直结构的GaN基肖特基二极管及其制作方法
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
CN108346688A (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN108292669B (zh) 关断型功率半导体器件及其制造方法
US10396245B2 (en) Light emitting element having a conductive pattern and fabrication method thereof
CN110600535A (zh) 一种肖特基二极管芯片及其制备方法
CN108183135B (zh) 一种高频快恢复二极管及其制造方法
CN106449775A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
CN113675084A (zh) 混合PiN结肖特基二极管及其P型欧姆接触的制备方法
CN104321880B (zh) 电流孔径二极管及其制作方法
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN211045445U (zh) 一种垂直导通氮化镓功率二极管
CN111081758B (zh) 降低导通电阻的SiC MPS结构及制备方法
CN110556431A (zh) 一种垂直导通氮化镓功率二极管及其制备方法
CN111863936B (zh) 一种氮化镓基结势垒肖特基二极管及其制备方法
CN210272370U (zh) 一种肖特基二极管芯片
CN109509706B (zh) 一种碳化硅二极管的制备方法及碳化硅二极管
CN111106181B (zh) 快恢复二极管及其制备方法
CN208422941U (zh) 一种基于p型透明栅极GaN基紫外探测器
CN105870205A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant