CN111106181B - 快恢复二极管及其制备方法 - Google Patents
快恢复二极管及其制备方法 Download PDFInfo
- Publication number
- CN111106181B CN111106181B CN201811256125.5A CN201811256125A CN111106181B CN 111106181 B CN111106181 B CN 111106181B CN 201811256125 A CN201811256125 A CN 201811256125A CN 111106181 B CN111106181 B CN 111106181B
- Authority
- CN
- China
- Prior art keywords
- fast recovery
- recovery diode
- region
- area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 66
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 230000001413 cellular effect Effects 0.000 claims abstract 4
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 18
- 238000000151 deposition Methods 0.000 description 16
- 238000000059 patterning Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了快恢复二极管及其制备方法，该快恢复二极管包括元胞区、围绕所述元胞区设置的主结区和围绕所述主结区设置的终端区，其中，在所述主结区的周向方向上，所述主结区包括多个间隔设置的第一掺杂区，多个所述第一掺杂区与所述元胞区中的有源区同层设置。在主结区中，间隔设置多个第一掺杂区，形成向四周发散的第一掺杂区，在保证耐压功能的同时，有效降低了主结区的电荷注入效率，降低了主结区的电阻率，从而有效改善了电流集边效应，同时，向四周发散的第一掺杂区，大大的减小了主结区所占用的面积，降低了快恢复二极管的成本，还减小了采用该快恢复二极管的封装模块以及应用系统的尺寸和成本。
Description
技术领域
本发明涉及半导体技术领域，具体的，涉及快恢复二极管及其制备方法。
背景技术
快恢复二极管作为新一代电力半导体器件具有高频率、高电压、大电流、低损耗和低电磁干扰等优点，广泛的应用于电力电子电路中，与三端高频功率开关器件(如功率MOSFET，IGBT等)配合使用起续航嵌位和高频整流作用。近年来，随着应用端对高压、过电流能力以及成本的要求的提高，快恢复二极管的电流集边效应使得应用端测试失效率居高不下。为了改善快恢复二极管的电流集边效应失效率高的问题，现在主要是在快恢复二极管的元胞边缘增加一段180-300微米的主结区，结构示意图如图1所示。但是，这种设计虽然可以改善电流集边效应，但是增加了较大的无用面积，从而降低了芯片过电流能力，在同样规格的条件下增加了芯片的成本，同时可能会增加封装模组的成本以及应用系统的尺寸以及成本。
因而，目前的快恢复二极管相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种主结区电荷注入效率低、主结区电阻率低或者电流集边效应得到有效改善的快恢复二极管。
在本发明的一个方面，本发明提供了一种快恢复二极管。根据本发明的实施例，该快恢复二极管包括元胞区、围绕所述元胞区设置的主结区和围绕所述主结区设置的终端区，其中，在所述主结区的周向方向上，所述主结区包括多个间隔设置的第一掺杂区，多个所述第一掺杂区与所述元胞区中的有源区同层设置。发明人发现，在主结区中，间隔设置多个第一掺杂区，形成向四周发散的第一掺杂区，在保证耐压功能的同时，有效降低了主结区的电荷注入效率，降低了主结区的电阻率，从而有效改善了电流集边效应，同时，向四周发散的第一掺杂区，大大的减小了主结区所占用的面积，降低了快恢复二极管的成本，还减小了采用该快恢复二极管的封装模块以及应用系统的尺寸和成本。
在本发明的另一方面，本发明提供了一种制备前面所述的快恢复二极管的方法。根据本发明的实施例，该方法包括：在衬底的上表面上形成外延层；在所述外延层的上表面上形成位于终端区的场氧化层；对未被所述场氧化层覆盖的所述外延层进行一次掺杂处理，以形成有源区和多个第一掺杂区。由此，制备步骤简单、操作容易，且向四周发散的第一掺杂区的形成不需要增加新的光罩版，不需增加任何工艺成本。
附图说明
图1是相关技术中快恢复二极管的平面结构示意图。
图2是本发明一个实施例的快恢复二极管的平面结构示意图。
图3是本发明另一个实施例的快恢复二极管的平面结构示意图。
图4是图3中A-A’线的剖面结构示意图。
图5是图3中B-B’线的剖面结构示意图。
图6是图3中C-C’线的剖面结构示意图。
图7是本发明另一个实施例的快恢复二极管的平面结构示意图。
图8是本发明一个实施例的制备快恢复二极管的方法的流程示意图。
图9、图10、图11、图12、图13和图14是本发明一个实施例的制备快恢复二极管的方法的流程示意图。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种快恢复二极管。根据本发明的实施例，参照图2，该快恢复二极管包括元胞区10、围绕所述元胞区设置的主结区20和围绕所述主结区设置的终端区30，其中，在所述主结区20的周向方向上，所述主结区包括多个间隔设置的第一掺杂区21，相邻两个第一掺杂区21之间具有间隙22，多个所述掺杂区21与所述元胞区10中的有源区同层设置。发明人发现，在主结区中，间隔设置多个第一掺杂区，形成向四周发散的第一掺杂区，在保证耐压功能的同时，有效降低了主结区的电荷注入效率，降低了主结区的电阻率，从而有效改善了电流集边效应，同时，向四周发散的第一掺杂区，大大地减小了主结区所占用的面积，降低了快恢复二极管的成本，还减小了采用该快恢复二极管的封装模块以及应用系统的尺寸和成本。
需要说明的是，本文中的描述方式“多个第一掺杂区和有源区同层设置”是指多个第一掺杂区和有源区均是从快恢复二极管中的外延层的上表面向外延层中延伸，其他类似描述含义与此相同；另外，由上下文可知第一掺杂区是对外延层进行掺杂处理得到的，其从外延层的上表面向外延层中延伸，则相邻两个第一掺杂区之间的间隙即为并未进行掺杂处理的外延层。
根据本发明的实施例，参照图3至图6，该快恢复二极管中主结区还包括第二掺杂区23，所述第二掺杂区23围绕多个所述第一掺杂区21设置，其与元胞区中的有源区同层设置。由此，在反向阻断时，第二掺杂区可以有效提高快恢复二极管的耐压能力，同时，因为第二掺杂区和元胞区之间为间隔设置的多个第一掺杂区，使得第二掺杂区和元胞区之间具有一定距离，正向导通时元胞区至第二掺杂区之间的电阻较大，第二掺杂区不会影响边缘注入效率，不会增加边缘集边效应。
根据本发明的实施例，第二掺杂区的宽度W3可以为5～10微米，如5微米、6微米、7微米、8微米、9微米或10微米。在该宽度范围之内，既能够实现较好的耐压性能，不会增加边缘集边效应，同时能够大大减小占据面积，减低快恢复二极管的成本，进而减小采用该封装模块和应用系统的尺寸及成本。相对于上述宽度范围，如果第二掺杂区的宽度过小，则相对会影响器件(即快恢复二极管)的反向阻断能力，使得器件不能工作在足够高的电压环境下，另外，在器件反向耐压时，电场可能会在此处集中，降低了器件的雪崩能力。如果第二掺杂区的宽度过大，则相对会影响器件主结区的面积，使得器件过电流面积减小，提高了器件的电流密度，提高了应用中功率损坏的风险。
根据本发明的一些实施例，该快恢复二极管中的多个第一掺杂区的结深H1可以与元胞区中的有源区的结深H2相等。根据本发明的另一些实施例，多个所述第一掺杂区中的掺杂离子浓度与所述有源区中的掺杂离子浓度相等。根据本发明的又一些实施例，多个所述第一掺杂区的结深H1和掺杂离子浓度分别与所述有源区的结深H2和掺杂离子浓度相等。由此，有利于提高快恢复二极管的使用性能，且可以通过一次掺杂处理制备第一掺杂区和有源区，不需要增加额外的光罩版，不会增加制造成本。
根据本发明的实施例，为了保证较好的耐压性能的同时取得更好的改善电流集边效应的效果，可以在主结区中调整第一掺杂区和相邻两个第一掺杂区之间的间隙的占比以调整主结区的电阻率。在本发明的一些实施例中，所述第一掺杂区的宽度W1和相邻两个第一掺杂区之间的间隙的宽度W2的比例为(1:3)～(5:1)，如1:3、1:2、1:1、2:1、3:1、4:1或5:1。在该比例范围内，可以在很大范围内调整主结区的电阻率，以满足绝大多数情况的使用要求，且可以实现尺寸较小的主结区(例如当上述比例小于1：2时，可以实现尺寸小于60微米的主结区)，减小了主结区的面积，从而缩小了快恢复二极管的尺寸，且降低了成本。相对于上述比例范围，如果上述比例过大，会相对使得器件在开关应用中出现电流集边现象，应用端将会有较高的失效问题，为了改善电流集边现象，需要很宽的主结区域，从而压缩了器件元胞区域面积，提高了元胞区域电流密度和导通损耗，亦会相对增加器件在应用中功率失效的风险。如果上述比例过小，会相对影响器件的反向阻断能力，使得器件不能工作在足够高的电压环境下，另外，在器件反向耐压时，电场可能会在此处集中，降低了器件的雪崩能力。
根据本发明的实施例，所述第一掺杂区的宽度可以为2～20微米(如2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米、11微米、12微米、13微米、14微米、15微米、16微米、17微米、18微米、19微米或20微米)，相邻两个第一掺杂区之间的间隙的宽度可以为2～20微米(如2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米、11微米、12微米、13微米、14微米、15微米、16微米、17微米、18微米、19微米或20微米)。在上述宽度范围内，既能够更灵活地调整主结区的电阻率，又能够实现更小的主结区尺寸。
根据本发明的实施例，通过采用间隔设置的第一掺杂区，能够有效地减小主结区的尺寸，在本发明的一些具体实施例中，主结区的宽度W4可以为40～150微米，如40微米、45微米、50微米、55微米、60微米、65微米、70微米、75微米、80微米、85微米、90微米、95微米、100微米、105微米、110微米、115微米、120微米、125微米、130微米、135微米、140微米、145微米或150微米。由此，相比相关技术中180～300微米的主结区，本发明快恢复二极管中的主结区在保证使用性能的同时，尺寸显著减小，避免了使用面积的浪费，提高了面积利用率，降低了成本。
根据本发明的实施例，上述向四周发散的主结区结构适用于不同的应用元胞，具体的，根据本发明实施例的快恢复二极管的元胞区可以为PIN结构(平面结构示意图参见图2)，也可以为MPS(Merged Pin-Schittky,肖特基混合整流)结构(平面结构示意图参见图7)。由此，可以满足不同应用环境的使用要求，应用范围更加广泛。
根据本发明的一个具体实施例，参照图4和图5，该快恢复二极管可以包括：衬底100；外延层200，所述外延层200设置在所述衬底100的上表面上；场氧化层301，所述场氧化层301设置在所述外延层200的上表面上，且位于终端区30；所述第二掺杂区306，所述第二掺杂区306从所述外延层200的上表面向所述外延层200中延伸；所述第一掺杂区303，所述第一掺杂区303从所述外延层200的上表面向所述外延层200中延伸，相邻两个第一掺杂区之间具有间隙309；绝缘介质层304，所述绝缘介质层304设置在所述场氧化层301和主结区中的所述外延层200的上表面上；阳极金属305，所述阳极金属305设置在所述绝缘介质层304和所述有源区302的上表面上；钝化层307，所述钝化层307设置在阳极金属305的上表面上；背面金属308，所述背面金属308设置在所述衬底100的下表面上。当然，本领域技术人员可以理解，上述结构仅是示例性说明本发明的快恢复二极管的具体结构，只要不脱离本发明的发明构思，其它结构可替换、可调整的快恢复二极管也在本发明的保护范围之内。
还需要说明的是，本发明附图中的平面结构示意图均为外延层的上表面的平面结构示意图，也就是说，平面结构示意图中未示出场氧化层、绝缘介质层、正面金属和钝化层；本发明附图中的剖面结构示意图中，元胞区仅示出了与主结区相邻的一部分，并未全部示出，且本领域技术人员可以理解，掺杂区域的形成步骤中掺杂离子会通常会产生一定的扩散，因此本文中描述第一掺杂区域位于主结区，但是由于上述扩散作用其可能会向与其相邻的终端区扩散，所以图中示出的掺杂区的边缘可能会与其他区域存在一定的重叠，如图5中第二掺杂区域306和场氧化层301存在一定重叠；另外，本发明的快恢复二极管中衬底和外延层的材质、导电类型(N型或P型)，第一掺杂区、第二掺杂区和有源区的掺杂离子类型、掺杂离子浓度，场氧化层、绝缘介质层、阳极金属、钝化层和背面金属的材质等等均可以根据本领域的常规选择进行，在此不做限制要求。
在本发明的另一方面，本发明提供了一种制备前面所述的快恢复二极管的方法。根据本发明的实施例，参照图8，该方法包括：
S100：在衬底100的上表面上形成外延层200(剖面结构示意图参见图9)。
根据本发明的实施例，衬底和外延层的具体材质没有特别限制，例如衬底的材质包括但不限于N型硅衬底等，外延层的材质包括但不限于N型硅外延层等。
根据本发明的实施例，形成外延层的具体方法可以为物理气相沉积或化学气相沉积法等，具体可以为蒸镀、溅射等。由此，工艺成熟，精度高，易于操作。
S200：在所述外延层200的上表面上形成位于终端区30的场氧化层301(剖面结构示意图参见10)。
根据本发明的实施例，形成场氧化层的材料包括但不限于二氧化硅。由此，材料来源广泛、易得，成本较低，且易于加工，获得的快恢复二极管的使用效果较佳。
根据本发明的实施例，形成场氧化层的具体步骤可以包括：通过物理气相沉积或化学气相沉积的方法形成覆盖衬底的整个上表面上的氧化层，利用光罩版对上述得到的氧化层进行图案化，即去除主结区和元胞区中的氧化层，以得到位于终端区的场氧化层，具体的图案化过程可以通过光刻等方法进行，在此不再一一赘述。
S300：对未被所述场氧化层301覆盖的所述外延层200进行一次掺杂处理，以形于所述有源区302、所述第一掺杂区303(剖面结构示意图参见11)。
根据本发明的实施例，掺杂处理可以包括离子注入和推结，具体的离子注入的种类和离子注入剂量本领域技术人员可以根据快恢复二极管的使用要求和性能进行选择。在本发明的一些实施例中，该步骤中注入的离子种类可以为硼等，离子注入剂量可以为1×1012cm-2～1×1014cm-2。
根据本发明的实施例，该步骤中选择具有合适图案的光罩版可以通过一次掺杂同时形成有源区和第一掺杂区，操作简单，方便，不需要增加光罩版次数，大大降低了成本。
根据本发明的一些实施例，为了获得耐压性能更好的快恢复二极管，在该掺杂处理步骤中，可以同时形成有源区、第一掺杂区和第二掺杂区306。由此，第二掺杂区可以大大提高快恢复二极管的耐压性能，且可以与有源区、第一掺杂区和非掺杂区通过一个光罩版、一次掺杂处理形成，操作简单，且成本较低。
根据本发明的实施例，获得结构完整的快恢复二极管，还可以包括以下步骤：
S400：在所述场氧化层301和位于主结区中的外延层的上表面上形成绝缘介质层304(剖面结构示意图参见12)。
根据本发明的实施例，形成绝缘介质层的材料包括但不限于二氧化硅、氮化硅等。由此，具有良好的绝缘性能，能够起到很好的保护作用，同时材料来源广泛，成本较低。
根据本发明的实施例，该步骤中可以通过物理气相沉积或化学气相沉积法等，具体可以为蒸镀、溅射等。由此，工艺成熟，精度高，易于操作。
根据本发明的实施例，形成绝缘介质层的具体步骤可以包括：通过物理气相沉积或化学气相沉积的方法形成覆盖上述步骤得到的产品的整个上表面上的绝缘层，利用光罩版对上述得到的绝缘层进行图案化，即去除元胞区中的绝缘层，以得到绝缘介质层，具体的图案化过程可以通过光刻等方法进行，在此不再一一赘述。
S500：在绝缘介质层304和所述有源区302的上表面上形成阳极金属305(剖面结构示意图参见13)。
根据本发明的实施例，该步骤中可以通过电镀、化学镀、物理气相沉积或化学气相沉积法等形成阳极金属，具体可以为蒸镀、溅射等。由此，工艺成熟，精度高，易于操作。在本发明的一些实施例中，阳极金属呈一定的图案形状，此处可以先形成一整层金属层，然后利用具有相应图案的光罩版对金属层进行图案化，得到阳极金属。
根据本发明的实施例，形成阳极金属的材料包括但不限于金、银和铜等。由此，具有良好的导电性，且材料来源广泛，成本较低。
S600：在所述阳极金属305的上表面上形成钝化层307(剖面结构示意图参见14)。
根据本发明的实施例，该步骤中可以通过物理气相沉积或化学气相沉积法等形成钝化层，具体可以为蒸镀、溅射等。由此，工艺成熟，精度高，易于操作。根据本发明的实施例，形成钝化层的材料包括但不限于二氧化硅和氮化硅等。由此，具有良好的钝化性能，能够起到良好的保护作用，且材料来源广泛，成本较低。
S700：在所述衬底的下表面上形成背面金属(剖面结构示意图参见4)。
根据本发明的实施例，在该步骤中，形成背面金属之前，还可以根据需要包括背面减薄的步骤。具体的减薄步骤可以为磨削、抛光和腐蚀(电化学腐蚀、湿法腐蚀和等离子腐蚀及其结合)及其结合等等。背面减薄可以去除背面多余材料，减小体积，降低热阻，提高散热性能，降低开裂风险，提高可靠性，同时利于提高快恢复二极管的机械性能和电器性能。
根据本发明的实施例，该步骤中可以通过电镀、化学镀、物理气相沉积或化学气相沉积法等形成背面金属，具体可以为蒸镀、溅射等。由此，工艺成熟，精度高，易于操作。在本发明的一些实施例中，背面金属呈一定的图案形状，此处可以先形成一整层金属层，然后利用具有相应图案的光罩版对金属层进行图案化，得到背面金属。
根据本发明的实施例，形成背面金属的材料包括但不限于金、银和铜等。由此，具有良好的导电性，且材料来源广泛，成本较低。
根据本发明实施例的制备快恢复二极管的方法，制备步骤简单、操作容易，且向四周发散的第一掺杂区的形成不需要增加新的光罩版，不需增加任何工艺成本。
实施例1
在N型硅衬底上表面上生长外延层，在外延层的外表面上沉积形成氧化层，然后利用光罩版对氧化层进行图案化处理，形成场氧化层，接着对外延层进行掺杂处理，形成第一掺杂区、第二掺杂区和有源区，在上述得到的产品的上表面上沉积绝缘层，并利用光罩版对绝缘层进行图案化处理，形成绝缘介质层，在上述得到的产品的上表面沉积形成阳极金属，并在阳极金属的上表面上沉积形成钝化层，然后在衬底的下表面上形成背面金属，得到的快回复二极管的剖面结构示意图参见图4，其中，第一掺杂区的宽度为12微米，第二掺杂区的宽度为10微米，相邻两个第一掺杂区之间的间距为4微米，主结区宽度为120微米。
实施例2
在N型硅衬底上表面上生长外延层，在外延层的外表面上沉积形成氧化层，然后利用光罩版对氧化层进行图案化处理，形成场氧化层，接着对外延层进行掺杂处理，形成第一掺杂区、第二掺杂区和有源区，在上述得到的产品的上表面上沉积绝缘层，并利用光罩版对绝缘层进行图案化处理，形成绝缘介质层，在上述得到的产品的上表面沉积形成阳极金属，并在阳极金属的上表面上沉积形成钝化层，然后在衬底的下表面上形成背面金属，得到的快回复二极管的剖面结构示意图参见图4，其中，第一掺杂区的宽度为2微米，第二掺杂区的宽度为5微米，相邻两个第一掺杂区之间的间距为5微米，主结区宽度为40微米。
实施例3
在N型硅衬底上表面上生长外延层，在外延层的外表面上沉积形成氧化层，然后利用光罩版对氧化层进行图案化处理，形成场氧化层，接着对外延层进行掺杂处理，形成第一掺杂区、第二掺杂区和有源区，在上述得到的产品的上表面上沉积绝缘层，并利用光罩版对绝缘层进行图案化处理，形成绝缘介质层，在上述得到的产品的上表面沉积形成阳极金属，并在阳极金属的上表面上沉积形成钝化层，然后在衬底的下表面上形成背面金属，得到的快回复二极管的剖面结构示意图参见图4，其中，第一掺杂区的宽度为20微米，第二掺杂区的宽度为20微米，相邻两个第一掺杂区之间的间距为4微米，主结区宽度为150微米。
实施例4
在N型硅衬底上表面上生长外延层，在外延层的外表面上沉积形成氧化层，然后利用光罩版对氧化层进行图案化处理，形成场氧化层，接着对外延层进行掺杂处理，形成第一掺杂区、第二掺杂区和有源区，在上述得到的产品的上表面上沉积绝缘层，并利用光罩版对绝缘层进行图案化处理，形成绝缘介质层，在上述得到的产品的上表面沉积形成阳极金属，并在阳极金属的上表面上沉积形成钝化层，然后在衬底的下表面上形成背面金属，得到的快回复二极管的剖面结构示意图参见图4，其中，第一掺杂区的宽度为8微米，第二掺杂区的宽度为15微米，相邻两个第一掺杂区之间的间距为10微米，主结区宽度为60微米。
对比例1
同实施例1，区别在于整个主结区均为掺杂区域，平面结构示意图可参见图1，主结区宽度为180微米。
性能检测：
对实施例1-4和对比例1得到的快恢复二极管进行开关极限能力测试，具体的，分别采用实施例1-4和对比例1得到的快恢复二极管搭建成类似应用端的测试电路(具体测试电路可根据实际应用进行选择)，每种设计测试100颗样品(即100个快恢复二极管)，使得样品分别工作在超过极限工况100％以上的情况(如应用工况极限电流为100A，测试电路则为200A以上，如应用工况极限频率为10KHZ，测试频率则为20KHZ以上)下对每一个样品进行测试，最后统计其各自失效数。检测结果表明在极限开关测试中对实施例1-4和对比例1得到的快恢复二极管具有一样的零失效率。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (11)
1.一种快恢复二极管，包括：元胞区、围绕所述元胞区设置的主结区和围绕所述主结区设置的终端区，其特征在于，在所述主结区的周向方向上，所述主结区包括多个间隔设置的第一掺杂区，多个所述第一掺杂区与所述元胞区中的有源区同层设置；
所述快恢复二极管满足以下条件中的至少一种：
多个所述第一掺杂区的结深与所述有源区的结深相等；
多个所述第一掺杂区中的掺杂离子浓度与所述有源区中的掺杂离子浓度相等。
2.根据权利要求1所述的快恢复二极管，其特征在于，所述主结区还包括第二掺杂区，所述第二掺杂区围绕多个所述第一掺杂区设置，且与所述有源区同层设置。
3.根据权利要求1所述的快恢复二极管，其特征在于，所述第一掺杂区的宽度和相邻两个所述第一掺杂区之间的间隙的宽度的比例为(1:3)～(5:1)。
4.根据权利要求3所述的快恢复二极管，其特征在于，所述第一掺杂区的宽度为2～20微米，相邻两个所述第一掺杂区之间的间隙的宽度为2～20微米。
5.根据权利要求1所述的快恢复二极管，其特征在于，所述主结区的宽度为40～150微米。
6.根据权利要求1所述的快恢复二极管，其特征在于，所述元胞区包括PIN结构或MPS结构。
7.根据权利要求2所述的快恢复二极管，其特征在于，所述第二掺杂区的宽度为5～20微米。
8.根据权利要求2所述的快恢复二极管，其特征在于，包括：
衬底；
外延层，所述外延层设置在所述衬底的上表面上；
场氧化层，所述场氧化层设置在所述外延层的上表面上，且位于终端区；
所述第二掺杂区，所述第二掺杂区从所述外延层的上表面向所述外延层中延伸；
多个所述第一掺杂区，多个所述第一掺杂区从所述外延层的上表面向所述外延层中延伸；
绝缘介质层，所述绝缘介质层设置在所述场氧化层、所述主结区中的所述外延层的上表面上；
阳极金属，所述阳极金属设置在所述绝缘介质层和所述有源区的上表面上；
钝化层，所述钝化层设置在阳极金属的上表面上；
背面金属，所述背面金属设置在所述衬底的下表面上。
9.一种制备权利要求1～8中任一项所述的快恢复二极管的方法，其特征在于，包括：
在衬底的上表面上形成外延层；
在所述外延层的上表面上形成位于终端区的场氧化层；
对未被所述场氧化层覆盖的所述外延层进行一次掺杂处理，以形成位于有源区和多个第一掺杂区。
10.根据权利要求9所述的方法，其特征在于，在所述一次掺杂处理步骤中，同时形成所述有源区、所述第一掺杂区和第二掺杂区。
11.根据权利要求10所述的方法，其特征在于，还包括：
在所述场氧化层和主结区中的所述外延层的上表面上形成绝缘介质层；
在所述绝缘介质层和所述有源区的上表面上形成阳极金属；
在所述阳极金属的上表面上形成钝化层；
在所述衬底的下表面上形成背面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811256125.5A CN111106181B (zh) | 2018-10-26 | 2018-10-26 | 快恢复二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811256125.5A CN111106181B (zh) | 2018-10-26 | 2018-10-26 | 快恢复二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111106181A CN111106181A (zh) | 2020-05-05 |
| CN111106181B true CN111106181B (zh) | 2021-09-10 |
Family
ID=70417738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811256125.5A Active CN111106181B (zh) | 2018-10-26 | 2018-10-26 | 快恢复二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111106181B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843334B (zh) * | 2022-07-04 | 2022-09-20 | 南京融芯微电子有限公司 | 一种平面式功率mosfet器件的闸汲端夹止结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201185190Y (zh) * | 2008-04-21 | 2009-01-21 | 苏州硅能半导体科技股份有限公司 | 提高半导体功率器件静电保护性能的结终端保护结构 |
| JP2012174895A (ja) * | 2011-02-22 | 2012-09-10 | Shindengen Electric Mfg Co Ltd | 高耐圧半導体装置 |
| CN105489658A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种高htrb的高压快恢复二极管芯片及其生产工艺 |
| CN106463547A (zh) * | 2014-12-25 | 2017-02-22 | 富士电机株式会社 | 半导体装置 |
-
2018
- 2018-10-26 CN CN201811256125.5A patent/CN111106181B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201185190Y (zh) * | 2008-04-21 | 2009-01-21 | 苏州硅能半导体科技股份有限公司 | 提高半导体功率器件静电保护性能的结终端保护结构 |
| JP2012174895A (ja) * | 2011-02-22 | 2012-09-10 | Shindengen Electric Mfg Co Ltd | 高耐圧半導体装置 |
| CN106463547A (zh) * | 2014-12-25 | 2017-02-22 | 富士电机株式会社 | 半导体装置 |
| CN105489658A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种高htrb的高压快恢复二极管芯片及其生产工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111106181A (zh) | 2020-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US6399996B1 (en) | Schottky diode having increased active surface area and method of fabrication | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| US8889493B2 (en) | Manufacturing method of semiconductor device | |
| JP3943879B2 (ja) | 半導体基板上に形成される高精度高周波数キャパシタ | |
| US9099517B2 (en) | Bipolar junction transistor with spacer layer | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN105826366A (zh) | 半导体器件 | |
| CN111106181B (zh) | 快恢复二极管及其制备方法 | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| WO2023082657A1 (zh) | Sic mosfet器件的制备方法 | |
| CN109148605B (zh) | 快恢复二极管及制备方法、电子设备 | |
| CN111211157A (zh) | 快恢复二极管及其制备方法 | |
| CN216597601U (zh) | 合并式PiN肖特基器件和电子器件 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| US10847647B2 (en) | Power semiconductor devices having top-side metallization structures that include buried grain stop layers | |
| CN109192724B (zh) | 半导体器件及其制造方法 | |
| CN112909098A (zh) | 一种肖特基二极管及其制备方法 | |
| CN112701155A (zh) | 氧化镓sbd器件及其制备方法 | |
| CN220672583U (zh) | Igbt芯片及电子设备 | |
| CN117199120B (zh) | Igbt器件结构及其制备方法 | |
| CN111384147B (zh) | Pin二极管及其制备方法 | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210219 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |