CN108701694B - 高压碳化硅肖特基二极管倒装芯片阵列 - Google Patents

Abstract

一种碳化硅芯片阵列包括碳化硅衬底、在碳化硅衬底的顶部的碳化硅层、连接到碳化硅衬底的第一金属接触件、以及分别连接到第一部分和第二部分的两个第二金属接触件。碳化硅层比碳化硅衬底更薄，并具有更低的掺杂度。碳化硅层包括彼此分离的第一部分和第二部分。每个第二金属接触件与第一金属接触件都形成一个半导体器件。第一部分和第二部分中的至少一个包含一个相对于碳化硅衬底而倾斜的侧面。这种结构提高了击穿电压，并降低了所得碳化硅二极管阵列的漏电流。

Description

高压碳化硅肖特基二极管倒装芯片阵列

技术领域

本发明涉及半导体器件，特别涉及碳化硅二极管。

背景技术

二极管对(Diode pairs)通常应用于电源，如AC/AC转换器。例如，AC/AC转换器可以包含双向开关1(如图1所示)，其有两个二极管3，这两个二极管3的阴极5和两个绝缘栅双极型晶体管(IGBT)9的集电极7全部连接在一起，而两个二极管3的阳极11分别连接到两个IGBT9的发射极13。这两个二极管3形成上述双向开关1中的一对二极管对。

实现二极管对的常用方法是使用形成阵列的碳化硅(SiC)二极管。碳化硅允许制造肖特基二极管。这些二极管的静态性能与由硅制造的那些二极管相当。而且，基于碳化硅的肖特基二极管不会遭受开关损耗。但是，现有的碳化硅二极管经常遇到其他问题，包括但不限于较大的正向漏电流和较小的反向击穿电压，这降低了碳化硅二极管的性能。

发明内容

鉴于上述背景，本发明的目的是提供一种替代的碳化硅二极管阵列，其能够消除或至少缓解上述技术问题。

上述目的是通过主要权利要求的特征组合来实现；从属权利要求还披露了本发明的其他有利实施例。

本领域技术人员将从以下描述获得本发明的其他目的。因此，上述目的陈述不是穷尽的，而仅是用于说明本发明众多目的中的一些目的。

因此，本发明一方面提供一种碳化硅芯片阵列，其包含碳化硅衬底；在碳化硅衬底的顶部的碳化硅层；连接到碳化硅衬底的第一金属接触件；以及分别连接到第一部分和第二部分的两个第二金属接触件。其中碳化硅层比碳化硅衬底更薄，并具有更低的掺杂度。碳化硅层包括彼此分离的第一部分和第二部分。每个第二金属接触件与第一金属接触件都形成一个半导体器件。第一部分和第二部分中的至少一个包含相对于碳化硅衬底而倾斜的侧面。

优选地，第一部分和第二部分各自包含彼此相对的一个侧面。第一个金属接触件位于两个侧面之间。

更优选地，第一部分和第二部分中的至少一个还至少部分地沿侧面包含多个P-型碳化硅。

根据优选实施例的一个变型，多个P-型碳化硅埋藏在侧面下方一定距离处。

或者，多个P-型碳化硅的边缘与所述侧面基本接触。

根据优选实施例的另一变型，第一金属接触件用作公共阴极，而第二金属接触件用作阳极。

根据优选实施例的另一变型，半导体器件是二极管，使得碳化硅芯片阵列形成一对二极管对。

在一个具体实施方式中，第一金属接触件或第二金属接触件是通过种子层沉积和随后电镀形成的。

在另一个具体实施方式中，倾斜槽深度为2μm至300μm。

在另一个具体实施方式中，碳化硅芯片阵列还包含在碳化硅衬底的顶部的电介质层，电介质层完全封装住碳化硅层。

优选地，电介质层是由适于防止第一金属接触件与侧面之间反向漏电流或击穿的材料制成的。

在另一个具体实施方式中，第一金属接触件或第二金属接触件是由选自以下的金属制成的：钛(Ti)、镍(Ni)、氮化钛(TiN)、钛铝(TiAl)和铂(Pt)。

在另一个具体实施方式中，侧面与碳化硅衬底的顶面形成一个等于或大于45°的角度。

在本发明的另一方面，一种制作碳化硅芯片阵列的方法包括以下步骤：在碳化硅衬底的顶部上提供碳化硅层，其中碳化硅层比碳化硅衬底更薄，并具有更低的掺杂度；从碳化硅层形成第一部分和第二部分，其中第一部分和第二部分中的至少一个包括一个相对于碳化硅衬底倾斜的侧面；在碳化硅衬底上形成第一金属板；并分别在第一部分和第二部分上形成两个第二金属板。

优选地，形成第一部分和第二部分的步骤还包括掩模和蚀刻的步骤。

更优选地，本方法还包括步骤：至少部分地沿侧面形成多个P-型碳化硅。

在一个具体实施方式中，形成多个P-型碳化硅的步骤还包括注入P-型杂质并进行退火。

在另一个具体实施方式中，形成多个P-型碳化硅的步骤还包括步骤：在碳化硅层的顶部上生长额外层以覆盖P-型碳化硅。

在另一个具体实施方式中，本方法还包括在碳化硅层上沉积电介质材料层的步骤。

附图说明

结合以下附图并以示例方式而提供的优选实施例描述，本发明的前述和其它特征将变得显而易见，其中：

图1是传统双向开关的示意图。

图2是本发明第一实施例的碳化硅二极管阵列的横截面图。

图3是本发明另一实施例的碳化硅二极管阵列的横截面图。

图4显示形成图2的碳化硅二极管阵列的方法步骤。

图5显示形成图3的碳化硅二极管阵列的方法步骤。

图6显示分别在倾斜的侧面上仅有一个和多个P-型碳化硅的碳化硅二极管阵列的模拟结果比较。

图7显示倾角分别小于45°以及等于或大于45°的碳化硅二极管阵列的模拟结果比较。

在附图里，在此所述的几个实施例中，相同附图标记表示相同部分。

具体实施方式

在权利要求和本发明的描述中，除了由于表达语言或必要暗示所引起的上下文另行需要之外，词语“包括”或其变体如“包含”是包容性含义，例如指明所述特征的存在，但不排除在本发明的各种实施例中呈现或添加其他特征。

如本发明和权利要求书中所使用的，“耦合”或“连接”是指直接地或经由一个或多个电气器件间接地电耦合或连接，除非另有说明。

术语诸如“水平”、“垂直”、“向上”、“向下”、“高于”、“低于”以及本发明使用的类似术语是为了将本发明描述为处于其正常使用朝向的目的，而不是意图将本发明限制为任何特定方向。

现参照图2，本发明的第一实施例中，碳化硅二极管阵列包括碳化硅衬底20作为器件的下层结构。本发明技术人员将理解，碳化硅衬底20是由SiC晶圆制成，碳化硅衬底20是n+型。在碳化硅衬底20的顶部上，有一个n-型碳化硅层，其被分成两个部分24。碳化硅层比碳化硅衬底20更薄，并具有比碳化硅衬底20更低的掺杂度。两个部分24彼此没有物理连接，而是通过在它们之间的公共阴极28彼此分开。如图2所示，碳化硅层的每个部分24呈现一个梯形形状。这是因为每个部分24的两个侧面32都分别相对于碳化硅衬底20倾斜，使得侧面32与碳化硅衬底20形成一锐角。该锐角优选等于或大于45°，更优选在45°～60°的范围内。多个P-型碳化硅30被配置在每个部分24的顶面36以及两个侧面32上。例如，P-型碳化硅30可以通过P-型杂质注入来形成，然后进行退火，这将在稍后详细描述。P-型碳化硅30被注入到低于上述面的位置，但是每一个P-型碳化硅30都有一个边缘基本上与上述面接触。如图2所示，P-型碳化硅30均匀分布在顶面36上，而在每个侧面32上有两个P-型碳化硅30。

阴极28是以第一金属板的形式沉积在碳化硅衬底20上。该金属可以是能与碳化硅衬底20形成肖特基结的任何合适类型。这种材料的示例包括钛(Ti)、镍(Ni)、氮化钛(TiN)、钛铝(TiAl)、铂(Pt)等。类似的第二金属板连接到碳化硅层的部分24的顶面36，第二金属板分别形成两个阳极26。阴极28和阳极26都通过种子层沉积和随后的电镀而形成在相应金属板上，稍后将详细描述。

电介质材料层22也沉积在碳化硅衬底20的顶部上，电介质层22完全封装住碳化硅层的上述部分24，使得顶面36也被电介质层22覆盖。电介质层22是由防止公共阴极28和侧面32之间的反向漏电流或击穿的材料制成的。电介质层22不覆盖整个阴极28和阳极26，阴极28和阳极26从电介质层22突出来，以便用于倒装芯片键合的目的。

如上所述的碳化硅二极管阵列包含许多优点。例如，通过配置顶部阳极和阴极结构，阳极和阴极连接到碳化硅衬底和/或碳化硅层的顶面，所得到的碳化硅阵列已准备好用于应用倒装芯片键合。倒装芯片键合消除了连接电极所需的导线，提供了更好的散热，并降低了寄生电感(EMI)。倒装芯片封装与碳化硅器件实施可以通过较低的电感和更好的散热性能来提高功率模块的效率和功率密度。

另外，在碳化硅二极管阵列中，两个二极管被合并为一个，并共用一个公共阴极。这种结构使得碳化硅二极管阵列可以立即用于功率模块应用。此外，先前分离的二极管的阴极区域可以贡献给肖特基有源阳极区域，使电流密度增加高达50％。两个阳极的侧面以倾斜结构(例如倾斜槽形状)与公共阴极相对，与垂直于衬底的侧面相比，这种倾斜侧面提供了更宽的末端以减小和/或扩展电场，倾斜侧面因此减少了漏电流并提高了反向击穿电压。

现参照图3，显示了本发明另一个实施例的碳化硅二极管阵列。碳化硅二极管阵列的大部分特征类似于图2的碳化硅二极管阵列的特征，因此为了简洁起见，在此不再赘述。这里仅描述图3和图2中的碳化硅二极管阵列之间的差异。从图3可以看出，P-型碳化硅130被“埋藏”在顶面136下方一定距离处，也“埋藏”在碳化硅层的每个部分124的侧面132下方一定距离处。通过提及“一定距离处”，这意味着P-型碳化硅130的边缘都不接触上述表面136、132。这种埋层结构进一步减小了所得碳化硅二极管阵列的漏电流，并提高了反向击穿电压。

图4显示如何制造图2的碳化硅二极管阵列的示例性方法。应该注意到，在该实施例中所述的示例性方法并非意在限制本发明，因为可以使用其它方法和/或以不同步骤顺序来制造相同的碳化硅二极管阵列。本方法始于步骤40，准备已经使用RCA清洁程序清洁过的原始碳化硅外延晶圆。该晶圆具有n+型的碳化硅衬底20和在顶部的n-型碳化硅层。接着，在步骤41，在晶圆上，特别是在碳化硅层的顶面上，进行热氧化和化学气相沉积(CVD)，从而在晶圆表面上形成氧化层55。在步骤42，通过光刻和氧化物蚀刻工艺，由抗蚀剂图案(图中未显示)形成氧化物硬掩模层，并进行碳化硅层蚀刻工艺，产生碳化硅层的分离部分24，每部分的横截面呈梯形形状，如上所述。因此碳化硅层的部分的倾斜侧面形成倾斜槽。在步骤43，蚀刻氧化物层，然后通过光刻法在碳化硅层的顶面以及侧面上形成p注入抗蚀剂图案56。接下来，在步骤44进行P-型杂质注入，进行抗蚀剂去除和退火处理，然后在碳化硅层的表面上形成P-型碳化硅30，并对P-型碳化硅30进行退火处理。然后，在步骤45，在包括碳化硅层的部分以及碳化硅衬底的整个器件的顶部上，沉积层间电介质(Inter-LayerDielectric，ILD)材料57。在步骤46，通过在碳化硅层的部分的顶面上进行光刻和蚀刻工艺，一部分ILD材料57被图案化，留下稍后用于欧姆金属的接触件58。在步骤47，在整个器件上沉积一层欧姆金属59，并且欧姆金属59填充入前述的接触件58，然后进行退火处理。由此形成碳化硅二极管阵列的欧姆接触62。在步骤48，去除ILD材料57上方的过量金属，并再次沉积ILD材料57以确保整个器件上的均匀覆盖以用于下一步骤。在步骤49，通过在碳化硅层的部分的顶面上进行光刻和蚀刻工艺，一部分ILD材料57被图案化，留下稍后用于肖特基金属的接触件60。在步骤50，在整个器件上沉积一层肖特基金属61，肖特基金属61填充入上述接触件60，然后进行退火处理。由此形成碳化硅二极管阵列的肖特基接触63。在步骤51，去除ILD材料57上方的过量金属，并再次沉积ILD材料57以确保整个器件上的均匀覆盖以用于下一步骤。在步骤52，通过光刻法形成抗蚀剂图案，然后执行氧化物蚀刻工艺，留下稍后用于互连电极金属的接触件65。在步骤53，溅射电极种子层(图中未显示)，然后通过电镀在整个器件上形成互连金属66。在步骤54，通过在互连金属66上进行光刻和氧化物蚀刻工艺，形成抗蚀剂图案(图中未显示)，然后形成碳化硅层的部分24的顶部上的阳极26以及碳化硅衬底20上的公共阴极28。然后沉积电介质层22，最后进行PAD掩模和蚀刻。接着，所得器件就是碳化硅二极管阵列。

现参考图5，显示本发明另一个实施例的制作碳化硅二极管阵列的不同方法。该方法的大部分特征类似于图4的方法的特征，因此为了简洁起见，这里不再赘述。这里仅描述图5和图4的方法之间的区别。从图5可以看到，在p注入和退火的步骤144之后以及在ILD沉积的步骤145之前，有一个额外步骤167。在步骤167，在整个器件的顶部生长n-型外延层168，该额外的n-型外延层168实现了“埋藏”之前P-型碳化硅130的效果，因为n-型外延层168变成碳化硅层的一部分。由图5所示方法获得的碳化硅二极管阵列就是图3所示的那个埋层碳化硅二极管阵列。

图6和图7分别显示本发明实施例的一些模拟结果。具体地，图6显示了在碳化硅层的部分的侧面上仅有一个p注入的碳化硅二极管阵列以及有多个P-型碳化硅的碳化硅二极管阵列的反向特性(反向击穿电压vs反向电流)。可以看出，点图70的集合表示一个p注入的情况，点图71表示多个P-型碳化硅的情况，相比之下，一个p注入的点图70有较高的漏电流。换言之，倾斜槽上有多个P-型碳化硅的碳化硅二极管阵列的性能优于倾斜槽上仅有一个p注入的碳化硅二极管阵列的性能。图7显示倾斜槽斜坡<45°(即图2中部分24的侧壁与碳化硅衬底20之间的角度)的碳化硅二极管阵列的反向特性(反向击穿电压vs反向电流而言)，以及倾斜槽斜坡>＝45°的碳化硅二极管阵列的反向特性。可以看出，点图72的集合表示倾斜槽斜坡<45°的情况，点图73的集合表示倾斜槽斜坡>＝45°的情况，相比之下，倾斜槽斜坡<45°的点图72的集合有较高的漏电流。换言之，倾斜槽斜坡>＝45°的碳化硅二极管阵列的性能优于倾斜槽倾坡<45°的碳化硅二极管阵列的性能。

所以，在此充分描述了本发明的示例性实施例。尽管描述涉及特定实施例，但本领域技术人员将明白，可以通过改变这些具体细节来实践本发明。因此，本发明不应被解释为限于在此阐述的实施例。

虽然已经在附图和前述中详细描述了本发明，但其应被理解为说明性的而非限制性的，应当理解，仅显示和描述了示例性实施例，而这并不是以任何方式限制本发明范围。可以理解的是，本发明所述的任何特征可以与任何实施例一起使用。说明性实施例并不排除彼此或未在本发明列举的其他实施例。因此，本发明还提供了包括上述说明性实施例中的一个或多个组合的实施例。在不脱离本发明精神和范围的情况下，可以对本发明进行修改和变化，因此，只有所附权利要求才有所述限制。

例如，在图2和图3，示例性实施例显示了n-型碳化硅层的每个部分具有两个倾斜侧面，从而形成一个梯形横截面。然而，技术人员会认识到，在本发明的其它变型中，用作阳极的每个分离部分可以有一个或三个或更多个倾斜侧面。例如，其他倾斜侧面可以垂直于碳化硅衬底。对于倾斜侧面，侧面与衬底之间的角度也可以在0°至90°的范围内变化。

同样，在图2和图3中，示例性实施例显示了二极管阵列的两个阳极和一个阴极，从而形成一对二极管。技术人员将会理解，在本发明的变型中，阵列中可以有其他数量的阳极，因此形成不止两个二极管。

以上图6显示了仅有一个p注入的碳化硅二极管阵列和有多个P-型碳化硅的碳化硅二极管阵列的比较，图2-3显示了每个倾斜侧面上有两个P-型碳化硅的情况。在本发明的其他实施例中，倾斜侧面上的P-型碳化硅数目可能变成诸如三个或更多。

根据本发明实施例，倾斜槽深度(即图2中部分24的深度)可以从2μm变化到300μm。

Claims (17)

1.一种碳化硅芯片阵列，包括：

a)碳化硅衬底；

b)碳化硅层，其在所述碳化硅衬底的顶部，所述碳化硅层比所述碳化硅衬底更薄，并具有更低的掺杂度；所述碳化硅层包括彼此分离的第一部分和第二部分；

c)第一金属接触件，其连接到所述碳化硅衬底；

d)两个第二金属接触件，其分别连接到所述第一部分和所述第二部分，每个所述第二金属接触件与所述第一金属接触件都形成一个半导体器件；

e)电介质层，其在所述碳化硅衬底的顶部；

其中所述第一部分和所述第二部分各自包括一个彼此相对的相对于所述碳化硅衬底而倾斜的侧面，所述第一金属接触件位于两个所述侧面之间；

其中所述电介质层完全封装住所述碳化硅层的所述第一部分和所述第二部分，所述电介质层不覆盖整个所述第一金属接触件和所述第二金属接触件，所述第一金属接触件和所述第二金属接触件从所述电介质层突出来；

其中所述第一部分和所述第二部分中的至少一个还至少部分地沿着所述侧面包含多个P-型碳化硅。

2.根据权利要求1所述的碳化硅芯片阵列，所述多个P-型碳化硅埋藏在所述侧面下方一定距离处。

3.根据权利要求1所述的碳化硅芯片阵列，其中所述多个P-型碳化硅的边缘与所述侧面基本接触。

4.根据权利要求1所述的碳化硅芯片阵列，其中所述第一金属接触件用作公共阴极，而所述第二金属接触件用作阳极。

5.根据权利要求4所述的碳化硅芯片阵列，其中所述半导体器件是二极管，使得所述碳化硅芯片阵列形成二极管对。

6.根据权利要求1所述的碳化硅芯片阵列，其中所述第一金属接触件或所述第二金属接触件是通过种子层沉积和随后电镀而形成的。

7.根据权利要求1所述的碳化硅芯片阵列，其中倾斜槽深度为2μm至300μm。

8.根据权利要求1所述的碳化硅芯片阵列，其中所述电介质层是由适于防止所述第一金属接触件与所述侧面之间反向漏电流或击穿的材料制成的；所述电介质层在所述第一金属接触件与一个所述侧面之间的厚度沿远离所述碳化硅衬底的顶部的方向增加。

9.根据权利要求1所述的碳化硅芯片阵列，其中所述第一金属接触件或所述第二金属接触件是由选自以下的金属制成的：钛(Ti)、镍(Ni)、氮化钛(TiN)、钛铝(TiAl)和铂(Pt)。

10.根据权利要求1所述的碳化硅芯片阵列，其中所述侧面与所述碳化硅衬底的顶面形成一个等于或大于45°的角度。

11.根据权利要求10所述的碳化硅芯片阵列，其中所述侧面与所述碳化硅衬底的顶面形成一个范围从45°到60°的角度。

12.根据权利要求1所述的碳化硅芯片阵列，其中所述在每个一侧面上只有两个所述的P-型碳化硅。

13.一种制作碳化硅芯片阵列的方法，包括以下步骤：

a)在碳化硅衬底的顶部上提供碳化硅层，其中所述碳化硅层比所述碳化硅衬底更薄，并具有更低的掺杂度；

b)从所述碳化硅层形成第一部分和第二部分；其中所述第一部分和所述第二部分各自包括一个彼此相对的相对于所述碳化硅衬底而倾斜的侧面，所述侧面与所述碳化硅衬底的顶面形成一角度，所述第一部分和所述第二部分中的至少一个还至少部分地沿着所述侧面包含多个P-型碳化硅；

c)在所述碳化硅衬底上形成第一金属接触件；其中所述第一金属接触件在所述碳化硅衬底之上并位于两个所述侧面之间；

d)分别在所述第一部分和所述第二部分上形成两个第二金属接触件；

e)在所述碳化硅衬底的顶部形成电介质层；其中所述电介质层完全封装住所述碳化硅层的所述第一部分和所述第二部分，所述电介质层不覆盖整个所述第一金属接触件和所述第二金属接触件，所述第一金属接触件和所述第二金属接触件从所述电介质层突出来。

14.根据权利要求13所述的方法，其中形成所述第一部分和所述第二部分的步骤还包括掩膜和蚀刻的步骤。

15.根据权利要求13所述的方法，还包括步骤：至少部分地沿着所述侧面形成多个P-型碳化硅。

16.根据权利要求13所述的方法，其中形成多个P-型碳化硅的步骤还包括：P-型杂质注入并进行退火。

17.根据权利要求16所述的方法，其中形成多个P-型碳化硅的步骤还包括：在所述碳化硅层的顶部生长一个额外层以覆盖所述P-型碳化硅。

Images