JPWO2016157935A1 - 電力用半導体装置の製造方法 - Google Patents
電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2016157935A1 JPWO2016157935A1 JP2016546111A JP2016546111A JPWO2016157935A1 JP WO2016157935 A1 JPWO2016157935 A1 JP WO2016157935A1 JP 2016546111 A JP2016546111 A JP 2016546111A JP 2016546111 A JP2016546111 A JP 2016546111A JP WO2016157935 A1 JPWO2016157935 A1 JP WO2016157935A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- power semiconductor
- concentration
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 203
- 238000000034 method Methods 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 141
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000001301 oxygen Substances 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 49
- 238000010894 electron beam technology Methods 0.000 claims abstract description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000007547 defect Effects 0.000 description 59
- 239000012535 impurity Substances 0.000 description 22
- 230000006798 recombination Effects 0.000 description 20
- 238000005215 recombination Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000002131 composite material Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 11
- 238000011156 evaluation Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- OBOXTJCIIVUZEN-UHFFFAOYSA-N [C].[O] Chemical compound [C].[O] OBOXTJCIIVUZEN-UHFFFAOYSA-N 0.000 description 1
- 231100000987 absorbed dose Toxicity 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- CREMABGTGYGIQB-UHFFFAOYSA-N carbon carbon Chemical compound C.C CREMABGTGYGIQB-UHFFFAOYSA-N 0.000 description 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 150000002371 helium Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
まず、第１工程（Ｓ１）では、炭素濃度が１×１０１４ｃｍ−３以上、１×１０１６ｃｍ−３以下であり、酸素濃度が１×１０１６ｃｍ−３以上、２×１０１８ｃｍ−３以下である半導体基板を形成する。次に、第２工程（Ｓ２）では、半導体基板に、たとえば、ＩＧＢＴを形成する。次に、第３工程（Ｓ３）では、半導体基板に電子線を照射する。次に、第４工程（Ｓ４）では、２５０℃以上、４００℃以下の温度条件のもとで、半導体基板に熱処理を行う。
Description
本発明は、電力用半導体装置の製造方法に関し、特に、電力の制御等を行う電力用半導体装置の製造方法に関するものである。
バイポーラ型の電力半導体装置には、ＩＧＢＴ（Insulated gate Bipolar Transistor）、ダイオード、サイリスタ、ＧＴＯ（Gate Turn-Off Thyristor）等がある。このような電力用半導体装置のスイッチング特性を高速化するために、ドリフト層内のキャリアの再結合寿命を短縮することがある。これは、再結合寿命を短縮することで、スイッチング時にドリフト層内に蓄積したキャリアを早く消滅させることができるからである。再結合寿命を短縮させるために、ドリフト層内には、たとえば、結晶欠陥等の再結合準位が形成される。従来、再結合準位を形成する方法としては、次の２つの方法がある。
まず、第１の方法として、不純物を半導体基板内に拡散させる方法がある。この方法は、たとえば、特許文献１および特許文献２に開示されている。この方法では、通常、拡散係数が比較的大きい白金（Ｐｔ）等の金属膜を半導体基板に形成した後、半導体基板を加熱することによって、白金等の金属を半導体基板に拡散させる。半導体基板の全体に拡散した金属は、シリコン（Ｓｉ）原子と置換することで、シリコンのバンドギャップ内に再結合準位が形成される。この再結合準位によって、キャリアの再結合寿命が短縮されることになる。
第２の方法として、半導体基板に高エネルギの荷電粒子線を照射する方法がある。この方法における荷電粒子線とは、電子線、高エネルギの水素イオン（プロトン）または高エネルギのヘリウム原子核である。この荷電粒子線を照射する方法は、たとえば、非特許文献１に開示されており、半導体基板と荷電粒子の相互作業によって、半導体基板中に格子欠陥、複合欠陥、不純物欠陥が形成される。
この場合における格子欠陥とは、格子間シリコン、空孔、および、格子間シリコン同士または空孔同士が結合したもののことをいう。また、複合欠陥とは、半導体基板内に存在する不純物原子と格子欠陥とが結びついたもののことをいう。一方、不純物欠陥とは、半導体基板内に存在する電気的に中性な不純物が、荷電粒子線の照射によって電気的に活性になったもののことをいう。第２の方法では、これらの欠陥による再結合準位によって、キャリアの再結合寿命が短縮される。この方法は、たとえば、特許文献３および特許文献４に開示されている。
バイポーラ型の電力用半導体装置では、上述した第１の方法および第２の方法のいずれかの方法を用いるか、または、第１の方法と第２の方法とを併用することによって、電力用半導体装置のスイッチング速度の向上が図られている。
George D. Watkins, "Intrinsic defects in silicon" Materials Science in Semiconductor Processing, p227-235, 3 (2000).
電力用半導体装置では、スイッチング速度を向上させることに加えて、そのスイッチング特性を安定させることが求められている。従来の電力用半導体装置の製造方法では、スイッチング特性が十分に安定していないという問題があった。ここで、スイッチング特性が安定しているとは、電力用半導体装置に長時間にわたり通電した際に、スイッチング特性が変化しないことを意味する。
本発明は、その開発の一環としてなされたものであり、その目的は、安定したスイッチング特性が得られる電力半導体装置の製造方法を提供することである。
本発明に係る電力用半導体装置の製造方法は、以下の工程を備えている。炭素濃度が１×１０１４ｃｍ−３以上、１×１０１６ｃｍ−３以下であり、酸素濃度が１×１０１６ｃｍ−３以上、２×１０１８ｃｍ−３以下である領域を有するシリコンの半導体基板に、電力用半導体装置を形成する。半導体基板に電子線を照射する。半導体基板に、２５０℃以上、４００℃以下の温度条件のもとで熱処理を行う。
本発明に係る電力用半導体装置の製造方法によれば、半導体基板が、それぞれ規定される炭素濃度および酸素濃度を有していることで、熱耐性の低い欠陥を消滅させて、熱耐性の高いＣセンタを効率的に残すことができる。その結果、スイッチング速度を向上させるとともに、そのスイッチング特性を安定させることができる。
実施の形態
この明細書でいう電力用半導体装置とは、電力の制御または供給を行う半導体装置（電力用半導体装置）である。たとえば、交流を直流に変換する、電圧を５Ｖまたは３Ｖに降圧する等して、モータを駆動させる、バッテリに充電する、マイコン（Central processing Unit）またはＬＳＩ（Large Scale Integrated circuit）を動作させる等のために用いられる半導体装置をいい、マイコンそのもの、または、メモリ等に用いられるＬＳＩそのものではない。
この明細書でいう電力用半導体装置とは、電力の制御または供給を行う半導体装置（電力用半導体装置）である。たとえば、交流を直流に変換する、電圧を５Ｖまたは３Ｖに降圧する等して、モータを駆動させる、バッテリに充電する、マイコン（Central processing Unit）またはＬＳＩ（Large Scale Integrated circuit）を動作させる等のために用いられる半導体装置をいい、マイコンそのもの、または、メモリ等に用いられるＬＳＩそのものではない。
はじめに、実施の形態に係る電力用半導体装置の製造方法の基本フローについて、図１に基づいて説明する。
まず、電力用半導体装置に使用する半導体基板は、不純物として、炭素と酸素とを含有し、その炭素濃度と酸素濃度とを、それぞれ規定の値に設定する必要がある。これらの不純物のうち、炭素については、半導体基板を結晶成長させた後の処理では、適当な拡散源がない。そこで、ここでは、半導体基板を結晶成長させる際に、成長雰囲気を制御することによって、規定の濃度の炭素を含有させた半導体基板を用いる。具体的には、結晶成長法として、ＦＺ（Floating-Zone）法によって成長させたシリコンの半導体基板（シリコンウェハ）を用いる。なお、シリコンの半導体基板は、シリコンを主成分とする半導体基板であり、この半導体基板は、導電型を規定する所定の不純物等を含有する。
次に、あらかじめ炭素を含有させた半導体基板に酸素を含有させる。図１に示すように、第１工程Ｓ１では、半導体基板内に酸素を拡散させる。次に、第２工程Ｓ２では、半導体基板に、たとえば、ＩＧＢＴ等の電力用半導体装置を形成する。次に、第３工程Ｓ３では、半導体基板に電子線を照射することによって、半導体基板内に欠陥を形成する。次に、第４工程Ｓ４では、半導体基板に熱処理を行うことによって、欠陥の一部を消滅させるか、または、欠陥を不活性化する。
次に、各工程について詳しく説明する。図２は、第１工程Ｓ１に対応する。図２に示すように、まず、大気雰囲気中において、半導体基板１に熱処理（約１１００℃）を施すことにより、半導体基板１の表面にシリコン酸化膜２を形成する。次に、窒素雰囲気中において、シリコン酸化膜２が形成された半導体基板１に熱処理（約１１００℃）を施すことにより、シリコン酸化膜２中の酸素３を、半導体基板１内に拡散させる。このとき、半導体基板１中の酸素の濃度が、１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下になるように熱処理を制御する。
次に、図３、図４および図５は、第２工程Ｓ２に対応する。ここでは、電力用半導体装置としてＩＧＢＴを例に挙げて、その製造工程について説明する。図３に示すように、たとえば、ボロン等のｐ型不純物を半導体基板１の一方の表面と他方の表面とからそれぞれ拡散させることにより、一方の表面の側にｐ＋ボディ領域５を形成し、他方の表面の側にｐ＋コレクタ領域４を形成する。このとき、ｐ＋コレクタ領域４とｐ＋ボディ領域５とによって挟まれた半導体基板１の領域がｎ−ドリフト層６となる。
次に、半導体基板１の一方の表面の側にレジストマスク（図示せず）を形成し、そのレジストマスクをエッチングマスクとして、半導体基板１にドライエッチング処理を施すことにより、図４に示すように、トレンチ溝７を形成する。その後、そのレジストマスクを除去する。次に、半導体基板１の一方の表面の側に他のレジストマスク（図示せず）を形成し、そのレジストマスクをエッチングマスクとして、たとえば、リン等のｎ型不純物をトレンチ溝７の側部に選択的に拡散させて、熱処理を施すことにより、ｎ＋エミッタ領域１０を形成する。その後、他のレジストマスクを除去する。
次に、トレンチ溝７の底部および側壁を選択的に酸化することにより、ゲート酸化膜８を形成する。次に、スパッタ法等の物理成膜法によって、ゲート酸化膜８上にゲート電極９を形成する。次に、図５に示すように、スパッタ法等の物理成膜法によって、ｎ＋エミッタ領域１０に接するようにエミッタ電極１１を形成する。次に、エミッタ電極１１を覆うように、半導体基板１の一方の表面の全面に、フィールド絶縁膜１２を形成する。次に、スパッタ法等の物理成膜法を用いて、ｐ＋コレクタ領域４に接するようにコレクタ電極１３を形成する。こうして、半導体基板１に、電力用半導体装置２０の一例として、ＩＧＢＴ２１が形成される。
なお、ここでは、一般的なＩＧＢＴの製造工程を例に挙げて説明したが、製造方法としては、たとえば、拡散法に換えてイオン注入方法を用いてもよい。また、スパッタ法に換えて蒸着法を用いてもよく、ＩＧＢＴを製造する方法としては、上述した方法に限られない。
次に、図６は、第３工程Ｓ３に対応する。図６に示すように、電子線１４を半導体基板１の一方の表面の側に照射する。このときの照射条件として、入射エネルギは、２５０ｋｅＶ〜３ＭｅＶ程度であり、照射量は、１×１０１３ｃｍ−２〜１×１０１５ｃｍ−２程度である。
なお、目的とする電力用半導体装置の規格（スイッチング速度、オン抵抗）に応じて、入射エネルギと照射量を変化させる。たとえば、高速スイッチング仕様の電力用半導体装置の場合には、欠陥を多く生成するために、電子線の入射エネルギおよび照射量のそれぞれの値を高く設定する。また、電子線の入射エネルギの範囲は、シリコン（半導体基板）に対する電子線の吸収線量の深さ依存性によって制限される。すなわち、電子線の半導体基板の表面と裏面とで、電子線の吸収量の差異を小さくするために、上記の入射エネルギの上限値と下限値を設定する。
上述した電子線の照射条件では、電子線を照射した際の試料（半導体基板等）の温度の上昇は数十℃程度である。このため、電子線を照射する際の試料の温度の制御は、特に必要ではなく、たとえば、室温のもとで照射する処理を行ってよい。電子線を半導体基板１に照射することによって、半導体基板１には、格子欠陥、複合欠陥および不純物欠陥が生成される。複合欠陥として、たとえば、空孔−Ｖ族元素対に起因するとされるＥセンタが生成される。不純物欠陥として、たとえば、炭素−炭素対に起因するとされるＧセンタ、または、酸素−炭素対に起因するとされるＣセンタが生成される。
シリコンのバンドギャップ内における、Ｅセンタの再結合準位はＥｃ−０．４３ｅＶであり、Ｇセンタの再結合準位はＥｖ＋０．１７ｅＶであり、Ｃセンタの再結合準位はＥｖ＋０．３３ｅＶである。なお、Ｅｃは伝導帯端下端のエネルギであり、Ｅｖは価電子帯端上端のエネルギである。
半導体基板中に生成された欠陥は、キャリアの再結合寿命を短縮させる効果があり、特に、シリコン（半導体基板）のバンドギャップ（１．１１ｅＶ）内において、バンドギャップの中央付近に欠陥準位を有する欠陥が、キャリアの再結合寿命を短縮させる効果が高いとされる。
このため、電力用半導体装置のスイッチング特性を高速化させるためには、欠陥としては、Ｇセンタよりも、Ｃセンタの方が望ましいといえる。また、Ｅセンタは、シリコンのミッドギャップに近い準位を有するため、逆バイアスリークの原因になるため望ましくない。そこで、実施の形態に係る電力用半導体装置では、ドリフト層に蓄積されたキャリアの再結合寿命を短縮させるために、欠陥として、Ｃセンタを積極的に用いる。
また、第３工程が終了した後では、半導体基板１中に、格子欠陥または複合欠陥も残留している。これらの欠陥は熱耐性が低く、電力用半導体装置に高い電流密度をもって通電した際に発生する電流または熱によって消滅するため、たとえば、電力用半導体装置を高い電流密度をもって長時間通電する際に特性が変化することになる。
このため、第４の工程では、通電前に熱耐性が低い欠陥を熱処理によって消滅させるために、通常より過酷な熱処理を行う。発明者らの評価によれば、半導体基板１に、たとえば、２５０℃以上４００℃以下、好ましくは、３００℃以上４００℃以下の温度のもとで数時間の熱処理を施すことで、格子欠陥または複合欠陥の大部分を消滅させることができること、または、電気的に不活性にすることができることが判明した。
熱処理を行う時間は、半導体基板中の不純物濃度と、半導体基板に照射された電子線の照射量とに依存性する。たとえば、不純物濃度が高い場合には、不純物欠陥が形成されやすくなることで、格子欠陥または複合欠陥が少なくなるため、熱処理時間を短く設定する。一方、電子線の照射量が多い場合には、格子欠陥または複合欠陥が多くなるため、熱処理時間を長く設定する。
熱処理は、電力用半導体装置の電極材料の酸化を抑制するために、窒素等の不活性ガス中で行うのが望ましい。この熱処理によって、残留している格子欠陥および複合欠陥の大部分とＧセンタとが消滅することになる。
このように、上述した電力用半導体装置の製造方法では、半導体基板中に生成した種々の欠陥のうち、Ｃセンタを効率的に残留させることで、電力用半導体装置におけるドリフト層に蓄積されたキャリアの再結合寿命を短縮させることができ、電力用半導体装置の高速化を図ることができる。
次に、上述した電力用半導体装置の効果と、半導体基板中の炭素濃度および酸素濃度の規定値の根拠について補足説明する。
第１の効果は、Ｃセンタの高い生成効率が得られることにある。上述したように、Ｃセンタは、Ｇセンタと比較して、キャリアを再結合させて寿命を短縮させる効果が高いため、Ｃセンタの生成効率を高くすることが望まれる。ここでいう、生成効率とは、電子線の照射量に対するＣセンタの比であり、この比を高くすることを意味する。生成効率を高くすることで、電子線の照射量を少なくすることができ、製造工程の簡素化に寄与することができる。
発明者らは、Ｃセンタの濃度と半導体基板中の酸素濃度との関係と、Ｇセンタの濃度と半導体基板中の酸素濃度との関係について、それぞれ評価を行った。その評価について説明する。
まず、半導体基板として、炭素濃度をほぼ一定の濃度（３×１０１４ｃｍ−３〜９×１０１４ｃｍ−３程度）とし、酸素濃度を、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３程度の範囲内で振り分けた半導体基板を使用した。その半導体基板に、照射エネルギを７５０ｋｅＶ、照射量を１×１０１４ｃｍ−２とした照射条件のもとで、電子線を照射し、それぞれの半導体基板中のＣセンタの濃度とＧセンタの濃度とを、ＰＬ（Photoluminescence）法によって測定した。このＰＬ法では、フォトルミネッセンスの強度によって、半導体基板内の欠陥の分布および濃度等に関する情報を取得することができる。
評価結果を図７および図８に示す。図７では、Ｃセンタの濃度と半導体基板中の酸素濃度との関係を示す。また、図８では、Ｇセンタの濃度と半導体基板中の酸素濃度との関係を示す。図７に示すように、半導体基板中の酸素濃度が高いほど、Ｃセンタの濃度が高くなっており、Ｃセンタの生成が促進されていることがわかる。一方、図８に示すように、半導体基板中の酸素濃度が高いほど、Ｇセンタの濃度が低くなっており、Ｇセンタの生成が抑制されていることがわかる。このことから、半導体基板中における炭素濃度と酸素濃度とを規定することで、不純物欠陥（ＧセンタおよびＣセンタ）を制御できることが判明した。
Ｃセンタの生成効率を高くするためには、半導体基板中の酸素濃度が高いほど望ましいが、半導体基板（単結晶シリコン）に対する酸素原子の室温下における固溶度の制約からは、酸素濃度は、２×１０１８ｃｍ−３（上限値）以下に規定することが望ましいことがわかった。
炭素濃度については、過剰に少ないと半導体基板中にＣセンタが生成されないため、Ｃセンタが確実に生成されるには、炭素濃度を１×１０１４ｃｍ−３以上に規定することが望ましいことがわかった。一方、一般に生産されている半導体基板中の炭素濃度を考慮すると、炭素濃度の上限値は１×１０１６ｃｍ−３であることが望ましい。炭素濃度がこの上限値を超えると、ＣセンタよりもＧセンタの生成が促進される。したがって、炭素濃度の範囲としては、１×１０１４ｃｍ−３以上１×１０１６ｃｍ−３以下に規定することが望ましいことがわかった。
次に、第２の効果は、Ｃセンタの熱耐性を高くできることにある。発明者らは、さらに、Ｃセンタの濃度と熱処理温度（アニール温度）との関係について評価を行った。その評価について説明する。まず、半導体基板として、上述した評価と同様に、炭素濃度をほぼ一定の濃度とし、酸素濃度を、所定の範囲内で振り分けた半導体基板を使用し、その半導体基板に所定の照射条件のもとで電子線を照射した。その半導体基板に、大気雰囲気中において、温度（最高温度〜５００℃）を振り分けて２０分間の熱処理を施し、それぞれの半導体基板中のＣセンタの濃度をＰＬ法によって測定した。
評価結果を図９および図１０に示す。図９では、Ｃセンタの濃度とアニール温度との関係を示す。また、図１０では、Ｇセンタの濃度とアニール温度との関係を示す。図９に示すように、約２５０℃の熱処理を施した場合には、いずれの半導体基板についても、Ｃセンタの濃度は減少していないことがわかる。また、酸素濃度が高い半導体基板ほど、高温度の熱処理によってもＣセンタの濃度が減少しにくいことがわかる。これは、半導体基板中の不純物濃度を規定することで、Ｃセンタの熱耐性を向上できることを意味する。Ｃセンタの熱耐性を高めることで、半導体装置の通電時の変化を抑制するとともに、第４工程における熱処理の温度を高く設定することができ、不要な欠陥を短時間で消滅させることができる。
そこで、この効果を発現させることができる、半導体基板中の酸素濃度の下限値を、１×１０１６ｃｍ−３に規定した。したがって、上述した酸素濃度の上限値と併せて、半導体基板中の酸素濃度を、１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下に規定した。
一方、図１０に示すように、Ｇセンタの濃度は、約１５０℃付近の熱処理によって消滅することがわかる。また、大部分の格子欠陥または複合欠陥は、２５０℃の温度のもとで熱処理を施すことによって、消滅するか、または、電気的に不活性になる（非特許文献１）。このため、２５０℃以上４００℃以下、好ましくは、３００℃以上４００℃以下の温度のもとで半導体基板に熱処理を施すことで、Ｃセンタを残存させながら、他のＧセンタ等の不純物欠陥、格子欠陥および複合欠陥を消滅させることができることがわかった。
次に、上述した製造方法を適用して製造された、ＩＧＢＴの特性について説明する。
炭素濃度をほぼ一定にして、酸素濃度を変化させた半導体基板を用いてＩＧＢＴを試作した。試作したＩＧＢＴに対して、酸素濃度と、飽和エミッタ−コレクタ電圧の変化率との関係を評価した。ここで、変化率は、次のように定義される。まず、それぞれ検査用のゲート電圧およびエミッタ電圧を流したときの、コレクタ−エミッタ間電圧の値をＡ（初期値）とし、次に、それぞれ負荷試験用のゲート−エミッタ間電圧およびコレクタ電流を流したときの、コレクタ−エミッタ間電圧の値をＢとすると、変化率は（Ｂ−Ａ）／Ａによって表される。ここでは、この変化率を用いて間接的にスイッチング特性の安定性を評価した。すなわち、飽和エミッタ−コレクタ電圧の変化率が小さいほど、電力用半導体装置として安定していることになる。
炭素濃度をほぼ一定にして、酸素濃度を変化させた半導体基板を用いてＩＧＢＴを試作した。試作したＩＧＢＴに対して、酸素濃度と、飽和エミッタ−コレクタ電圧の変化率との関係を評価した。ここで、変化率は、次のように定義される。まず、それぞれ検査用のゲート電圧およびエミッタ電圧を流したときの、コレクタ−エミッタ間電圧の値をＡ（初期値）とし、次に、それぞれ負荷試験用のゲート−エミッタ間電圧およびコレクタ電流を流したときの、コレクタ−エミッタ間電圧の値をＢとすると、変化率は（Ｂ−Ａ）／Ａによって表される。ここでは、この変化率を用いて間接的にスイッチング特性の安定性を評価した。すなわち、飽和エミッタ−コレクタ電圧の変化率が小さいほど、電力用半導体装置として安定していることになる。
その結果を図１１に示す。図１１に示すように、酸素濃度が高い半導体基板ほど、飽和エミッタ−コレクタ電圧の変化率が小さくなっていることがわかり、ＩＧＢＴのスイッチング特性が安定していることが判明した。
上述した電力用半導体装置の製造方法の効果についてまとめる、まず、酸素は拡散係数が小さいために、半導体基板面内における酸素濃度の不均一性または不再現が発生しにくい。また、欠陥は、電子線を照射することによって形成するため、高い精度をもって再結合寿命を制御することが可能になる。また、電子線の照射によって生じる格子欠陥、複合欠陥および不純物欠陥のうち、熱耐性が高い不純物欠陥を残留させて、残りの格子欠陥または複合欠陥を消滅させるか、または、電気的に不活性な状態にすることができる。
上述した炭素濃度（１×１０１４ｃｍ−３以上１×１０１６ｃｍ−３以下）および酸素濃度（１×１０１６ｃｍ−３以上２×１０１８ｃｍ−３以下）では、電子線を照射する際に、特定の不純物欠陥（Ｃセンタ）が効率的に発生することがわかった。Ｃセンタの再結合準位はＥｖ＋０．３３ｅＶである。この再結合準位は、金属由来の欠陥と比べて、リーク電流を小さくすることができる。
また、Ｃセンタは、格子欠陥または複合欠陥と比べて、熱耐性が高い。さらに、通常の電力用半導体装置に適用される低不純物濃度の半導体基板を使用した場合と比べて、上述した酸素濃度および炭素濃度を有する半導体基板を用いた場合では、Ｃセンタの熱耐性を向上させることができることがわかった。
したがって、上述した電力用半導体装置の製造方法では、熱耐性の低い欠陥を消滅させて、熱耐性の高いＣセンタを効率的に残すことができ、製造のばらつきを抑えることができるとともに、高い電流密度の通電においても、スイッチング特性を安定させることができる。これにより、長寿命の電力用半導体装置を提供することができる。
（第１変形例）
上述した電力用半導体装置の製造方法では、半導体基板として、ＦＺ法によって成長させた、比較的酸素濃度の低い半導体基板を用い、第１工程において、半導体基板に酸素をさらに拡散させる場合について説明した。
上述した電力用半導体装置の製造方法では、半導体基板として、ＦＺ法によって成長させた、比較的酸素濃度の低い半導体基板を用い、第１工程において、半導体基板に酸素をさらに拡散させる場合について説明した。
半導体基板としては、ＦＺ法によって成長させた半導体基板の他に、ＣＺ（Czochralski）法またはＭＣＺ（Magnetic-Field Applied Czochralski）法によって成長させたシリコンの半導体基板を用いてもよい。この場合には、図１２に示すように、ＣＺ法またはＭＣＺ法によって半導体基板を成長させる際に、高濃度の酸素を半導体基板に含有させることができるため、酸素を半導体基板に付加的に拡散させる第１工程を省略する。
ここで、ＦＺ法によって成長させた半導体基板と、ＣＺ法またはＭＣＺ法によって成長させた半導体基板との違いについて補足説明する。ＦＺ法によって成長させた半導体基板に酸素を拡散させた場合、酸素の濃度分布は、拡散面から離れるにしたがい減少する分布となる。拡散面と裏面とでは、酸素濃度は、最大で約２×１０１８ｃｍ−３から約１×１０１５ｃｍ−３程度に変化する。
一方、ＣＺ法またはＭＣＺ法によって成長させた半導体基板を用いた場合、半導体基板の成長中に酸素を一定の濃度で導入するため、酸素濃度の半導体基板の厚み方向の変化は１０％程度以内となる。その結果を、図１３の上のグラフに示す。一方、炭素濃度の半導体基板の厚み方向の変化は、ＦＺ法によって成長させた半導体基板でも、ＣＺ法またはＭＣＺ法によって成長させた半導体基板でも、１０％程度以内となる。
半導体基板に上述の電子線を照射した場合、Ｃセンタ濃度は、酸素濃度とほぼ同じ濃度分布を有する。その結果を図１３の下のグラフに示す。このように、ＦＺ法によって成長させた半導体基板と、ＣＺ法またはＭＣＺ法によって成長させた半導体基板とでは、半導体基板の厚み方向のＣセンタの濃度分布が異なる。
高速用途の電力用半導体装置の場合、スイッチ時の損失が小さいことが望まれる。すなわち、スイッチング速度が速いことが望ましい。半導体基板の全域（厚み方向）にＣセンタが分布していた方がスイッチング速度は速くなる。このため、ＣＺ法またはＭＣＺ法によって成長させた半導体基板を用いた図１２に示される製造方法が望ましい。一方、高耐圧用途の電力用半導体装置の場合、欠陥は半導体基板内の一部の領域に存在する状態が望ましい。このため、ＦＺ法によって成長させた半導体基板を用いる図１に示される製造方法が望ましい。
したがって、第１変形例では、ＣＺ法またはＭＣＺ法によって成長させた半導体基板を用いることで、スイッチング特性の安定した電力用半導体装置を製造することができるとともに、製造工程として、第１工程を省くことができ、製造工程の削減に寄与することができる。
（第２変形例）
上述した電力用半導体装置の製造方法では、半導体基板に形成される電力用半導体装置として、縦型のトレンチ構造を有するＩＧＢＴを例に挙げて説明した。
上述した電力用半導体装置の製造方法では、半導体基板に形成される電力用半導体装置として、縦型のトレンチ構造を有するＩＧＢＴを例に挙げて説明した。
電力用半導体装置としては、ＩＧＢＴに限られるものではなく、図１４に示すように、ＩＧＢＴの他にダイオードを形成してもよい。ダイオードを形成する場合には、第２工程Ｓ２が、ＩＧＢＴを形成する工程から、ダイオードを形成する工程に置き換わるだけである。
このようにして形成されたダイオードを図１５に示す。図１５に示すように、ダイオード３０では、半導体基板３１に、ｐ＋層３４、ｎ−ドリフト層３５およびｎ＋層３６が形成されている。ダイオード３０では、ｐ＋層３４に接触するようにアノード電極３２およびフィールド絶縁膜３３が形成されている。また、ｎ＋層３６に接触するようにカソード電極３７が形成されている。このダイオード３０においても、ＩＧＢＴの場合と同様に、スイッチング特性を高速化させながら、安定させることができる。なお、ＩＧＢＴおよびダイオードの他に、サイリスタまたはＧＴＯ等の電力用半導体装置を形成してもよい。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、電力の制御等を行う、ＩＧＢＴ等の電力用半導体装置の製造方法に有効に利用される。
１ 半導体基板、２ シリコン酸化膜、３ 酸素、４ ｐ＋コレクタ層、５ ｐ＋ボディ層、６ ｎ−ドリフト層、７ トレンチ溝、８ ゲート酸化膜、９ ゲート電極、１０ ｎ+エミッタ層、１１ エミッタ電極、１２ フィールド絶縁膜、１３ コレクタ電極、１４ 電子線、２０ 電力用半導体装置、２１ ＩＧＢＴ、３０ ダイオード、３１ 半導体基板、３２ アノード電極、３３ フィールド絶縁膜、３４ ｐ＋層、３５ ｎ−ドリフト層、３６ ｎ＋層、３７ カソード電極。
Claims (6)
- 炭素濃度が１×１０１４ｃｍ−３以上、１×１０１６ｃｍ−３以下であり、酸素濃度が１×１０１６ｃｍ−３以上、２×１０１８ｃｍ−３以下である領域を有するシリコンの半導体基板に、電力用半導体装置を形成する工程と、
前記半導体基板に電子線を照射する工程と、
前記半導体基板に、２５０℃以上、４００℃以下の温度条件のもとで熱処理を行う工程と
を備えた、電力用半導体装置の製造方法。 - 前記半導体基板を製造する工程は、
ＦＺ法によって、第１状態の半導体基板を成長させる工程と、
前記第１状態の半導体基板に酸素を拡散させることによって、前記半導体基板としての第２状態の半導体基板を形成する工程と
を含む、請求項１記載の電力用半導体装置の製造方法。 - 前記第２状態の半導体基板を形成する工程は、
前記第１状態の半導体基板を覆うように、シリコン酸化膜を形成する工程と、
熱処理を施すことによって、前記シリコン酸化膜中の酸素を前記第１状態の半導体基板に拡散させる工程と
を含む、請求項２記載の電力用半導体装置の製造方法。 - 前記領域は、前記半導体基板の厚み方向の全域とされた、請求項１記載の電力用半導体装置の製造方法。
- 前記半導体基板として、ＣＺ法およびＭＣＺ法のいずれかの方法によって成長させた半導体基板を用いる、請求項４記載の電力用半導体装置の製造方法。
- 前記電力用半導体装置を形成する工程は、ＩＧＢＴおよびダイオードのいずれかを形成する工程を含む、請求項１記載の電力用半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015075953 | 2015-04-02 | ||
| JP2015075953 | 2015-04-02 | ||
| PCT/JP2016/051013 WO2016157935A1 (ja) | 2015-04-02 | 2016-01-14 | 電力用半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6109432B2 JP6109432B2 (ja) | 2017-04-05 |
| JPWO2016157935A1 true JPWO2016157935A1 (ja) | 2017-04-27 |
Family
ID=57004165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016546111A Active JP6109432B2 (ja) | 2015-04-02 | 2016-01-14 | 電力用半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6109432B2 (ja) |
| WO (1) | WO2016157935A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2830085A1 (en) | 2011-03-23 | 2012-09-27 | Nxstage Medical, Inc. | Peritoneal dialysis systems, devices, and methods |
| JP2018098266A (ja) * | 2016-12-08 | 2018-06-21 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法およびカメラ |
| WO2019181852A1 (ja) | 2018-03-19 | 2019-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7251616B2 (ja) | 2019-04-26 | 2023-04-04 | 富士電機株式会社 | 半導体装置および製造方法 |
| CN113711364A (zh) | 2019-10-11 | 2021-11-26 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| JP7515428B2 (ja) | 2021-02-16 | 2024-07-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146569A (en) * | 1977-05-26 | 1978-12-20 | Nec Corp | Manufacture of semiconductor device |
| JPS5527612A (en) * | 1978-08-19 | 1980-02-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Silicon base |
| JPS5538058A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Semiconductor device |
| JP2001326366A (ja) * | 2000-03-29 | 2001-11-22 | Sumiju Shiken Kensa Kk | 半導体素子の製造方法 |
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2007266103A (ja) * | 2006-03-27 | 2007-10-11 | Sanken Electric Co Ltd | 半導体装置の製法及び半導体装置 |
| JP2012069861A (ja) * | 2010-09-27 | 2012-04-05 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2013141141A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2014056976A (ja) * | 2012-09-13 | 2014-03-27 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US20140302621A1 (en) * | 2013-04-08 | 2014-10-09 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method therefor |
| JP2015198166A (ja) * | 2014-04-01 | 2015-11-09 | 信越半導体株式会社 | 再結合ライフタイムの制御方法及びシリコン基板 |
| WO2016035531A1 (ja) * | 2014-09-04 | 2016-03-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2016
- 2016-01-14 JP JP2016546111A patent/JP6109432B2/ja active Active
- 2016-01-14 WO PCT/JP2016/051013 patent/WO2016157935A1/ja active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146569A (en) * | 1977-05-26 | 1978-12-20 | Nec Corp | Manufacture of semiconductor device |
| JPS5527612A (en) * | 1978-08-19 | 1980-02-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Silicon base |
| JPS5538058A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Semiconductor device |
| JP2001326366A (ja) * | 2000-03-29 | 2001-11-22 | Sumiju Shiken Kensa Kk | 半導体素子の製造方法 |
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2007266103A (ja) * | 2006-03-27 | 2007-10-11 | Sanken Electric Co Ltd | 半導体装置の製法及び半導体装置 |
| JP2012069861A (ja) * | 2010-09-27 | 2012-04-05 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2013141141A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2014056976A (ja) * | 2012-09-13 | 2014-03-27 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US20140302621A1 (en) * | 2013-04-08 | 2014-10-09 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method therefor |
| JP2015198166A (ja) * | 2014-04-01 | 2015-11-09 | 信越半導体株式会社 | 再結合ライフタイムの制御方法及びシリコン基板 |
| WO2016035531A1 (ja) * | 2014-09-04 | 2016-03-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016157935A1 (ja) | 2016-10-06 |
| JP6109432B2 (ja) | 2017-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6109432B2 (ja) | 電力用半導体装置の製造方法 | |
| JP6515990B2 (ja) | 半導体装置 | |
| US20190115211A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN107408581B (zh) | 半导体装置及半导体装置的制造方法 | |
| US8361893B2 (en) | Semiconductor device and substrate with chalcogen doped region | |
| US10388775B2 (en) | Semiconductor device having multiple field stop layers | |
| US7754589B2 (en) | Method for improving the quality of a SiC crystal | |
| US8329563B2 (en) | Semiconductor device including a gettering layer and manufacturing method therefor | |
| JP6708266B2 (ja) | 半導体装置 | |
| JPWO2013141141A1 (ja) | 半導体装置の製造方法 | |
| JP5080744B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP5528515B2 (ja) | ＳｉＣバイポーラ型半導体素子 | |
| JP2015149346A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6639739B2 (ja) | 半導体装置 | |
| JPH09232326A (ja) | 半導体装置の製造方法 | |
| JP2010114368A (ja) | 半導体装置とその製造方法 | |
| JP2012033568A (ja) | 半導体装置の製造方法 | |
| CN116547788A (zh) | 半导体装置的制造方法以及半导体装置 | |
| JP5446158B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010161237A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6109432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |