JP2010161237A

JP2010161237A - 半導体装置の製造方法

Info

Publication number: JP2010161237A
Application number: JP2009002930A
Authority: JP
Inventors: Shinya Iwasaki; 真也岩崎
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2009-01-08
Filing date: 2009-01-08
Publication date: 2010-07-22

Abstract

【課題】結晶欠陥の種類や量を制御することで、所望のスイッチング特性が実現可能となる半導体装置を製造する方法を提供する。
【解決手段】本方法は、シリコン領域形成工程（Ｓ３０）と、熱処理工程（Ｓ３２）と、注入工程（Ｓ３６）を備えている。シリコン領域形成工程では、不純物が含有されているシリコン基板と、シリコン基板の表面に堆積されているエピタキシャル層と、からなるシリコン領域を形成する。熱処理工程では、シリコン領域を熱処理する。素子構造形成工程では、熱処理工程後に、シリコン領域内に半導体装置の素子構造を形成する。注入工程では、熱処理工程後に、シリコン領域内に荷電粒子を注入する。熱処理工程では、熱処理条件を制御することによって、シリコン基板からエピタキシャル層に拡散される不純物の濃度や拡散速度を制御することができる。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。

シリコン基板内の所定の領域に結晶欠陥を形成することで、シリコン基板内におけるキャリアのライフタイムを制御する技術が知られている。この技術では、シリコン基板内に形成された結晶欠陥が正孔トラップ又は電子トラップとして機能する。正孔トラップ又は電子トラップにキャリアが捕獲されることによって、キャリアの再結合が促進されて半導体装置のスイッチング特性が改善される。

シリコン基板内に結晶欠陥を形成する技術では、一般的に、結晶欠陥を形成する領域（以下、ライフタイム制御領域と称する）に酸素や炭素などの不純物を導入し、その後にライフタイム制御領域に電子線やイオン線などの粒子線を照射する。これによって、シリコン基板内に結晶欠陥が形成され、キャリアのライフタイム制御機能を得ることができる。このような技術の従来例として、例えば特許文献１が挙げられる。

特開２００７−２６６１０３号公報

上記した特許文献１の製造方法では、例えばＣＺ（Czokralski）法又はＦＺ（Floating Zone）法によって製造されたシリコン基板を利用する。ＣＺ法又はＦＺ法によって製造されたシリコン基板には、所定の濃度以上の酸素や炭素などの不純物が予め含有されている。このため、ＣＺ法又はＦＺ法によって製造されたシリコン基板内に結晶欠陥を形成すると、結晶欠陥の種類や量がシリコン基板内に予め含有されている酸素や炭素の濃度によって決定される。ＣＺ法又はＦＺ法によって製造されたシリコン基板を利用すると、シリコン基板内に形成される結晶欠陥の種類や量を制御することができず、所望のスイッチング特性を得ることができない。

本発明は上記の課題に鑑みて提案されたものである。本発明は、結晶欠陥の種類や量を制御可能にすることで、所望のスイッチング特性が実現可能となる半導体装置を製造する方法を提供する。

本発明の半導体装置の製造方法は、シリコン領域形成工程と、熱処理工程と、注入工程を備えている。シリコン領域形成工程では、不純物が含有されているシリコン基板と、シリコン基板の表面に堆積されているエピタキシャル層と、からなるシリコン領域を形成する。熱処理工程では、シリコン領域形成工程後に、シリコン領域を熱処理する。注入工程では、熱処理工程後に、シリコン領域内に荷電粒子を注入する。

本方法では、熱処理工程により、シリコン基板内の不純物がエピタキシャル層に拡散される。このとき、熱処理条件を制御することによって、シリコン基板からエピタキシャル層に拡散される不純物の濃度や拡散速度を制御することができる。注入工程では、シリコン領域のエピタキシャル層内に荷電粒子が注入されて、エピタキシャル層内に結晶欠陥が形成される（ライフタイム制御領域が形成される）。熱処理条件を制御することで、シリコン基板内に予め含有されている不純物の濃度に依存することなく、エピタキシャル層内の不純物濃度が制御でき、エピタキシャル層内の結晶欠陥の種類や量を制御することができる。これによって、所望のキャリアのライフタイム制御機能を得ることができる。

本発明の方法によると、結晶欠陥の種類や量を制御することができ、所望のスイッチング特性を備えた半導体装置を製造することができる。

（ａ）は、ダイオード８の断面図を示す。（ｂ）は、シリコン領域６内の不純物濃度のプロファイル結果を示す。製造方法のフローチャートを示す。

以下、本発明の実施の形態について詳細に説明する。
（形態１）不純物の拡散範囲に応じて、エピタキシャル層の厚みを制御する。
（形態２）熱処理工程とシリコン領域の表面に熱酸化膜を形成する工程を同一の工程で実施する。
（形態３）ライフタイム制御領域を形成する位置および製造後の半導体装置に要求されるデバイス特性に応じて、熱処理工程における熱処理条件を制御する。
（形態４）素子構造を形成するときに実施する熱処理を考慮して、素子構造形成前の熱処理工程における熱処理条件を決定する。

図１（ａ）に、実施例の製造方法で製造されたダイオード８の断面図を示す。ダイオード８はＰＩＮダイオードである。ダイオード８は、シリコン領域６と、アノード電極１０と、カソード電極２２を備えている。シリコン領域６は、シリコン基板２と、シリコン基板２の表面に堆積されているエピタキシャル層４によって構成されている。シリコン領域６内には、酸素と炭素が含有されている。エピタキシャル層４の表面側には、ｐ⁻型のアノード層１２が形成されている。エピタキシャル層４の裏面側とシリコン基板２の表面側には、ｎ⁻型のドリフト層１８が形成されている。シリコン基板２の裏面側には、ｎ^＋型のカソード層２０が形成されている。エピタキシャル層４内であってアノード層１２の下方には、ライフタイム制御領域１４が形成されている。ライフタイム制御領域１４には、複数の結晶欠陥１６が形成されている。アノード電極１０は、シリコン領域６の表面に設けられており、アノード層１２と接触している。カソード電極２２は、シリコン基板６の裏面に設けられており、カソード層２０と接触している。ダイオード８では、ライフタイム制御領域１４内に形成されている結晶欠陥１６が正孔トラップ又は電子トラップとして機能する。正孔トラップ又は電子トラップにキャリアが捕獲されることによって、キャリアの再結合が促進される。

図１（ｂ）に、ダイオード８のシリコン領域６内に含有されている酸素と炭素の濃度をダイオード８の深さ方向にプロファイルした結果を示す。参照符号２４は、炭素濃度のプロファイル結果を示している。参照符号２６は、酸素濃度のプロファイル結果を示している。図１（ｂ）の横軸は不純物濃度を示しており、図の左側に向かうほど不純物濃度が低い。図１（ｂ）の縦軸はダイオード８の深さ方向における位置を示している。図１（ｂ）に示すように、シリコン基板２内では、酸素濃度と炭素濃度は一定である。エピタキシャル層４内では、酸素濃度と炭素濃度はいずれもシリコン基板２から上方に離れるにつれて低下している。炭素濃度はライフタイム制御領域１４の下方のエピタキシャル層４内で検出限界以下となっている。このため、ライフタイム制御領域１４内には酸素のみ含有されている。ダイオード８では、酸素を欠陥形成要因とする結晶欠陥１６がライフタイム制御領域１４内に形成され、スイッチング特性が改善されている。

図２に、ダイオード８の製造方法のフローチャートを示す。以下では、ダイオード８を製造する方法を説明する。まず、ＣＺ法又はＦＺ法によって製造されたシリコン基板２を準備する。シリコン基板２内には、所定の濃度の酸素と炭素が予め含有されている。次に、Ｓ３０では、準備したシリコン基板２の表面にエピタキシャル層４をエピタキシャル成長させて、シリコン基板２と、シリコン基板２の表面に堆積されているエピタキシャル層４と、からなるシリコン領域６を形成する（シリコン領域形成工程）。シリコン領域形成工程では、エピタキシャル層４をシリコン基板２の表面にエピタキシャル成長させるときにエピタキシャル層４の厚みを制御することで、後述する熱処理工程で酸素と炭素がエピタキシャル層４まで拡散するときの酸素と炭素の拡散範囲を制御することができる。

次に、Ｓ３２では、シリコン領域６を熱処理する（熱処理工程）。熱処理工程は拡散炉内で実施することができる。これによって、シリコン基板２内に含有されている酸素と炭素がエピタキシャル層４まで拡散される。このとき、処理時間、処理温度などの熱処理条件を制御することによって、酸素と炭素がエピタキシャル層４まで拡散するときの拡散範囲、拡散速度、拡散濃度などを制御することができる。このため、ライフタイム制御領域１４を形成する深さおよび製造後のダイオード８に要求されるデバイス特性に応じて、熱処理工程における熱処理条件を制御することが好ましい。本実施例の製造方法では、ライフタイム制御領域１４を形成する深さに、炭素が殆ど含有されず、かつ、酸素が多く含有されるように熱処理条件を制御する。

次に、Ｓ３４では、シリコン領域６の表面にパターニングされた熱酸化膜を形成し、シリコン領域６の表面からボロンなどのｐ型の不純物を注入して熱処理する。これによって、エピタキシャル層４の表面側にアノード層１２を形成する。なお、上述した熱処理工程とシリコン領域６の表面に熱酸化膜を形成する工程を同一の工程で実施してもよい。同一の工程とすることで、製造工程を短縮することができる。次に、シリコン領域６の裏面からリンなどのｎ型の不純物を注入して熱処理する。これによって、シリコン基板２の裏面側にカソード層１８を形成する。なお、アノード層１２とカソード層１８を形成するときの熱処理においてもシリコン領域６内の酸素と炭素が拡散される。このため、これらの熱処理を考慮して、熱処理工程における熱処理条件を決定することが好ましい。

次に、Ｓ３６では、シリコン領域６の表面からアルミホイル膜を介してヘリウムイオン３０を照射する（注入工程）。アルミホイル膜をアブソーバとして利用することで、ヘリウムイオン３０をシリコン領域６内の所定の深さ（ライフタイム制御領域１４を形成する深さ）に注入することができる。これによって、ライフタイム制御領域１４を形成する深さに複数の原子空孔が形成される。形成された原子空孔とライフタイム制御領域１４を形成する深さに含有されている酸素とが結合することによって、ライフタイム制御領域１４に複数の結晶欠陥１６が形成される。注入工程では、ヘリウムイオン３０の照射条件を制御することによって、ライフタイム制御領域１４内に形成される結晶欠陥１６の量を制御することができる。なお、注入工程ではシリコン領域６の裏面からヘリウムイオン３０を照射してもよい。

Ｓ３８では、シリコン領域６の表面にアノード層１２と接するアノード電極１０を形成する。さらに、シリコン領域６の裏面にカソード層２０と接するカソード電極２２を形成する。これによって、図１（ａ）に示すダイオード８が完成する。なお、本実施例では、注入工程の後にアノード電極１０とカソード電極２２を形成しているが、アノード電極１０とカソード電極２２を形成した後に注入工程を実施してもよい。

本実施例の方法によると、熱処理工程の熱処理条件を制御することで、シリコン基板２内に予め含有されている酸素と炭素の濃度に依存することなく、エピタキシャル層４内に形成される結晶欠陥１６の種類や量を制御することができる。ＣＺ法又はＦＺ法によって製造されたシリコン基板２を利用してダイオード８を製造した場合でも、製造後に良好なキャリアのライフタイム制御機能を得ることができ、所望のスイッチング特性を得ることができる。
また、本実施例の製造方法によると、エピタキシャル層４内に形成される結晶欠陥１６の種類を制御することができるため、リーク電流の増加などデバイス特性を悪化させる結晶欠陥１６を排除することができる。
さらに、本実施例の製造方法によると、外部からエピタキシャル層４内に酸素又は炭素などの不純物を導入しなくても、エピタキシャル層４内に不純物を含有させることができる。このため、外部からエピタキシャル層４内に不純物を導入するための加速装置などの特別な装置を準備する必要がない。

なお、本実施例の製造方法では、シリコン領域形成工程で、シリコン基板２の表面にエピタキシャル層４をエピタキシャル成長させてシリコン領域６を形成したが、シリコン基板２の表面に予めエピタキシャル層４が堆積されているシリコン領域６を準備してもよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：シリコン基板
４：エピタキシャル層
６：シリコン領域
８：ダイオード
１０：アノード電極
１２：アノード層
１４：ライフタイム制御領域
１６：結晶欠陥
１８：ドリフト層
２０：カソード層
２２：カソード電極
Ｓ３０〜Ｓ３８：製造方法

Claims

不純物が含有されているシリコン基板と、そのシリコン基板の表面に堆積されているエピタキシャル層と、からなるシリコン領域を形成するシリコン領域形成工程と、
そのシリコン領域形成工程後に、シリコン領域を熱処理する熱処理工程と、
その熱処理工程後に、シリコン領域内に荷電粒子を注入する注入工程を備えていることを特徴とする半導体装置の製造方法。