JP4858527B2

JP4858527B2 - 半導体装置の製造方法

Info

Publication number: JP4858527B2
Application number: JP2008287803A
Authority: JP
Inventors: 信也山崎
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2008-11-10
Filing date: 2008-11-10
Publication date: 2012-01-18
Anticipated expiration: 2028-11-10
Also published as: CN102210011A; EP2345061A1; WO2010052561A1; US20110233731A1; JP2010114368A

Description

本発明は、半導体装置とその製造方法に関する。特に、シリコン基板内にキャリアのライフタイムを制御するための複数の結晶欠陥が形成されている半導体装置とその製造方法に関する。

半導体装置の製造過程において、シリコン基板内に結晶欠陥を形成することによって、シリコン基板内におけるキャリアのライフタイムを制御する技術が知られている。この技術では、シリコン基板内に結晶欠陥を形成することによって、シリコン基板内のバンドギャップ間に複数のトラップ準位を配置する。複数のトラップ準位にキャリアが捕獲されることによって、キャリアの再結合が促進されてキャリアのライフタイムが短縮される。なお、結晶欠陥とは、シリコン基板の結晶構造の乱れを生じさせるものであり、格子欠陥（空孔：シリコン原子の一部が欠落、格子間シリコン：格子位置から外れているシリコン原子）だけでなく、不純物原子や不純物原子と格子欠陥との複合体や集合体をいう。このうち、本明細書で後述する深いトラップ準位を形成する結晶欠陥は、シリコン基板の結晶構造を構成するシリコン原子の一部が欠落している部分を示している。

シリコン基板内に結晶欠陥を形成する技術では、一般的に、シリコン基板にヘリウムイオン等の粒子線を照射する。これによって、良好な制御性でシリコン基板内に結晶欠陥を形成することができ、良好なキャリアのライフタイム制御機能を得ることができる。このような技術の従来例として、例えば特許文献１のものが挙げられる。

特開平５−１０２１６１号公報

しかしながら、シリコン基板内の結晶欠陥の総量が多くなると、半導体装置に逆方向電圧を印加したときに、結晶欠陥によってキャリアが生成されるため、リーク電流が増加する。一方、リーク電流を低減するためにシリコン基板内に形成されている結晶欠陥の総量を低減させると、シリコン基板内でキャリアの再結合が促進されなくなる。このため、キャリアのライフタイム制御機能を維持することができない。現在までのところ、リーク電流を低減でき、かつ、ライフタイム制御機能を発揮することができる技術は確立されていない。

上記の課題に鑑み、本発明は、リーク電流を低減でき、かつ、キャリアのライフタイム制御機能を維持することができる半導体装置とその製造方法を提供することを目的とする。

本発明の研究者らは、上記の課題を解決するため、ダイオードにおける結晶欠陥とリーク電流の関係を検討した。その結果、下記のことが判明した。
図１７に、バンドギャップの中心からのエネルギー差とリーク電流の関係を表すグラフを示す。図１７において、横軸は、バンドギャップの中心からのエネルギー差Ｅｇａｐ（ｅＶ）を示す。縦軸は、シリコン基板内に形成されている結晶欠陥によって生じる規格化したリーク電流の電流値Ｉｌｅａｋ（Ａ）を示す。バンドギャップの中心からのエネルギー差Ｅｇａｐは、トラップ準位の深さが浅くなるにつれて増加する。図１７に示すように、バンドギャップの中心からのエネルギー差Ｅｇａｐが減少するにつれて（トラップ準位の深さが深くなるにつれて）、リーク電流の電流値Ｉｌｅａｋは増加する。特に、バンドギャップの中心からのエネルギー差Ｅｇａｐが０．２ｅＶの位置を境界としてリーク電流Ｉｌｅａｋが急激に増加する。以下の説明では、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下のトラップ準位を、深いトラップ準位と記載する。また、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上のトラップ準位を、浅いトラップ準位と記載する。図１７のグラフから、リーク電流の電流値Ｉｌｅａｋは深いトラップ準位の結晶欠陥に対する依存性が強いことが分かる。

図１８に、トラップ準位におけるトラップ密度とリーク電流の関係を表すグラフを示す。図１８において、横軸は、シリコン基板内のバンドギャップ間に形成されているトラップ準位におけるトラップ密度Ｎｔ（ｃｍ^−３）であり、図の左側から右側に向かってトラップ密度Ｎｔが増加することを示す。縦軸は、規格化したリーク電流の電流値Ｉｌｅａｋ（Ａ）を示す。なお、以下の説明において、Ｅｔ１は深いトラップ準位の結晶欠陥を示し、Ｅｔ２は浅いトラップ準位の結晶欠陥を示している。図１８に示すように、深いトラップ準位Ｅｔ１の結晶欠陥では、トラップ準位におけるトラップ密度Ｎｔが増加するにつれてリーク電流の電流値Ｉｌｅａｋが増加する。これに対し、浅いトラップ準位Ｅｔ２の結晶欠陥では、トラップ準位におけるトラップ密度が増加してもリーク電流の電流値Ｉｌｅａｋの増加率は低い。従って、リーク電流の電流値Ｉｌｅａｋは、浅いトラップ準位Ｅｔ２の結晶欠陥の密度に比して深いトラップ準位Ｅｔ１の結晶欠陥の密度に対する依存性が強いことが分かる。

図１９に、トラップ準位におけるトラップ密度と順方向電圧の関係を表すグラフを示す。キャリアのライフタイムが短縮されると順方向電圧が増加するため、順方向電圧を測定することによってライフタイム制御機能を測ることができる。図１９において、横軸は、トラップ準位におけるトラップ密度Ｎｔ（ｃｍ^−３）であり、図の左側から右側に向かってトラップ密度Ｎｔが増加することを示す。縦軸は規格化した順方向電圧Ｖｆ（Ｖ）を示す。半導体装置では、キャリアのライフタイムが短縮するにつれて順方向電圧Ｖｆが増加する。換言すれば、トラップ準位におけるトラップ密度Ｎｔが増加するにつれて順方向電圧Ｖｆが増加する。ここで図１９のグラフでは、深いトラップ準位Ｅｔ１と浅いトラップ準位Ｅｔ２のいずれの結晶欠陥においても、トラップ準位におけるトラップ密度Ｎｔが増加するにつれて順方向電圧Ｖｆが増加する。従って、順方向電圧Ｖｆは、トラップ準位の深さに対する依存性が弱いことが分かる。即ち、ライフタイム制御機能はトラップ準位の深さに対する依存性が弱いことが分かる。

図１７〜図１９のグラフより、浅いトラップ準位Ｅｔ２の結晶欠陥に比して深いトラップ準位Ｅｔ１の結晶欠陥を多く低減することによって、順方向電圧Ｖｆを変化させることなくリーク電流の電流値Ｉｌｅａｋを低減できることが分かる。換言すれば、キャリアのライフタイム制御機能を低下させることなくリーク電流の電流値Ｉｌｅａｋを低減できることが分かる。なお、このような傾向はダイオードに限定されるものではなく、ライフタイム制御機能を有する全ての半導体装置に対して見られる傾向である。

本発明は、上記の知見から得られた。すなわち、本発明は、キャリアのライフタイム制御機能を維持しながらリーク電流を低減することができる半導体装置とその製造方法を実現した。

本発明で実現された半導体装置の製造方法は、シリコン基板内にキャリアのライフタイムを制御するための複数の結晶欠陥が形成されている半導体装置を製造する方法に関する。本方法は、シリコン基板内に結晶欠陥を形成する結晶欠陥形成工程と、シリコン基板内に形成された結晶欠陥を終端処理することによって、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の結晶欠陥の総量を、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心に最も近いトラップ準位の結晶欠陥の量よりも少なくし、かつ、前記バンドギャップの中心からのエネルギー差が０．２ｅＶ以上で前記バンドギャップの中心から二番目に近いトラップ準位の結晶欠陥の量よりも多くする終端処理工程を備えている。

本方法によると、リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥を、浅いトラップ準位の結晶欠陥よりも多く終端処理することによって低減する。これによって、リーク電流を低減することができる。一方で、リーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥は、深いトラップ準位の結晶欠陥に比して終端処理される量が少ないために、シリコン基板内に多数残存する。このため、キャリアのライフタイム制御機能が維持される。

図２０に、従来の製造方法および本方法によって製造された半導体装置の順方向電圧とリーク電流の関係を表すグラフを示す。図２０において、横軸は、規格化した順方向電圧Ｖｆ（Ｖ）を示す。縦軸は規格化したリーク電流の電流値Ｉｌｅａｋ（Ａ）を示す。図２０に示すように、同等な順方向電圧となるようなライフタイム制御機能を有する半導体装置を製造する場合には、例えば順方向電圧が１．０のところを見ると、本方法によって製造された半導体装置は従来の半導体装置に比してリーク電流が約７５％低減されることが分かる。本方法によると、従来の半導体装置と同等レベルのキャリアのライフタイム制御機能を維持しながらリーク電流を低減することができる半導体装置を製造することができる。

本発明で実現された半導体装置は、シリコン基板内にキャリアのライフタイムを制御するための複数の結晶欠陥が配置されている。
この半導体装置は、バンドギャップの中心からの距離が０．２ｅＶ以下の結晶欠陥の総量が、バンドギャップの中心からの距離が０．２ｅＶ以上でバンドギャップの中心に最も近いトラップ準位の結晶欠陥の量よりも少ない。

本発明で実現された半導体装置によると、リーク電流の大きさに強く依存する深いトラップ準位の結晶欠陥の総量が、リーク電流に対する依存性が弱い浅いトラップ準位のうちバンドギャップの中心位置に最も近い結晶欠陥の量よりも少ない。これによって、リーク電流が低減される。一方で、浅いトラップ準位の結晶欠陥はシリコン基板内に複数残存するために、キャリアのライフタイム制御機能が維持される。

本発明によると、キャリアのライフタイム制御機能を維持しながらリーク電流を低減することができる半導体装置とその製造方法を提供することができる。

下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）ヘリウムイオンを加速照射するときに、結晶欠陥を形成する位置に応じて加速エネルギーを調整する。
（第２特徴）ヘリウムイオンを加速照射するときに、結晶欠陥を形成する位置に応じてアブソーバーの厚みを調整する。
（第３特徴）バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の結晶欠陥の総量を、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から二番目に近いトラップ準位の結晶欠陥の量よりも多くする。

（第１実施例）
図１に、本発明の第１実施例である半導体装置１００の断面図を示す。半導体装置１００はダイオードである。半導体装置１００は、シリコン基板８の表面に配置されているアノード電極１０と、シリコン基板８の裏面に配置されているカソード電極１６を備えている。シリコン基板８内には、アノード領域６と、カソード領域２と、ドリフト領域４と、複数の結晶欠陥１４ａが配置されている。アノード領域６はｐ^＋型であり、シリコン基板８の表面８ａ側の一部に配置されている。カソード領域２は、ｎ^＋型であり、シリコン基板８の裏面８ｂ側に配置されている。ドリフト領域４は、ｎ⁻型であり、シリコン基板８内のアノード領域６とカソード領域２の間に配置されている。シリコン基板８内には、バンドギャップ（図示しない）が存在しており、バンドギャップ内の各トラップ準位に結晶欠陥１４ａが配置されている。半導体装置１００では、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の結晶欠陥１４ａの総量が、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から最も近いトラップ準位の結晶欠陥１４ａの量よりも少ない。

シリコン基板８内に配置されている結晶欠陥１４ａの量は、例えばＤＬＴＳ（Deep Level Transient Spectroscopy）法などによって分析することができる。図２１、２２に、ＤＬＴＳ法による測定結果を示す。図２１は、ライフタイム制御機能を有する従来の半導体装置における、トラップ準位Ｅｔと各トラップ準位におけるトラップ密度Ｎｔの関係を示す。図２２は、本実施例の半導体装置１００における、トラップ準位Ｅｔと各トラップ準位におけるトラップ密度Ｎｔの関係を示す。図２１、２２において、横軸はシリコン基板のバンドギャップ間に形成されているトラップ準位Ｅｔを示しており、図の左側から右側に向かうにつれてバンドギャップの中心に近くなっている。縦軸は各トラップ準位におけるトラップ密度Ｎｔを示しており、図の下側から上側に向かうにつれてトラップ密度Ｎｔが増加している。図示Ｎｔ１は、深いトラップ準位Ｅｔ１におけるトラップ密度を示している。図示Ｎｔ２ａは、浅いトラップ準位Ｅｔ２の結晶欠陥うちバンドギャップの中心に最も近いトラップ準位におけるトラップ密度を示している。図２２のＮｔ２ｂは、浅いトラップ準位Ｅｔ２の結晶欠陥うちバンドギャップの中心から二番目に近いトラップ準位におけるトラップ密度を示している。トラップ密度は結晶欠陥の量に比例する。なお、図２１、２２に示すように、ＤＬＴＳ法では測定結果が連続する値となるが、図に示すピークの位置にのみトラップ準位および結晶欠陥が存在しており、他の部分にはトラップ準位および結晶欠陥は存在しない。
図２１に示すように、従来の半導体装置では、深いトラップ準位Ｅｔ１のトラップ密度Ｎｔ１が浅い準位Ｅｔ２のトラップ密度Ｎｔ２ａに比して約３〜４倍であることが分かる。これに対し、図２２に示すように、本実施例の半導体装置１００では、深い準位Ｅｔ１のトラップ密度Ｎｔ１が浅い準位Ｅｔ２のトラップ密度Ｎｔ２ａよりも少ないことが分かる。

ここで、結晶欠陥１４ａの幅をｄとし、深いトラップ準位Ｅｔ１のトラップ密度をＮｔ１ｎ、捕獲断面積をσ１ｎとし、浅いトラップ準位Ｅｔ２のトラップ密度をＮｔ２、捕獲断面積をσ２とすると、図２１に示すライフタイム制御機能を有する従来の半導体装置では、以下の式（１）が成立する。一方、図２２に示す本実施例の半導体装置１００では以下の式（２）および式（３）が成立する。

式（１） Σ（Ｎｔ１ｎ×σ１ｎ×ｄ）＞Ｎｔ２×σ２×ｄ
式（２） Σ（Ｎｔ１ｎ×σ１ｎ×ｄ）＜Ｎｔ２×σ２×ｄ
式（３）Ｎｔ２ａ＞Ｎｔ１＞Ｎｔ２ｂ

トラップ密度は結晶欠陥の量に比例する。このため、式（１）は、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の結晶欠陥の総量が、バンドギャップの中心位置からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から最も近いトラップ準位（Ｅｔ２ａ）の結晶欠陥の量よりも多いことを示している。式（２）は、バンドギャップの中心位置Ｅｉからのエネルギー差が０．２ｅＶ以下の結晶欠陥の総量が、バンドギャップの中心Ｅｉからのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から最も近いトラップ準位（Ｅｔ２ａ）の結晶欠陥の量よりも少ないことを示している。式（３）は、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の結晶欠陥の総量が、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から最も近いトラップ準位（Ｅｔ２ａ）の結晶欠陥の量よりも少なく、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から二番目に近いトラップ準位（Ｅｔ２ｂ）の結晶欠陥の量よりも多いことを示している。

本実施例の半導体装置１００によると、リーク電流の大きさに強く依存する深いトラップ準位Ｅｔ１の結晶欠陥の総量が、リーク電流に対する依存性が弱い浅いトラップ準位Ｅｔ２のうちバンドギャップの中心に最も近いトラップ準位（Ｅｔ２ａ）の結晶欠陥の量よりも少ない。これによって、リーク電流が低減される。一方で、浅いトラップ準位Ｅｔ２の結晶欠陥はシリコン基板内に複数残存するために、キャリアのライフタイム制御機能が維持される。また、シリコン基板内に結晶欠陥が配置されている半導体装置では、一般的に高温環境になるにつれてリーク電流が増加する傾向が見られるが、半導体装置１００では、深いトラップ準位Ｅｔ１の結晶欠陥の量が少ないために、高温環境であってもリーク電流が低減される。

次に、図２〜図５において、第１実施例の半導体装置１００を製造する方法を説明する。
まず、図２に示すように、ｎ⁻型のシリコン基板８を準備する。次に、シリコン基板８の裏面８ｂからリンなどのｎ型不純物を注入して熱拡散させることによって、シリコン基板８の裏面８ｂ側にｎ^＋型のカソード領域２を形成する。次に、シリコン基板８の表面８ａからボロンなどのｐ型不純物を注入して熱拡散させることによって、シリコン基板８の表面８側の一部にｐ^＋型のアノード領域６を形成する。シリコン基板８内のカソード領域２とアノード領域６が形成されていない領域は、ｎ⁻型のドリフト領域４となる。

次に、図３に示すように、シリコン基板８の表面８ａに、アノード領域６に接するアノード電極１０を形成する。次に、シリコン基板８の裏面８ｂからヘリウムイオン１２を加速照射する。これによって、シリコン基板８内に複数の結晶欠陥１４ａが形成される（結晶欠陥形成工程）。

次に、図４に示すように、シリコン基板８内に水素（図示しない）を導入する（終端処理工程）。水素の導入方法としては、例えば、拡散炉内でシリコン基板８を加熱しながら水素ガスを流す方法、又はシリコン基板８内に水素イオンを注入して加熱する方法などを用いることができる。シリコン基板８内に導入された水素は、加熱されることによって拡散する。拡散した水素が結晶欠陥１４ａに移動すると、結晶欠陥１４ａが終端処理される。参照符号１４ｂは、終端処理されることによって回復した結晶欠陥を示す。水素イオンを注入して加熱することによってシリコン基板内に水素を導入する場合には、水素の注入条件を調整することによって、水素の注入位置および拡散範囲を調整することができる。水素の注入条件の詳細については後述する。なお、本実施例では、シリコン基板８内に水素を導入しているが、重水素又は三重水素をシリコン基板８内に導入してもよい。

次に、図５に示すように、シリコン基板８の裏面８ｂに、カソード領域２に接するカソード電極１６を形成する。以上の工程によって、半導体装置１００が完成する。

図６の（ａ）に、終端処理工程前における、結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式図を示す。図６の（ａ）において、参照符号２２はシリコン原子を示している。破線２０はシリコン原子の未結合手を示している。図６の（ｂ）に、終端処理工程後における、結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式図を示す。図６の（ｂ）に示すように、水素原子２４が結晶欠陥１４ａに移動することによって、未結合手２０に水素原子２４が結合して結晶欠陥１４ａが終端処理される。これによって、結晶欠陥１４ａが回復する（図示１４ｂ）。

図７の（ａ）に、終端処理工程前における、シリコン基板８内のバンドギャップ間の模式図を示す。図７の（ａ）において、Ｅｃは伝導帯を示している。Ｅｖは荷電子帯を示している。Ｅｉはバンドギャップの中心を示す。参照符号Ｅｔは各々のトラップ準位を示している。トラップ準位Ｅｔのうち、Ｅｔ１は深いトラップ準位を示している。Ｅｔ２は浅いトラップ準位を示している。図７の（ｂ）に、終端処理工程後における、シリコン基板８内のバンドギャップ間の模式図を示す。図７の（ｂ）において、Ｅｔ２ａは浅いトラップ準位Ｅｔ２のうちバンドギャップの中心位置Ｅｉに最も近いトラップ準位を示している。図７の（ｂ）に示すように、深いエネルギー準位Ｅｔ１の結晶欠陥１４ａが終端処理されることによって、深いトラップ準位Ｅｔ１の結晶欠陥１４ａが回復する。回復した深いトラップ準位Ｅｔ１の結晶欠陥１４ａは消滅する。

本実施例の製造方法では、終端処理工程における水素の導入方法としてシリコン基板８内に水素イオンを注入して加熱する方法を用いることができる。その際、水素イオンの注入条件としては、例えば、加速エネルギーを４ＭｅＶ又は８ＭｅＶ、照射量を６×１０^１２（ｃｍ^−２）とすることができる。また、熱処理の条件として、例えば、窒素雰囲気又は水素雰囲気において、加熱温度を４００℃、熱処理時間を３０分とすることができる。本条件でシリコン基板８内に水素を導入することによって、上述した式（２）を満たす半導体装置１００を製造することができる。

本実施例の製造方法によると、深いトラップ準位Ｅｔ１の結晶欠陥がより終端処理されることによって、深いトラップ準位の結晶欠陥の総量が低減する。これによって、リーク電流を低減することができる。一方で、浅いトラップ準位Ｅｔ２の結晶欠陥は、深いトラップ準位Ｅｔ１の結晶欠陥に比して終端処理される量が少ないために、シリコン基板８内に複数残存する。このため、キャリアのライフタイム制御機能が維持される。本方法で製造された半導体装置１００は、キャリアのライフタイム制御機能を維持しながらリーク電流を低減することができる。

（第２実施例）
図８〜図１１に、本発明の第２実施例である半導体装置２００を製造する方法を示す。半導体装置３００はダイオードである。なお、半導体装置２００と半導体装置１００は同一構造であり、結晶欠陥を形成する方法、その結晶欠陥を終端処理する方法のみが異なる、このため、図８において、図２の参照符号に数字３０を加えた部材は、図２で説明した部材と同一であり、その重複説明を省略する。また、シリコン基板３８の裏面３８ｂ側にカソード領域３２を形成する過程は第１実施例の製造方法と同様であるため、説明を省略する。
本実施例では、カソード領域３２を形成した後に、図８に示すように、シリコン基板８の表面８ａからボロンなどのｐ型不純物を注入して熱拡散させることによって、シリコン基板８の表面８側にｐ^＋型のアノード領域３６を形成する。このとき、酸素雰囲気で熱拡散させることによって、シリコン基板３８の表面３８ａ及び裏面３８ｂに、熱酸化膜３７ａ，３７ｂを形成する。熱酸化膜３７ａ，３７ｂを形成することによって、シリコン基板３８の表面３８ａ側と裏面３８ｂ側に複数の格子間シリコン原子３９が生じる。

次に、図９に示すように、熱酸化膜３７ａ、３７ｂを除去する。次に、シリコン基板３８の表面３８ａに、アノード領域３６に接するアノード電極４０を形成する。次に、シリコン基板３８の裏面３８ｂからヘリウムイオン４２を加速照射する。これによって、シリコン基板３８内に複数の結晶欠陥４４ａが形成される（結晶欠陥形成工程）。

次に、図１０に示すように、シリコン基板３８を熱処理する（終端処理工程）。これによって、シリコン基板３８内の格子間シリコン原子３９が加熱されて拡散する。拡散したシリコン原子３９が結晶欠陥４４ａに移動すると、結晶欠陥４４ａが終端処理される。参照符号４４ｂは、終端処理されることによって回復して消滅した結晶欠陥を示す。このとき、熱処理の条件を調整することによって、シリコン原子３９の拡散範囲を調整することができる。

次に、図１１に示すように、シリコン基板３８の裏面３８ｂに、カソード領域３２に接するカソード電極４６を形成する。以上の工程によって、半導体装置２００が完成する。

図１２の（ａ）に、終端処理工程前における、結晶欠陥４４ａの近傍におけるシリコン原子の結合状態を表す模式図を示す。図１２の（ａ）において、参照符号５２はシリコン原子を示している。破線５０はシリコン原子の未結合手を示している。図１２の（ｂ）に、終端処理工程後における、結晶欠陥４４ａ近傍のシリコン原子の結合状態を表す模式図を示す。図６の（ｂ）に示すように、格子間シリコン原子３９が結晶欠陥４４ａに移動することによって、未結合手５０に格子間シリコン原子３９が結合して結晶欠陥４４ａが終端処理される。これによって、結晶欠陥４８が回復する（図示４４ｂ）。

本実施例の製造方法では、格子間シリコン原子３９の拡散範囲を調整することによって、図７に示す深いトラップ準位Ｅｔ１の結晶欠陥の総量を、トラップ準位Ｅｔ２ａの結晶欠陥の量よりも少なくする。これによって、キャリアのライフタイム制御機能を維持しながらリーク電流を低減できる半導体装置を製造することができる。また、本実施例の製造方法によると、シリコン基板３８内に水素などの不純物を導入しなくても、シリコン基板３８内の結晶欠陥４４ａを終端処理することができる。

（第３実施例）
図１３〜図１５に、本発明の第３実施例である半導体装置３００を製造する方法を示す。半導体装置３００はダイオードである。なお、半導体装置３００と半導体装置１００は同一構造であり、結晶欠陥を形成する方法、その結晶欠陥を終端処理する方法のみが異なる、このため、図１３において、図２の参照符号に数字６０を加えた部材は、図２で説明した部材と同一であるため、その重複説明を省略する。また、シリコン基板６８の裏面６８ｂ側にカソード領域６２とアノード領域６６を形成する過程は第１実施例の製造方法と同様であるため、説明を省略する。
本実施例では、アノード領域６６を形成した後に、図１３に示すように、シリコン基板８の表面８ａに、アノード領域６６に接するアノード電極７０を形成する。次に、シリコン基板６８の裏面６８ｂからヘリウムイオン７２を加速照射する。これによって、シリコン基板６８内に複数の結晶欠陥７４ａが形成される（結晶欠陥形成工程）。次に、シリコン基板６８の表面６８ａから結晶欠陥７４ａが形成されている位置に向かって酸素イオン６７を注入する。このとき、注入条件を調整することによって、酸素イオン６７の注入位置を調整することができる。なお、本実施例では、シリコン基板６８内に酸素イオン６７を注入しているが、炭素イオン又はフッ素イオンであってもよい。また、シリコン基板６８の裏面６８ｂから酸素イオン６７を注入してもよい。

次に、図１４に示すように、シリコン基板６８を熱処理する（終端処理工程）。これによって、シリコン基板６８内の酸素イオン６７が拡散する。拡散した酸素イオン６７が結晶欠陥７４ａに移動すると、結晶欠陥７４ａが終端処理される。参照符号７４ｂは、終端処理されることによって回復した結晶欠陥を示す。このとき、熱処理の条件を調整することによって、酸素イオン３９の拡散範囲を調整することができる。

次に、図１５に示すように、シリコン基板６８の裏面６８ｂに、カソード領域６２に接するカソード電極７６を形成する。以上の工程によって、半導体装置３００が完成する。

図１６の（ａ）に、終端処理工程前における、結晶欠陥７４ａ近傍のシリコン原子の結合状態を表す模式図を示す。図１６の（ａ）において、参照符号８２はシリコン原子を示している。破線８０はシリコン原子の未結合手を示している。図１６の（ｂ）に、終端処理工程後における、結晶欠陥７４ａ近傍のシリコン原子の結合状態を表す模式図を示す。図１６の（ｂ）に示すように、酸素イオン６７が結晶欠陥７８に移動することによって、未結合手８０に酸素イオン６７が結合して結晶欠陥７４ａが終端処理される。これによって、結晶欠陥７４ｂが回復する（図示７４ｂ）。

本実施例の製造方法では、酸素イオン６７の注入範囲及び拡散範囲を調整することによって、図７に示す深いトラップ準位Ｅｔ１の結晶欠陥の総量を、トラップ準位Ｅｔ２ａの結晶欠陥の量よりも少なくする。これによって、キャリアのライフタイム制御機能を維持しながらリーク電流を低減できる半導体装置を製造することができる。また、本実施例の製造方法によると、シリコン基板６８内に水素以外のイオンを注入した場合でも、シリコン基板６８内の結晶欠陥７４ａを終端処理することができる。

第１〜第３実施例の製造方法では、ヘリウムイオンを加速照射するときに、結晶欠陥を形成する位置によって照射時の加速エネルギーを調整することが好ましい。また、結晶欠陥を形成する位置によってアブソーバーの厚みを調整することが好ましい。ヘリウムイオンを加速照射するときに加速エネルギー及びアブソーバーの厚みを調整することによって、シリコン基板内に浅いトラップ準位の結晶欠陥と深いトラップ準位の結晶欠陥を選択的に形成することができる。

第１〜第３実施例の製造方法では、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の結晶欠陥の総量を、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上でバンドギャップの中心から二番目に近いトラップ準位の結晶欠陥の量よりも多くすることが好ましい。すなわち、半導体装置が、上述した式（３）を満たすことが好ましい。シリコン基板内に形成された結晶欠陥を多数終端処理した場合、ライフタイム制御機能を維持できなくなることがある。半導体装置が式（３）を満たすことによって、ライフタイム制御機能を維持するために十分な結晶欠陥量を確保することができる。これによって、リーク電流を低減できるとともにライフタイム制御機能を確実に維持することができる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではダイオードとその製造方法を記載したが、ＭＯＳやＩＧＢＴなど他の半導体装置とその製造方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本発明の第１実施例である半導体装置１００の断面図を示す。半導体装置１００を製造する方法の工程（１）を示す。半導体装置１００を製造する方法の工程（２）を示す。半導体装置１００を製造する方法の工程（３）を示す。半導体装置１００を製造する方法の工程（４）を示す。（ａ）は、終端処理工程前における結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式図を示す。（ｂ）は、終端処理工程後における結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式図を示す。（ａ）は、終端処理工程前におけるシリコン基板内のバンドギャップ間の模式図を示す。（ｂ）は、終端処理工程後におけるシリコン基板内のバンドギャップ間の模式図を示す。本発明の第２実施例である半導体装置２００を製造する方法の工程（１）を示す。半導体装置２００を製造する方法の工程（２）を示す。半導体装置２００を製造する方法の工程（３）を示す。半導体装置２００を製造する方法の工程（４）を示す。（ａ）は、終端処理工程前における結晶欠陥４４ａ近傍のシリコン原子の結合状態を表す模式図を示す。（ｂ）は、終端処理工程後における結晶欠陥４４ａ近傍のシリコン原子の結合状態を表す模式図を示す。本発明の第３実施例である半導体装置３００を製造する方法の工程（１）を示す。半導体装置３００を製造する方法の工程（２）を示す。半導体装置３００を製造する方法の工程（３）を示す。（ａ）は、終端処理工程前における結晶欠陥７４ａ近傍のシリコン原子の結合状態を表す模式図を示す。（ｂ）は、終端処理工程後における結晶欠陥７４ａ近傍のシリコン原子の結合状態を表す模式図を示す。トラップ準位のバンドギャップの中心位置からのエネルギー差とリーク電流の関係を表すグラフを示す。トラップ準位の密度とリーク電流の関係を表すグラフを示す。トラップ準位の密度と順方向電圧の関係を表すグラフを示す。本発明の半導体装置と従来の半導体装置における順方向電圧とリーク電流の電流値の関係を表すグラフを示す。従来の半導体装置におけるトラップ準位とトラップ準位におけるトラップ密度の関係を表すＤＬＴＳ法測定結果を示す。本発明の半導体装置におけるトラップ準位とトラップ準位におけるとアップ密度の関係を表すＤＬＴＳ法測定結果を示す。

符号の説明

２，３２，６２：カソード領域
４，３４，６４：ドリフト領域
６，３６，６６：アノード領域
８，３８，６８：シリコン基板
１０，４０，７０：アノード電極
１２，４２，７２：ヘリウムイオン
１４ａ，４４ａ，７４ａ：結晶欠陥
１４ｂ，４４ｂ，７４ｂ：終端処理された結晶欠陥
１６，４６，７６：カソード電極
２０，５０，８０：未結合手
２２，５２，８２：シリコン原子
２４：水素原子
３７ａ，３７ｂ：熱酸化膜
３９：格子間シリコン原子
６７：酸素イオン
１００，２００，３００：半導体装置

Claims

シリコン基板内にキャリアのライフタイムを制御するための複数の結晶欠陥が配置されている半導体装置を製造する方法であり、
シリコン基板内に結晶欠陥を形成する結晶欠陥形成工程と、
前記結晶欠陥を終端処理することによって、バンドギャップの中心からのエネルギー差が０．２ｅＶ以下の領域内に形成されている結晶欠陥の総量を、前記バンドギャップの中心からのエネルギー差が０．２ｅＶ以上で前記バンドギャップの中心から最も近いトラップ準位の結晶欠陥の量よりも少なくし、かつ、前記バンドギャップの中心からのエネルギー差が０．２ｅＶ以上で前記バンドギャップの中心から二番目に近いトラップ準位の結晶欠陥の量よりも多くする終端処理工程と、
を備えていることを特徴とする半導体装置の製造方法。