JP2001177114A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001177114A JP2001177114A JP35952199A JP35952199A JP2001177114A JP 2001177114 A JP2001177114 A JP 2001177114A JP 35952199 A JP35952199 A JP 35952199A JP 35952199 A JP35952199 A JP 35952199A JP 2001177114 A JP2001177114 A JP 2001177114A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- layer
- semiconductor device
- temperature
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】耐圧特性が良好で、オン電圧が低く、オン電圧
の温度特性が正でスイッチング速度が速い半導体装置を
提供する。 【解決手段】１５０Ω−ｃｍの比抵抗のｎ- ベース層３
の一方の面にｐアノード層１がボロンドーズ量が３．０
×１０13ｃｍ-2で１１５０ど、５時間の熱処理で形成さ
れ、他方の面にｎカソード層２が形成され、ｐアノード
１表面にアノード電極５が形成され、裏面にはカソード
電極６が形成され、ライフタイムコントロールのため
に、１８Ｍｒａｄの電子線照射を行い、３５７℃の熱処
理を行う。この場合、捕獲準位が＋０．１５ｅＶとな
る。このようにして製作した素子のオン電圧の温度特性
は正となる。
の温度特性が正でスイッチング速度が速い半導体装置を
提供する。 【解決手段】１５０Ω−ｃｍの比抵抗のｎ- ベース層３
の一方の面にｐアノード層１がボロンドーズ量が３．０
×１０13ｃｍ-2で１１５０ど、５時間の熱処理で形成さ
れ、他方の面にｎカソード層２が形成され、ｐアノード
１表面にアノード電極５が形成され、裏面にはカソード
電極６が形成され、ライフタイムコントロールのため
に、１８Ｍｒａｄの電子線照射を行い、３５７℃の熱処
理を行う。この場合、捕獲準位が＋０．１５ｅＶとな
る。このようにして製作した素子のオン電圧の温度特性
は正となる。
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング素
子として用いられる半導体装置に関する。
子として用いられる半導体装置に関する。
【０００２】
【従来の技術】近年、ＩＧＢＴ（絶縁ゲート型バイポー
ラトランジスタ）の進歩は目覚ましく、低オン電圧、高
速スイッチング特性を実現しており、理論限界に近づい
ている。一方、ＩＧＢＴモジュールの中でＩＧＢＴと同
時に使用されるダイオードの特性は、ＩＧＢＴと比べる
と特性的に不十分であり、開発ターゲットとして、ダイ
オードが注目を集めている。
ラトランジスタ）の進歩は目覚ましく、低オン電圧、高
速スイッチング特性を実現しており、理論限界に近づい
ている。一方、ＩＧＢＴモジュールの中でＩＧＢＴと同
時に使用されるダイオードの特性は、ＩＧＢＴと比べる
と特性的に不十分であり、開発ターゲットとして、ダイ
オードが注目を集めている。
【０００３】このダイオードに要求される特性として、
低オン電圧、高速スイッチング特性などがあるが、なか
でも近年注目されているのが、オン電圧の温度依存性で
ある。近年、ＩＧＢＴモジュールの大容量化が急激に進
み、ＩＧＢＴモジュール内に組み込まれ、並列接続され
て使用されるダイオードチップの数が益々増加してきて
いる。
低オン電圧、高速スイッチング特性などがあるが、なか
でも近年注目されているのが、オン電圧の温度依存性で
ある。近年、ＩＧＢＴモジュールの大容量化が急激に進
み、ＩＧＢＴモジュール内に組み込まれ、並列接続され
て使用されるダイオードチップの数が益々増加してきて
いる。
【０００４】このＩＧＢＴモジュールが使われている電
力変換装置が、負荷短絡などの事故を起こすと、このＩ
ＧＢＴモジュールには大電流が流れる。もし、ダイオー
ドのオン電圧の温度特性が負、すなわち温度上昇に伴い
オン電圧が低下する特性を有している場合、ダイオード
に流れる電流は益々流れるようになる。例えば、複数個
のダイオードが並列接続されている場合には、このダイ
オードの内で１番オン電圧の低い素子に電流が集中し、
破壊することになる。
力変換装置が、負荷短絡などの事故を起こすと、このＩ
ＧＢＴモジュールには大電流が流れる。もし、ダイオー
ドのオン電圧の温度特性が負、すなわち温度上昇に伴い
オン電圧が低下する特性を有している場合、ダイオード
に流れる電流は益々流れるようになる。例えば、複数個
のダイオードが並列接続されている場合には、このダイ
オードの内で１番オン電圧の低い素子に電流が集中し、
破壊することになる。
【０００５】ダイオードは単純なｐｎ接合で形成される
２端子素子である。また、そのスイッチング速度を向上
させるために、ライフタイムコントロールをしているの
が通常である。半導体物理から、温度が上昇するにつれ
てｐｎ接合間の拡散電位差は小さくなり、またライフタ
イムキラーの効果が効きにくくなる。これらのことは、
すべて高温において、オン電圧が低下するように働いて
しまう。ショットキーダイオードは、少数キャリアの注
入を伴わないために、オン電圧の温度特性は正となり、
またスイッチング速度も速いが、オン電圧そのものが高
いという問題がある。
２端子素子である。また、そのスイッチング速度を向上
させるために、ライフタイムコントロールをしているの
が通常である。半導体物理から、温度が上昇するにつれ
てｐｎ接合間の拡散電位差は小さくなり、またライフタ
イムキラーの効果が効きにくくなる。これらのことは、
すべて高温において、オン電圧が低下するように働いて
しまう。ショットキーダイオードは、少数キャリアの注
入を伴わないために、オン電圧の温度特性は正となり、
またスイッチング速度も速いが、オン電圧そのものが高
いという問題がある。
【０００６】これを解決するために、ｐｎダイオードで
は、ｐ+ アノード層の濃度を小さくし、且つ、拡散深さ
を浅くする構造で、オン電圧の温度特性を正とする試み
が、A.Prost et al,"Improvement of the diode charac
teristics using emitter-controlled principles(EMIC
ON-DIODE)",in Proc.of IEEE ISPSD'97, pp.213-216,19
97の論文で開示されている。また、ショットキーダイオ
ードとｐｎダイオードをひとつのセル内で並列接続した
素子構造とすることで、ｐ+ アノード層からの少数キャ
リアの注入を少なくし、オン電圧の温度特性を正に保ち
ながら、オン電圧自身を小さくし、且つスイッチング速
度を速くするという特性向上を図る試みが、M.Mori et
al,"A novel soft and fast recovery diode(SFD)with
thin p-layer formed by Al-Si electrode",in Proc.of
IEEE ISPSD'91,pp.113-117,1991の論文で開示されてい
る。
は、ｐ+ アノード層の濃度を小さくし、且つ、拡散深さ
を浅くする構造で、オン電圧の温度特性を正とする試み
が、A.Prost et al,"Improvement of the diode charac
teristics using emitter-controlled principles(EMIC
ON-DIODE)",in Proc.of IEEE ISPSD'97, pp.213-216,19
97の論文で開示されている。また、ショットキーダイオ
ードとｐｎダイオードをひとつのセル内で並列接続した
素子構造とすることで、ｐ+ アノード層からの少数キャ
リアの注入を少なくし、オン電圧の温度特性を正に保ち
ながら、オン電圧自身を小さくし、且つスイッチング速
度を速くするという特性向上を図る試みが、M.Mori et
al,"A novel soft and fast recovery diode(SFD)with
thin p-layer formed by Al-Si electrode",in Proc.of
IEEE ISPSD'91,pp.113-117,1991の論文で開示されてい
る。
【０００７】
【発明が解決しようとする課題】しかし、前記のｐｎダ
イオードでは、ｐ+ アノード層の濃度を低くし、深さを
浅くしたものは、逆方向電圧を印加した際にｐ+ アノー
ド層がパンチスルーしてしまい、十分な耐圧が出ないと
いう問題がある。また、ショットキーダイオードとｐｎ
接合ダイオードをひとつのセル内で並列接続した素子構
造においては、ショットキー部の形成に非常に浅く、且
つ濃度の小さなｐ層を利用することから、ショットキー
障壁の高さの制御が困難で、オン電圧特性にばらつきが
生じ、また、ショットキー障壁に逆耐圧が印加された場
合に漏れ電流がｐｎ接合に逆耐圧が印加された場合より
も大きくなるという問題点がある。
イオードでは、ｐ+ アノード層の濃度を低くし、深さを
浅くしたものは、逆方向電圧を印加した際にｐ+ アノー
ド層がパンチスルーしてしまい、十分な耐圧が出ないと
いう問題がある。また、ショットキーダイオードとｐｎ
接合ダイオードをひとつのセル内で並列接続した素子構
造においては、ショットキー部の形成に非常に浅く、且
つ濃度の小さなｐ層を利用することから、ショットキー
障壁の高さの制御が困難で、オン電圧特性にばらつきが
生じ、また、ショットキー障壁に逆耐圧が印加された場
合に漏れ電流がｐｎ接合に逆耐圧が印加された場合より
も大きくなるという問題点がある。
【０００８】この発明の目的は、前記の課題を解決し
て、耐圧特性が良好で、オン電圧が低く、オン電圧の温
度特性が正でスイッチング速度が速い半導体装置を提供
することにある。
て、耐圧特性が良好で、オン電圧が低く、オン電圧の温
度特性が正でスイッチング速度が速い半導体装置を提供
することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、高抵抗の第１導電形ベース層と、該第１導電形ベ
ース層の表面に形成された第２導電形アノード層と、該
第２導電形アノード層の表面に形成されたアノード電極
と、前記第１導電形ベース層の反対の表面に形成された
第１導電形カソード層と、該第１導電形カソード層の表
面に形成されたカソード電極とを具備する半導体装置に
おいて、該半導体装置内に存在する捕獲準位が、前記半
導体装置を形成する半導体材料のバンドギャップの中央
から±０．１８ｅＶ以内にあるようにする。
めに、高抵抗の第１導電形ベース層と、該第１導電形ベ
ース層の表面に形成された第２導電形アノード層と、該
第２導電形アノード層の表面に形成されたアノード電極
と、前記第１導電形ベース層の反対の表面に形成された
第１導電形カソード層と、該第１導電形カソード層の表
面に形成されたカソード電極とを具備する半導体装置に
おいて、該半導体装置内に存在する捕獲準位が、前記半
導体装置を形成する半導体材料のバンドギャップの中央
から±０．１８ｅＶ以内にあるようにする。
【００１０】前記半導体材料が、シリコンであるとよ
い。前記捕獲準位が、電子線照射と該電子線照射した後
の熱処理で形成されるとよい。前記第２導電形アノード
層が、４．０×１０12ｃｍ-2以上で、５．０×１０14ｃ
ｍ-2以下のドーズ量の不純物原子をイオン注入して形成
されると効果的である。
い。前記捕獲準位が、電子線照射と該電子線照射した後
の熱処理で形成されるとよい。前記第２導電形アノード
層が、４．０×１０12ｃｍ-2以上で、５．０×１０14ｃ
ｍ-2以下のドーズ量の不純物原子をイオン注入して形成
されると効果的である。
【００１１】前記のように、バンドギャップの中央近傍
にライフタイムキラーの捕獲準位がくることで、高温に
おいても、電子および正孔の再結合する確率を大きくで
きる。その結果、高温での抵抗が大きくなり、オン電圧
の温度特性を正とすることができる。また、第２導電形
アノード層を形成するときの不純物原子のドーズ量を
４．０×１０12ｃｍ-2以上で、５．０×１０14ｃｍ-2以
下となるように、第２導電形アノード層の不純物濃度を
設定し、前記のようにライフタイムキラーの捕獲準位を
定めることで、オン電圧の温度特性を、一層、正とする
ことができる。
にライフタイムキラーの捕獲準位がくることで、高温に
おいても、電子および正孔の再結合する確率を大きくで
きる。その結果、高温での抵抗が大きくなり、オン電圧
の温度特性を正とすることができる。また、第２導電形
アノード層を形成するときの不純物原子のドーズ量を
４．０×１０12ｃｍ-2以上で、５．０×１０14ｃｍ-2以
下となるように、第２導電形アノード層の不純物濃度を
設定し、前記のようにライフタイムキラーの捕獲準位を
定めることで、オン電圧の温度特性を、一層、正とする
ことができる。
【００１２】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施例を説明する。以下の実施例では、第１導電型
をｎ型、第２導電形をｐ型として説明するが、これを逆
にしてもよい。図１は、この発明の第１実施例の半導体
装置の要部断面図である。この半導体装置は、高比抵抗
のｎ- ベース層３の一方の面にｐアノード層１が形成さ
れ、他方の面にｎカソード層２が形成されている。ｐア
ノード１表面にアノード電極５が形成される。裏面には
カソード電極６が形成される。
明の実施例を説明する。以下の実施例では、第１導電型
をｎ型、第２導電形をｐ型として説明するが、これを逆
にしてもよい。図１は、この発明の第１実施例の半導体
装置の要部断面図である。この半導体装置は、高比抵抗
のｎ- ベース層３の一方の面にｐアノード層１が形成さ
れ、他方の面にｎカソード層２が形成されている。ｐア
ノード１表面にアノード電極５が形成される。裏面には
カソード電極６が形成される。
【００１３】さらに、詳細に素子作成について述べる。
素子は、比抵抗が１５０Ω−ｃｍで３５０μｍのｎ型シ
リコン基板に、１５０μｍの深さのｎ+ 拡散層が形成さ
れたｎ型ＤＷウエハ（拡散済シリコンウエハ）を用いて
製作する。このｎ+ 拡散層がｎカソード層２となり、こ
のｎ+ 拡散層が拡散されない層がｎ- ベース層３とな
る。従ってｎ- ベース層３の比抵抗は１５０Ω−ｃｍと
なり、ｎカソード層の拡散深さは、後述の熱処理前で、
１５０μｍになる。このｎ型ＤＷウエハのｎ+ 拡散層と
は反対側の表面層に、ｐアノード層１をボロンのイオン
注入と熱拡散で形成した。イオン注入の条件は、ドーズ
量３．０×１０13ｃｍ-2で、熱処理条件は、１１５０℃
で５時間である。このようにして製作した素子に、ター
ンオフ時間短縮化のためのライフタイムコントロール
（ライフタイムキラーの導入量の制御）を電子線照射で
行い、その後、アニール（熱処理）する。この電子線照
射とアニールの条件は１８Ｍｒａｄで３５７℃である。
尚、この素子の逆耐圧は２２００Ｖである。
素子は、比抵抗が１５０Ω−ｃｍで３５０μｍのｎ型シ
リコン基板に、１５０μｍの深さのｎ+ 拡散層が形成さ
れたｎ型ＤＷウエハ（拡散済シリコンウエハ）を用いて
製作する。このｎ+ 拡散層がｎカソード層２となり、こ
のｎ+ 拡散層が拡散されない層がｎ- ベース層３とな
る。従ってｎ- ベース層３の比抵抗は１５０Ω−ｃｍと
なり、ｎカソード層の拡散深さは、後述の熱処理前で、
１５０μｍになる。このｎ型ＤＷウエハのｎ+ 拡散層と
は反対側の表面層に、ｐアノード層１をボロンのイオン
注入と熱拡散で形成した。イオン注入の条件は、ドーズ
量３．０×１０13ｃｍ-2で、熱処理条件は、１１５０℃
で５時間である。このようにして製作した素子に、ター
ンオフ時間短縮化のためのライフタイムコントロール
（ライフタイムキラーの導入量の制御）を電子線照射で
行い、その後、アニール（熱処理）する。この電子線照
射とアニールの条件は１８Ｍｒａｄで３５７℃である。
尚、この素子の逆耐圧は２２００Ｖである。
【００１４】本発明素子のオン電圧の温度特性は正を示
し、また、本発明素子を３個並列接続して遮断試験で
は、最大遮断電流は６０００Ａとなり、１素子当たり、
２０００Ａで、従来素子の５倍大きいことが分かった。
また、逆回復特性も従来素子に比べて良好であり、スイ
ッチング時間の高速性とソフトリカバリー特性が優れて
いることが分かった。
し、また、本発明素子を３個並列接続して遮断試験で
は、最大遮断電流は６０００Ａとなり、１素子当たり、
２０００Ａで、従来素子の５倍大きいことが分かった。
また、逆回復特性も従来素子に比べて良好であり、スイ
ッチング時間の高速性とソフトリカバリー特性が優れて
いることが分かった。
【００１５】尚、温度特性が正となるか負となるかは、
バンドギャップ内に形成される捕獲準位のエネルギレベ
ルに依存する。捕獲準位がバンドギャップの中央から離
れて、伝導帯や価電子帯に近づくと、捕獲準位が電子と
正孔を再結合させる働きが弱くなり、温度が高くなるに
従ってその働きが一層弱まる。例えば、伝導帯に近づく
と捕獲準位は電子を捕獲し易くなるが、この捕獲された
電子が価電子帯の正孔と再結合する確率が小さくなり、
一方、価電子帯に近づくと、捕獲準位が電子を捕獲する
確率が小さくなる。この確率は温度が上昇するとさらに
小さくなる。そのため、捕獲準位がバンドギャップの中
央付近に存在すると、温度上昇しても、再結合の確率の
低下が抑制されて、温度特性は正となる。
バンドギャップ内に形成される捕獲準位のエネルギレベ
ルに依存する。捕獲準位がバンドギャップの中央から離
れて、伝導帯や価電子帯に近づくと、捕獲準位が電子と
正孔を再結合させる働きが弱くなり、温度が高くなるに
従ってその働きが一層弱まる。例えば、伝導帯に近づく
と捕獲準位は電子を捕獲し易くなるが、この捕獲された
電子が価電子帯の正孔と再結合する確率が小さくなり、
一方、価電子帯に近づくと、捕獲準位が電子を捕獲する
確率が小さくなる。この確率は温度が上昇するとさらに
小さくなる。そのため、捕獲準位がバンドギャップの中
央付近に存在すると、温度上昇しても、再結合の確率の
低下が抑制されて、温度特性は正となる。
【００１６】図２は、１２５℃オン電圧と２５℃オン電
圧の比と捕獲準位の関係をシミュレーションした結果を
示す図である。この比が１を超えた場合に、温度特性は
正となる。このシミュレーション結果から、捕獲準位
が、バンドギャップの中央から＋０．１８ｅＶ以内にあ
るとオン電圧の温度特性が正であることが分かる。ま
た、このシミュレーション結果から、前記の電子線照射
とアニール条件が１８Ｍｒａｄで３５７℃の場合は、捕
獲準位が＋０．１５ｅＶである。
圧の比と捕獲準位の関係をシミュレーションした結果を
示す図である。この比が１を超えた場合に、温度特性は
正となる。このシミュレーション結果から、捕獲準位
が、バンドギャップの中央から＋０．１８ｅＶ以内にあ
るとオン電圧の温度特性が正であることが分かる。ま
た、このシミュレーション結果から、前記の電子線照射
とアニール条件が１８Ｍｒａｄで３５７℃の場合は、捕
獲準位が＋０．１５ｅＶである。
【００１７】前記の電子線照射とアニール条件の、オン
電圧の温度特性に対する影響を調査したので、つぎに説
明する。表１は、電子線照射とアニール条件を変化させ
て、２５℃と１２５℃のオン電圧との関係を比較実験し
た結果を示す。
電圧の温度特性に対する影響を調査したので、つぎに説
明する。表１は、電子線照射とアニール条件を変化させ
て、２５℃と１２５℃のオン電圧との関係を比較実験し
た結果を示す。
【００１８】
【表１】 試作した素子のチップは、１ｃｍ角の大きさで、定格電
流としては１５０Ａである。従って、オン電圧は、定格
電流である１５０Ａ通電したときのアノード・カソード
間の電圧降下である。試作した素子は、室温でのオン電
圧ＶF が１．９Ｖ±０．１Ｖになるように電子線照射量
とアニール温度を共に変えている。具体的には、表１に
示すように、電子線照射量とアニール温度の組み合わせ
は、（４Ｍｒａｄ、３１０℃）、（６Ｍｒａｄ、３２２
℃）、（１０Ｍｒａｄ、３３６℃）、（１４Ｍｒａｄ、
３４８℃）、（１８Ｍｒａｄ、３５７℃）の５種類にで
ある。（１０Ｍｒａｄ、３３６℃）の組み合わせが、従
来相当素子であり、（１８Ｍｒａｄ、３５７℃）の組み
合わせが本発明素子である。
流としては１５０Ａである。従って、オン電圧は、定格
電流である１５０Ａ通電したときのアノード・カソード
間の電圧降下である。試作した素子は、室温でのオン電
圧ＶF が１．９Ｖ±０．１Ｖになるように電子線照射量
とアニール温度を共に変えている。具体的には、表１に
示すように、電子線照射量とアニール温度の組み合わせ
は、（４Ｍｒａｄ、３１０℃）、（６Ｍｒａｄ、３２２
℃）、（１０Ｍｒａｄ、３３６℃）、（１４Ｍｒａｄ、
３４８℃）、（１８Ｍｒａｄ、３５７℃）の５種類にで
ある。（１０Ｍｒａｄ、３３６℃）の組み合わせが、従
来相当素子であり、（１８Ｍｒａｄ、３５７℃）の組み
合わせが本発明素子である。
【００１９】電子線照射量とアニール温度を高く設定す
ると、１２５℃でのオン電圧が上昇していることが分か
る。さらに、表１から、電子線照射量を１８Ｍｒａｄ
で、アニール温度を３５７℃とすると、１２５℃のオン
電圧が、２５℃のオン電圧よりも高くなることが分か
る。また、図３に従来相当素子と本発明素子のＩ−Ｖ特
性波形を示す。同図（ａ）は従来相当素子で、同図
（ｂ）は本発明素子である。従来相当素子（１０Ｍｒａ
ｄ、３３６℃）では２５℃に比べて１２５℃のオン電圧
が電流が大きい領域においても低くなっている。一方、
本発明素子（１８Ｍｒａｄ、３５７℃）は、電流が大き
い領域では、２５℃のオン電圧より１２５℃のオン電圧
が高くなり、定格電流では、オン電圧の温度特性は正と
なっている。
ると、１２５℃でのオン電圧が上昇していることが分か
る。さらに、表１から、電子線照射量を１８Ｍｒａｄ
で、アニール温度を３５７℃とすると、１２５℃のオン
電圧が、２５℃のオン電圧よりも高くなることが分か
る。また、図３に従来相当素子と本発明素子のＩ−Ｖ特
性波形を示す。同図（ａ）は従来相当素子で、同図
（ｂ）は本発明素子である。従来相当素子（１０Ｍｒａ
ｄ、３３６℃）では２５℃に比べて１２５℃のオン電圧
が電流が大きい領域においても低くなっている。一方、
本発明素子（１８Ｍｒａｄ、３５７℃）は、電流が大き
い領域では、２５℃のオン電圧より１２５℃のオン電圧
が高くなり、定格電流では、オン電圧の温度特性は正と
なっている。
【００２０】表１から分かるように、本発明素子（１８
Ｍｒａｄ、３５７℃）で、オン電圧の温度特性は正を示
し、その他の組み合わせでは負を示す。また、シミュレ
ーション結果によると、オン電圧の温度特性が、捕獲準
位のエネルギーレベルで変化する。一方、電子線照射量
とアニール温度の組み合わせを変化させることで、オン
電圧の温度特性が変化する。このことから、電子線照射
量とアニール温度の組み合わせと、捕獲準位のエネルギ
ーレベルとが関係することが分かる。（１８Ｍｒａｄ、
３５７℃）の組み合わせでは、捕獲準位は、バンドギャ
ップの中央から＋０．１５ｅＶであることが判明した。
また、（１０Ｍｒａｄ、３３６℃）の組み合わせでは、
＋０．２５ｅＶであり、（４Ｍｒａｄ、３１０℃）の組
み合わせでは、＋０．３２ｅＶであることが分かる。
Ｍｒａｄ、３５７℃）で、オン電圧の温度特性は正を示
し、その他の組み合わせでは負を示す。また、シミュレ
ーション結果によると、オン電圧の温度特性が、捕獲準
位のエネルギーレベルで変化する。一方、電子線照射量
とアニール温度の組み合わせを変化させることで、オン
電圧の温度特性が変化する。このことから、電子線照射
量とアニール温度の組み合わせと、捕獲準位のエネルギ
ーレベルとが関係することが分かる。（１８Ｍｒａｄ、
３５７℃）の組み合わせでは、捕獲準位は、バンドギャ
ップの中央から＋０．１５ｅＶであることが判明した。
また、（１０Ｍｒａｄ、３３６℃）の組み合わせでは、
＋０．２５ｅＶであり、（４Ｍｒａｄ、３１０℃）の組
み合わせでは、＋０．３２ｅＶであることが分かる。
【００２１】また、本発明素子の捕獲準位をＤＬＴＳで
測定すると、バンドギャップの中央から＋０．１５ｅＶ
の捕獲準位に、多くの捕獲中心が存在する。このＤＬＴ
Ｓで得られた＋０．１５ｅＶの捕獲準位はつぎのように
考えられる。電子線照射によるライフタイムキラーの捕
獲準位は、Baliga et al,"Comparision of gold,platin
um,and electron irradiation for controlling lifeti
me in power rectifiers",IEEE Trans.Electron Device
s,ED24,pp.685-688(1977) の論文で報告されており、そ
れによれば、捕獲準位はバンドギャップの中央から、＋
０．１６ｅＶ、＋０．３３ｅＶ、−０．２９ｅＶの３種
類ある。
測定すると、バンドギャップの中央から＋０．１５ｅＶ
の捕獲準位に、多くの捕獲中心が存在する。このＤＬＴ
Ｓで得られた＋０．１５ｅＶの捕獲準位はつぎのように
考えられる。電子線照射によるライフタイムキラーの捕
獲準位は、Baliga et al,"Comparision of gold,platin
um,and electron irradiation for controlling lifeti
me in power rectifiers",IEEE Trans.Electron Device
s,ED24,pp.685-688(1977) の論文で報告されており、そ
れによれば、捕獲準位はバンドギャップの中央から、＋
０．１６ｅＶ、＋０．３３ｅＶ、−０．２９ｅＶの３種
類ある。
【００２２】前記のシミュレーションの捕獲準位である
０．１５ｅＶの値は、ＤＬＴＳで測定して得られた、多
くの捕獲中心が存在する捕獲準位と一致する。シミュレ
ーションで得られた捕獲準位およびＤＬＴＳで得られた
捕獲準位は、前記論文の３種類の捕獲準位を捕獲中心密
度で加重平均したものと考えられる。従って、本発明素
子の捕獲準位である＋０．１８ｅＶの値は、前記論文の
＋０．１６ｅＶの捕獲準位にある捕獲中心の密度が他の
捕獲準位にある捕獲中心の密度に比べて圧倒的に多く、
つぎに多い捕獲順位は−０，２９であり、＋０．３３ｅ
Ｖの捕獲順位は極めて少ないことを意味する。
０．１５ｅＶの値は、ＤＬＴＳで測定して得られた、多
くの捕獲中心が存在する捕獲準位と一致する。シミュレ
ーションで得られた捕獲準位およびＤＬＴＳで得られた
捕獲準位は、前記論文の３種類の捕獲準位を捕獲中心密
度で加重平均したものと考えられる。従って、本発明素
子の捕獲準位である＋０．１８ｅＶの値は、前記論文の
＋０．１６ｅＶの捕獲準位にある捕獲中心の密度が他の
捕獲準位にある捕獲中心の密度に比べて圧倒的に多く、
つぎに多い捕獲順位は−０，２９であり、＋０．３３ｅ
Ｖの捕獲順位は極めて少ないことを意味する。
【００２３】表２に１２５℃での逆回復時間ｔrrおよび
逆回復ピーク電流Ｉrpを示す。
逆回復ピーク電流Ｉrpを示す。
【表２】 この逆回復特性の測定は通常使用される図４のチョッパ
ー回路で行った。この回路のＬに蓄積したエネルギー
（ＬＩ2 ）で、ＤＵＴ（ダイオード）に還流電流を流
し、この還流電流が流れている間にＩＧＢＴをオンさせ
る。ＩＧＢＴがオンすると、ＤＵＴに還流電流を打ち消
す逆電流が流れて、ＤＵＴは逆回復過程に入り、ＤＵＴ
に逆電流が流れる。尚、図中のＥは電源、ＤＵＴは供試
素子で試作したダイオード、Ｌはインダクタンスで１ｍ
Ｈ、ＩＧＢＴは補助素子、Ｒは抵抗で２５Ω、Ｖｇはゲ
ート駆動電源である。測定条件は、印加電圧が９００
Ｖ、順方向電流（ＩF ）が１５０Ａ、順電流減衰率（−
ｄｉ／ｄｔ）が１０００Ａ／μｓである。
ー回路で行った。この回路のＬに蓄積したエネルギー
（ＬＩ2 ）で、ＤＵＴ（ダイオード）に還流電流を流
し、この還流電流が流れている間にＩＧＢＴをオンさせ
る。ＩＧＢＴがオンすると、ＤＵＴに還流電流を打ち消
す逆電流が流れて、ＤＵＴは逆回復過程に入り、ＤＵＴ
に逆電流が流れる。尚、図中のＥは電源、ＤＵＴは供試
素子で試作したダイオード、Ｌはインダクタンスで１ｍ
Ｈ、ＩＧＢＴは補助素子、Ｒは抵抗で２５Ω、Ｖｇはゲ
ート駆動電源である。測定条件は、印加電圧が９００
Ｖ、順方向電流（ＩF ）が１５０Ａ、順電流減衰率（−
ｄｉ／ｄｔ）が１０００Ａ／μｓである。
【００２４】表２から分かるように、本発明素子は、他
の素子に比べて良好な逆回復特性を示し、特に、本発明
素子はソフトリカバリー特性が優れている（ｔrr2/trr1
≧１）。図５は、この発明の第２実施例の半導体装置の
要部断面図である。素子構成は図１と同じであり、高比
抵抗のｎ- ベース層８の一方の面にｐアノード層６が形
成され、他方の面にｎカソード層７が形成されている。
ｐアノード層６表面にアノード電極９が形成される。裏
面にはカソード電極１０が形成される。
の素子に比べて良好な逆回復特性を示し、特に、本発明
素子はソフトリカバリー特性が優れている（ｔrr2/trr1
≧１）。図５は、この発明の第２実施例の半導体装置の
要部断面図である。素子構成は図１と同じであり、高比
抵抗のｎ- ベース層８の一方の面にｐアノード層６が形
成され、他方の面にｎカソード層７が形成されている。
ｐアノード層６表面にアノード電極９が形成される。裏
面にはカソード電極１０が形成される。
【００２５】さらに、詳細に素子作成について述べる。
素子は、比抵抗が１２０Ω−ｃｍで３００μｍのｎ型シ
リコン基板に、１８０μｍの深さのｎ+ 拡散層が形成さ
れたｎ型ＤＷウエハ（拡散済シリコンウエハ）を用いて
製作する。このｎ+ 拡散層がｎカソード層７となり、こ
のｎ+ 拡散層が拡散されない層がｎ- ベース層８とな
る。従ってｎ- ベース層８の比抵抗は１２０Ω−ｃｍと
なり、ｎカソード層７の拡散深さは、後述の熱処理前
で、１８０μｍになる。このｎ型ＤＷウエハのｎ+拡散
層とは反対側の表面層に、ｐアノード層９をボロンのイ
オン注入と熱拡散で形成した。イオン注入の条件は、ド
ーズ量３．０×１０13ｃｍ-2で、熱処理条件は、１１５
０℃で５時間である。この素子の逆耐圧は２０００Ｖで
ある。このようにして製作した素子に、ターンオフ時間
短縮化のためのライフタイムキラーを電子線照射によっ
て導入し、その後アニールした。この電子線照射とアニ
ール条件は、１８Ｍｒａｄで３５７℃である。
素子は、比抵抗が１２０Ω−ｃｍで３００μｍのｎ型シ
リコン基板に、１８０μｍの深さのｎ+ 拡散層が形成さ
れたｎ型ＤＷウエハ（拡散済シリコンウエハ）を用いて
製作する。このｎ+ 拡散層がｎカソード層７となり、こ
のｎ+ 拡散層が拡散されない層がｎ- ベース層８とな
る。従ってｎ- ベース層８の比抵抗は１２０Ω−ｃｍと
なり、ｎカソード層７の拡散深さは、後述の熱処理前
で、１８０μｍになる。このｎ型ＤＷウエハのｎ+拡散
層とは反対側の表面層に、ｐアノード層９をボロンのイ
オン注入と熱拡散で形成した。イオン注入の条件は、ド
ーズ量３．０×１０13ｃｍ-2で、熱処理条件は、１１５
０℃で５時間である。この素子の逆耐圧は２０００Ｖで
ある。このようにして製作した素子に、ターンオフ時間
短縮化のためのライフタイムキラーを電子線照射によっ
て導入し、その後アニールした。この電子線照射とアニ
ール条件は、１８Ｍｒａｄで３５７℃である。
【００２６】本発明素子は、オン電圧の温度特性は正を
示す。ＤＬＴＳで測定すると、バンドギャップの中央か
ら＋０．１６ｅＶの捕獲準位に、多くの捕獲中心が存在
している。これは、前記のBarigaらの論文で示された−
０．２９ｅＶの捕獲準位に存在する捕獲中心の割合が、
前記の第１実施例の素子に比べて多少少ないためと考え
られる。
示す。ＤＬＴＳで測定すると、バンドギャップの中央か
ら＋０．１６ｅＶの捕獲準位に、多くの捕獲中心が存在
している。これは、前記のBarigaらの論文で示された−
０．２９ｅＶの捕獲準位に存在する捕獲中心の割合が、
前記の第１実施例の素子に比べて多少少ないためと考え
られる。
【００２７】また、本発明素子を３個並列接続した場合
の最大遮断電流は５８００Ａとなり、１素子当たり、１
６００Ａで、従来相当素子（１０Ｍｒａｄ、３３６℃）
の５倍強大きいことが分かった。また、後述するよう
に、逆回復特性も従来素子に比べて良好であり、ソフト
リカバリー特性も優れている。前記の電子線照射とアニ
ール条件の、オン電圧の温度特性に対する影響を調査し
たので、つぎに説明する。
の最大遮断電流は５８００Ａとなり、１素子当たり、１
６００Ａで、従来相当素子（１０Ｍｒａｄ、３３６℃）
の５倍強大きいことが分かった。また、後述するよう
に、逆回復特性も従来素子に比べて良好であり、ソフト
リカバリー特性も優れている。前記の電子線照射とアニ
ール条件の、オン電圧の温度特性に対する影響を調査し
たので、つぎに説明する。
【００２８】表３は、電子線照射とアニール条件を変化
させて、２５℃と１２５℃のオン電圧との関係を比較実
験した結果を示す。
させて、２５℃と１２５℃のオン電圧との関係を比較実
験した結果を示す。
【表３】 試作した素子のチップは、１ｃｍ角の大きさで、定格電
流としては１５０Ａである。従って、オン電圧は、定格
電流である１５０Ａ通電したときのアノード・カソード
間の電圧降下である。試作した素子は、室温でのオン電
圧ＶF が１．９Ｖ±０．１Ｖになるように電子線照射量
とアニール温度を共に変えている。具体的には、表３に
示すように、電子線照射量とアニール温度の組み合わせ
は（４Ｍｒａｄ、３１０℃）、（６Ｍｒａｄ、３２２
℃）、（１０Ｍｒａｄ、３３６℃）、（１４Ｍｒａｄ、
３４８℃）、（１８Ｍｒａｄ、３５７℃）の５種類に設
定した。この（１０Ｍｒａｄ、３３６℃）の組み合わせ
が従来相当素子であり、（１８Ｍｒａｄ、３５７℃）が
本発明素子である。
流としては１５０Ａである。従って、オン電圧は、定格
電流である１５０Ａ通電したときのアノード・カソード
間の電圧降下である。試作した素子は、室温でのオン電
圧ＶF が１．９Ｖ±０．１Ｖになるように電子線照射量
とアニール温度を共に変えている。具体的には、表３に
示すように、電子線照射量とアニール温度の組み合わせ
は（４Ｍｒａｄ、３１０℃）、（６Ｍｒａｄ、３２２
℃）、（１０Ｍｒａｄ、３３６℃）、（１４Ｍｒａｄ、
３４８℃）、（１８Ｍｒａｄ、３５７℃）の５種類に設
定した。この（１０Ｍｒａｄ、３３６℃）の組み合わせ
が従来相当素子であり、（１８Ｍｒａｄ、３５７℃）が
本発明素子である。
【００２９】表３から、電子線照射量とアニール温度を
高く設定することで、高温でのオン電圧が上昇している
ことが分かる。表３から、従来相当素子では２５℃に比
べて１２５℃のオン電圧が電流が大きい領域においても
低くなっているが、本発明素子は、電流が大きい領域で
は、２５℃のオン電圧より１２５℃のオン電圧が高くな
り、定格電流では、オン電圧の温度特性は正となってい
る。
高く設定することで、高温でのオン電圧が上昇している
ことが分かる。表３から、従来相当素子では２５℃に比
べて１２５℃のオン電圧が電流が大きい領域においても
低くなっているが、本発明素子は、電流が大きい領域で
は、２５℃のオン電圧より１２５℃のオン電圧が高くな
り、定格電流では、オン電圧の温度特性は正となってい
る。
【００３０】また、表４に１２５℃での逆回復時間ｔrr
および逆回復ピーク電流Ｉrpを示す。
および逆回復ピーク電流Ｉrpを示す。
【表４】 この逆回復特性の測定は図４の回路で行った。測定条件
は、印加電圧が９００Ｖ、順方向電流（ＩF ）が１５０
Ａ、順電流減衰率（−ｄｉ／ｄｔ）が１０００Ａ／μｓ
である。
は、印加電圧が９００Ｖ、順方向電流（ＩF ）が１５０
Ａ、順電流減衰率（−ｄｉ／ｄｔ）が１０００Ａ／μｓ
である。
【００３１】表４から分かるように、本発明素子は他の
素子に比べて良好な逆回復特性を示し、ソフトリカバリ
ー特性が優れている。図６は、この発明の第３実施例の
半導体装置の要部断面図である。素子構成は、図１およ
び図５と同じであり、高比抵抗のｎ- ベース層１３の一
方の面にｐアノード層１１が形成され、他方の面にｎカ
ソード層１２が形成されている。ｐアノード１１層の表
面にアノード電極１４が形成される。裏面にはカソード
電極１５が形成される。
素子に比べて良好な逆回復特性を示し、ソフトリカバリ
ー特性が優れている。図６は、この発明の第３実施例の
半導体装置の要部断面図である。素子構成は、図１およ
び図５と同じであり、高比抵抗のｎ- ベース層１３の一
方の面にｐアノード層１１が形成され、他方の面にｎカ
ソード層１２が形成されている。ｐアノード１１層の表
面にアノード電極１４が形成される。裏面にはカソード
電極１５が形成される。
【００３２】さらに、詳細に素子作成について述べる。
素子は、比抵抗が１２０Ω−ｃｍで３００μｍのｎ型シ
リコン基板に、１８０μｍの深さのｎ+ 拡散層が形成さ
れたｎ型ＤＷウエハ（拡散済シリコンウエハ）を用いて
製作する。このｎ+ 拡散層がｎカソード層１２となり、
このｎ+ 拡散層が拡散されない層がｎ- ベース層１３と
なる。従ってｎ- ベース層１３の比抵抗は１２０Ω−ｃ
ｍとなり、ｎカソード層１２の拡散深さは、後述の熱処
理前で、１８０μｍになる。このｎ型ＤＷウエハのｎ+
拡散層とは反対側の表面層に、ｐアノード層１１をボロ
ンのイオン注入と熱拡散で形成した。イオン注入の条件
は、ドーズ量４．０×１０12ｃｍ-2ないし５．０×１０
14ｃｍ-2の範囲で選定し、熱処理条件は、１１５０℃で
５時間である。このようにして製作した素子に、ターン
オフ時間短縮化のためのライフタイムキラーを電子線照
射によって導入した。また前記のように、電子線照射後
のアニール温度を変化させることで、ライフタイムキラ
ーの捕獲準位をバンドギャップのどのレベルに残すかを
制御する。本実施例でも、前記と同様に、電子線照射と
アニール条件は、１８Ｍｒａｄで３５７℃とする。この
条件では、後述するように、オン電圧の温度特性が正
で、且つ、素子耐圧は２０００Ｖを確保できる。後述す
るように、このボロンドーズ量が５．０×１０14ｃｍ-2
を超えると、オン電圧の温度特性は負となる。これは、
ボロンドーズ量を上げることで、ｐアノード層からの少
数キャリアの注入効率が大きくなり、温度上昇によっ
て、この効果がより顕著になるためである。また、４．
０×１０12ｃｍ-2未満では、素子耐圧が２０００Ｖから
１２００Ｖに急激に低下する。これは、ボロンドーズ量
を下げすぎると逆耐圧印加時に空乏層がｐアノード層全
体に拡がり、アノード電極に空乏層が達する、所謂、パ
ンチスルー現象が起こるためである。
素子は、比抵抗が１２０Ω−ｃｍで３００μｍのｎ型シ
リコン基板に、１８０μｍの深さのｎ+ 拡散層が形成さ
れたｎ型ＤＷウエハ（拡散済シリコンウエハ）を用いて
製作する。このｎ+ 拡散層がｎカソード層１２となり、
このｎ+ 拡散層が拡散されない層がｎ- ベース層１３と
なる。従ってｎ- ベース層１３の比抵抗は１２０Ω−ｃ
ｍとなり、ｎカソード層１２の拡散深さは、後述の熱処
理前で、１８０μｍになる。このｎ型ＤＷウエハのｎ+
拡散層とは反対側の表面層に、ｐアノード層１１をボロ
ンのイオン注入と熱拡散で形成した。イオン注入の条件
は、ドーズ量４．０×１０12ｃｍ-2ないし５．０×１０
14ｃｍ-2の範囲で選定し、熱処理条件は、１１５０℃で
５時間である。このようにして製作した素子に、ターン
オフ時間短縮化のためのライフタイムキラーを電子線照
射によって導入した。また前記のように、電子線照射後
のアニール温度を変化させることで、ライフタイムキラ
ーの捕獲準位をバンドギャップのどのレベルに残すかを
制御する。本実施例でも、前記と同様に、電子線照射と
アニール条件は、１８Ｍｒａｄで３５７℃とする。この
条件では、後述するように、オン電圧の温度特性が正
で、且つ、素子耐圧は２０００Ｖを確保できる。後述す
るように、このボロンドーズ量が５．０×１０14ｃｍ-2
を超えると、オン電圧の温度特性は負となる。これは、
ボロンドーズ量を上げることで、ｐアノード層からの少
数キャリアの注入効率が大きくなり、温度上昇によっ
て、この効果がより顕著になるためである。また、４．
０×１０12ｃｍ-2未満では、素子耐圧が２０００Ｖから
１２００Ｖに急激に低下する。これは、ボロンドーズ量
を下げすぎると逆耐圧印加時に空乏層がｐアノード層全
体に拡がり、アノード電極に空乏層が達する、所謂、パ
ンチスルー現象が起こるためである。
【００３３】つぎに、前記のボロンドーズ量のオン電圧
の温度特性および耐圧特性に対する影響を調査したので
説明する。図７は、第３実施例の素子構造で、２５℃と
１２５℃のオン電圧比および耐圧とボロンドーズ量の関
係を示す図である。ボロンドーズ量は１．０×１０12ｃ
ｍ -2から５．０×１０14ｃｍ-2の範囲で変えて素子を製
作し、素子の大きさは１ｃｍ角で、定格電流は１５０Ａ
である。オン電圧の測定は１５０Ａ通電した時の値であ
る。また、電子線照射とアニール条件は１８Ｍｒａｄで
３５７℃である。ボロンドーズ量が５×１０14ｃｍ-2を
超えると、オン電圧比は１を切るようになる。つまり、
オン電圧の温度特性が負となる。一方、耐圧は４．０×
１０12ｃｍ-2未満になると急速に低下し、１．０×１０
12ｃｍ-2では１２００Ｖとなる。尚、イオン注入する元
素はボロン以外のIII 族元素にしても構わない。
の温度特性および耐圧特性に対する影響を調査したので
説明する。図７は、第３実施例の素子構造で、２５℃と
１２５℃のオン電圧比および耐圧とボロンドーズ量の関
係を示す図である。ボロンドーズ量は１．０×１０12ｃ
ｍ -2から５．０×１０14ｃｍ-2の範囲で変えて素子を製
作し、素子の大きさは１ｃｍ角で、定格電流は１５０Ａ
である。オン電圧の測定は１５０Ａ通電した時の値であ
る。また、電子線照射とアニール条件は１８Ｍｒａｄで
３５７℃である。ボロンドーズ量が５×１０14ｃｍ-2を
超えると、オン電圧比は１を切るようになる。つまり、
オン電圧の温度特性が負となる。一方、耐圧は４．０×
１０12ｃｍ-2未満になると急速に低下し、１．０×１０
12ｃｍ-2では１２００Ｖとなる。尚、イオン注入する元
素はボロン以外のIII 族元素にしても構わない。
【００３４】第１実施例ないし第３実施例で説明した内
容をまとめると、捕獲準位がバンドギャップの中央から
０．１８ｅＶ以内となるように、電子線照射量とアニー
ル温度の組み合わせを選定し、且つ、ｐアノード層形成
のためのボロンドーズ量を４．０×１０12ｃｍ-2ないし
５．０×１０14ｃｍ-2の範囲に選定することで、オン電
圧の温度特性を正となるようにできて、且つ、低オン電
圧、高速スイッチング特性、高破壊耐量およびソフトリ
カバリー化を実現することができる。
容をまとめると、捕獲準位がバンドギャップの中央から
０．１８ｅＶ以内となるように、電子線照射量とアニー
ル温度の組み合わせを選定し、且つ、ｐアノード層形成
のためのボロンドーズ量を４．０×１０12ｃｍ-2ないし
５．０×１０14ｃｍ-2の範囲に選定することで、オン電
圧の温度特性を正となるようにできて、且つ、低オン電
圧、高速スイッチング特性、高破壊耐量およびソフトリ
カバリー化を実現することができる。
【００３５】
【発明の効果】この発明により、ライフタイムキラーの
捕獲準位をバンドギャップの中央から±０．１８ｅＶ以
内に設定することで、オン電圧の温度特性を正とするこ
とができる。また、ライフタイムキラーの捕獲準位をバ
ンドギャップの中央から０．１８ｅＶ以内に設定し、ｐ
アノード層を形成するボロンドーズ量を４．０×１０12
ｃｍ-2ないし５．０×１０14ｃｍ-2の間に設定すること
で、オン電圧の温度特性を正とすることができる。
捕獲準位をバンドギャップの中央から±０．１８ｅＶ以
内に設定することで、オン電圧の温度特性を正とするこ
とができる。また、ライフタイムキラーの捕獲準位をバ
ンドギャップの中央から０．１８ｅＶ以内に設定し、ｐ
アノード層を形成するボロンドーズ量を４．０×１０12
ｃｍ-2ないし５．０×１０14ｃｍ-2の間に設定すること
で、オン電圧の温度特性を正とすることができる。
【００３６】オン電圧の温度特性を正にすることで、電
流集中を防止し、素子破壊耐量の向上を図ることができ
る。また、低オン電圧化、スイッチング特性の高速化お
よびソフトリカバリー化を図ることができる。
流集中を防止し、素子破壊耐量の向上を図ることができ
る。また、低オン電圧化、スイッチング特性の高速化お
よびソフトリカバリー化を図ることができる。
【図１】この発明の第１実施例の半導体装置の要部断面
図
図
【図２】１２５℃オン電圧と２５℃オン電圧の比と捕獲
準位の関係をシミュレーションした結果を示す図
準位の関係をシミュレーションした結果を示す図
【図３】従来相当素子と本発明素子のＩ−Ｖ特性波形で
（ａ）は従来相当素子、（ｂ）は本発明素子のＩ−Ｖ特
性波形図
（ａ）は従来相当素子、（ｂ）は本発明素子のＩ−Ｖ特
性波形図
【図４】逆回復特性の測定回路図
【図５】この発明の第２実施例の半導体装置の要部断面
図
図
【図６】この発明の第３実施例の半導体装置の要部断面
図
図
【図７】第３実施例の素子構造で、２５℃と１２５℃の
オン電圧比および耐圧とボロンドーズ量の関係を示す図
オン電圧比および耐圧とボロンドーズ量の関係を示す図
１、６、１１ ｐアノード層 ２、７、１２ ｎカソード層 ３、８、１３ ｐアノード層 ４、９、１４ アノード電極 ５、１０、１５ カソード電極
Claims (4)
- 【請求項１】高抵抗の第１導電形ベース層と、該第１導
電形ベース層の表面に形成された第２導電形アノード層
と、該第２導電形アノード層の表面に形成されたアノー
ド電極と、前記第１導電形ベース層の反対の表面に形成
された第１導電形カソード層と、該第１導電形カソード
層の表面に形成されたカソード電極とを具備する半導体
装置において、 前記半導体装置内に存在する捕獲準位が、前記半導体装
置を形成する半導体材料のバンドギャップの中央から±
０．１８ｅＶ以内にあることを特徴とする半導体装置。 - 【請求項２】前記半導体材料が、シリコンであることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記捕獲準位が、電子線照射と該電子線照
射した後の熱処理で形成されることを特徴とする請求項
１に記載の半導体装置。 - 【請求項４】前記第２導電形アノード層が、４．０×１
０12ｃｍ-2以上で、５．０×１０14ｃｍ-2以下のドーズ
量の不純物原子をイオン注入して形成されることを特徴
とする請求項１ないし３のいずれかに記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35952199A JP2001177114A (ja) | 1999-12-17 | 1999-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35952199A JP2001177114A (ja) | 1999-12-17 | 1999-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177114A true JP2001177114A (ja) | 2001-06-29 |
Family
ID=18464936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35952199A Pending JP2001177114A (ja) | 1999-12-17 | 1999-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177114A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7135387B2 (en) | 2003-06-24 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor element |
| US7517777B2 (en) | 2005-08-26 | 2009-04-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device formed by the method |
| JP2010114368A (ja) * | 2008-11-10 | 2010-05-20 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2015177591A (ja) * | 2014-03-13 | 2015-10-05 | 富士電機株式会社 | 半導体装置及び半導体システム |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209726A (ja) * | 1990-01-11 | 1991-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH03228364A (ja) * | 1990-02-02 | 1991-10-09 | Sumitomo Electric Ind Ltd | 半導体抵抗回路 |
| JPH06244191A (ja) * | 1993-02-18 | 1994-09-02 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
| JPH07226405A (ja) * | 1994-12-19 | 1995-08-22 | Meidensha Corp | 半導体デバイスの製造方法 |
| JPH0878702A (ja) * | 1994-09-01 | 1996-03-22 | Fuji Electric Co Ltd | 半導体装置 |
| WO1998008259A1 (en) * | 1996-08-16 | 1998-02-26 | Abb Research Ltd. | A BIPOLAR SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR LAYERS OF SiC AND A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE OF SiC |
| JP2000516402A (ja) * | 1996-08-16 | 2000-12-05 | エービービー リサーチ リミテッド | ＳｉＣから構成された半導体層を有するバイポーラ半導体デバイスおよびＳｉＣから構成された半導体デバイスを製造する方法 |
-
1999
- 1999-12-17 JP JP35952199A patent/JP2001177114A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209726A (ja) * | 1990-01-11 | 1991-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH03228364A (ja) * | 1990-02-02 | 1991-10-09 | Sumitomo Electric Ind Ltd | 半導体抵抗回路 |
| JPH06244191A (ja) * | 1993-02-18 | 1994-09-02 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
| JPH0878702A (ja) * | 1994-09-01 | 1996-03-22 | Fuji Electric Co Ltd | 半導体装置 |
| JPH07226405A (ja) * | 1994-12-19 | 1995-08-22 | Meidensha Corp | 半導体デバイスの製造方法 |
| WO1998008259A1 (en) * | 1996-08-16 | 1998-02-26 | Abb Research Ltd. | A BIPOLAR SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR LAYERS OF SiC AND A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE OF SiC |
| JP2000516402A (ja) * | 1996-08-16 | 2000-12-05 | エービービー リサーチ リミテッド | ＳｉＣから構成された半導体層を有するバイポーラ半導体デバイスおよびＳｉＣから構成された半導体デバイスを製造する方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7135387B2 (en) | 2003-06-24 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor element |
| US7517777B2 (en) | 2005-08-26 | 2009-04-14 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device formed by the method |
| JP2010114368A (ja) * | 2008-11-10 | 2010-05-20 | Toyota Motor Corp | 半導体装置とその製造方法 |
| CN102210011A (zh) * | 2008-11-10 | 2011-10-05 | 丰田自动车株式会社 | 半导体器件和制造半导体器件的方法 |
| JP2015177591A (ja) * | 2014-03-13 | 2015-10-05 | 富士電機株式会社 | 半導体装置及び半導体システム |
| US11070127B2 (en) | 2014-03-13 | 2021-07-20 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538412B2 (en) | Semiconductor device with a field stop zone | |
| US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| KR101794182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
| JP4967200B2 (ja) | 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ | |
| JP3968912B2 (ja) | ダイオード | |
| US20150014742A1 (en) | Semiconductor device and production method for semiconductor device | |
| JP2005317751A (ja) | 逆導通型半導体素子とその製造方法 | |
| JP4904625B2 (ja) | 半導体装置 | |
| US7868352B2 (en) | Silicon break over diode | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| US9613805B1 (en) | Method for forming a semiconductor device | |
| JP2002299623A (ja) | 高耐圧半導体装置 | |
| CN111933705B (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN111261724A (zh) | 一种SiC JBS器件的布局方法 | |
| JP2851026B2 (ja) | 高速ダイオード | |
| US8222671B2 (en) | Power semiconductor devices | |
| JP2001177114A (ja) | 半導体装置 | |
| CN114497190B (zh) | 一种空间寿命非均匀分布的半导体器件及制作方法 | |
| JP3885616B2 (ja) | 半導体装置 | |
| US20150311334A1 (en) | Semiconductor device | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |