JP7169871B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関する。

近年、ＣＭＯＳ技術が向上し、アナログ回路とデジタル回路を混載させたＳｏＣ（System on a Chip）が様々な用途に用いられている。このような混載チップでは、アナログ回路部分の特性向上のために半導体基板内に高抵抗領域が形成される。例えば、半導体基板の表面上に形成されるインダクタ素子の特性向上のために高抵抗領域が用いられる。インダクタ素子の直下に高抵抗領域を形成することで、インダクタ素子の動作時に半導体基板内で生じる渦電流損失を小さくし、インダクタ素子のＱ値を向上できる。

高抵抗領域の形成方法として、水素（Ｈ）やヘリウム（Ｈｅ）などの軽イオンを半導体基板に照射する方法がある。例えば、ｐ型半導体基板に水素（Ｈ）イオンを照射して熱処理を施すと、基板内に注入された水素が活性化してｎ型キャリア化（ドナー化）する。このとき、ｐ型半導体基板内のｐ型キャリア濃度と、水素のドナー化によるｎ型キャリア濃度とが同程度となるように水素イオンの照射条件を調整することで、半導体基板の中性化による高抵抗率を実現できる（例えば、特許文献１参照）。

特開２０１８－９３１８４号公報

上述のインダクタ素子は、半導体基板上の配線層（酸化物層）に形成されることが一般的である。また、インダクタ素子を備える半導体装置は、プリント基板等に実装するための半田付け工程にて加熱処理が施されることも一般的である。本発明者の知見によれば、酸化物層の上から半導体基板にイオン照射した後に熱処理が施されると、半導体基板と酸化物層の界面近傍に導電層が形成され、インダクタ素子の特性低下につながるおそれがあることが分かっている。熱処理後においても、半導体基板と酸化物層の界面が高抵抗であることが望ましい。

本発明のある態様の例示的な目的のひとつは、より好適な高抵抗領域を形成する技術を提供することにある。

本発明のある態様の半導体装置の製造方法は、半導体基板と、半導体基板の表面に形成される配線層とを備える半導体装置にイオン照射して半導体基板内にイオン照射前よりも抵抗率の高い高抵抗領域を形成することと、イオン照射後に半導体装置を２５０℃以上３００℃未満の温度で加熱処理することと、を備える。イオン照射は、半導体基板と配線層の界面から第１深さとなる半導体基板内の第１深さ位置に向けて、配線層の上から第１イオン照射をすることと、第１深さよりも深い界面から第２深さとなる半導体基板内の第２深さ位置に向けて、配線層の上から、または、配線層とは反対側の半導体基板の裏面から第１イオン照射よりも高ドーズ量の第２イオン照射をすることと、を含む。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、より好適な高抵抗領域を形成できる。

図１（ａ）－（ｄ）は、半導体基板と配線層の界面における導電層の形成を模式的に示す図である。 実施の形態に係る半導体装置の構造を模式的に示す断面図である。 実施の形態に係る半導体装置の製造方法の流れを示すフローチャートである。 実施の形態に係る第１イオン照射工程を模式的に示す断面図である。 実施の形態に係る第２イオン照射工程を模式的に示す断面図である。 実施の形態に係る第２イオン照射工程を模式的に示す断面図である。 イオン照射により基板内でイオンが到達する深さ分布を示すグラフである。 第１実施例に係るイオン照射後の半導体基板内の欠陥密度分布を示すグラフである。 第２実施例に係るイオン照射後の半導体基板内の欠陥密度分布を示すグラフである。 第３実施例に係るイオン照射後の半導体基板内の欠陥密度分布を示すグラフである。

本実施の形態を詳細に説明する前に概要を示す。本実施の形態は、低抵抗（例えば１～１０Ω・ｃｍ）の半導体基板に水素（Ｈ）やヘリウム（Ｈｅ）などの軽イオンを照射することにより、半導体基板内に部分的に抵抗率の高い領域である高抵抗領域（例えば１００Ω・ｃｍ以上）を形成する。半導体基板にイオンを照射すると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性（周期性）が乱れた状態となる。このような格子欠陥が多い領域ではキャリア（電子または正孔）が散乱されやすくなり、キャリアの移動が阻害される。その結果、イオン照射により局所的な格子欠陥が生じた領域では、照射前に比べて抵抗率が上昇する。

本実施の形態では、例えば、水素（Ｈ）イオンを１ＭｅＶ以上、１００ＭｅＶ以下の加速エネルギーで照射する。例えば、１価の水素イオン（^１Ｈ^＋）を４ＭｅＶ、８ＭｅＶ、１７ＭｅＶの加速エネルギーで照射する。このような加速エネルギーのイオンビームを照射する装置として、サイクロトロン方式やバンデグラフ方式の装置が用いられる。このような照射条件を用いることにより、シリコンウェハにおいて半導体基板の表面から深さ１００μｍ以上の位置にまでイオンを到達させることができる。

イオン照射により形成される高抵抗領域の抵抗率は、生成される格子欠陥の密度（欠陥密度）に依存する。本発明者らの知見によれば、欠陥密度が１×１０^１７ｃｍ^－３以上であれば、１ｋΩ・ｃｍ以上の抵抗率を好適に得られることが分かっている。このような欠陥密度は、照射イオンの加速エネルギーが４ＭｅＶ～１７ＭｅＶであれば、水素イオンの照射量（ドーズ量）を１×１０^１３ｃｍ^－２以上にすることで実現できる。

このようにして形成される高抵抗領域は、熱処理を加えることにより抵抗率が低下することが知られている。発明者らの知見によれば、イオン照射後の半導体基板を２００℃以上に加熱することで抵抗率の低下が見られ、３００℃以上または４００℃以上に半導体基板を加熱すると抵抗率が顕著に低下する。これは、熱処理によって格子欠陥が回復して欠陥密度が低下することが原因と考えられる。したがって、イオン照射により高抵抗領域を形成した場合、その後の工程において２００℃以上の熱処理を加えないことが好ましい。

一方で、高抵抗領域をインダクタ素子の直下といった狙い通りの位置に形成するためには、ウェハをダイシングする前、つまり、半導体プロセスにおける後工程より前の段階でイオン照射を実行する必要がある。後工程では、ダイボンディングやワイヤボンディング、樹脂封止といった熱処理がなされ、これらの工程では２５０℃～３００℃程度の温度に半導体基板が加熱されうる。そのため、後工程での熱処理により高抵抗領域の抵抗率が低下し、所望の抵抗率（例えば１００Ω・ｃｍ以上または５００Ω・ｃｍ以上）を維持できないおそれがある。

そこで、本発明者は、２５０℃～３００℃程度の加熱処理後であっても高抵抗領域の抵抗率が維持されるように、イオン照射工程のドーズ量を多めにし、より多くの格子欠陥が形成されるようにする方法を考案した。つまり、加熱処理によって格子欠陥が部分的に回復したとしても、高抵抗を維持できるだけの格子欠陥が残存するようにすることを考えた。本発明者の知見によれば、５×１０^１７ｃｍ^－３以上の欠陥密度を実現すれば、２５０℃～３００℃程度の加熱処理後も１００Ω・ｃｍ以上の高抵抗を実現でき、８×１０^１７ｃｍ^－３以上の欠陥密度を実現すれば、２５０℃～３００℃程度の加熱処理後も５００Ω・ｃｍ以上の高抵抗を実現できる。

しかしながら、高ドーズ量のイオン照射を実行した後に２５０℃～３００℃程度の加熱処理をすると、半導体基板と配線層の界面付近に高導電率となる部分（導電層ともいう）が形成され、インダクタ素子の動作時に生じる渦電流損失を十分に低減できないことが分かった。そこで、本実施の形態では、半導体基板と配線層の界面付近の導電層の形成を防ぎ、より適切な高抵抗領域を形成する手法を提案する。

以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の説明において参照する各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。

図１（ａ）－（ｄ）は、半導体基板１２と配線層１４の界面１８における導電層６８の形成を模式的に示す図である。図１（ａ）は、イオン照射前の半導体基板１２と配線層１４の界面１８の近傍の結晶状態を模式的に示す。半導体基板１２は、例えばｐ型のシリコンであり、多数のキャリア（正孔）６２が分布している。配線層１４は、酸化シリコンなどの酸化物で構成される絶縁体層であり、界面１８の近傍に固定電荷（正電荷）６４が存在する。半導体基板１２と配線層１４の界面１８は、半導体と絶縁体の接合により、空乏層６０が形成される。空乏層６０の厚さは、１μｍ以下であり、典型的には数ｎｍ～数十ｎｍ程度である。

図１（ｂ）は、イオンビームＢの照射後の半導体基板１２と配線層１４の界面１８の近傍の結晶状態を模式的に示す。イオン照射により、半導体基板１２および配線層１４には多数の格子欠陥６６が形成される。図１（ｃ）は、イオン照射後に２５０℃～３００℃程度の加熱処理中の状態を模式的に示し、熱処理によって格子欠陥６６が部分的に回復する様子を示している。半導体基板１２の内部では、格子欠陥６６の回復により欠陥数が減少し、キャリア（正孔）６２が増加していく。また、配線層１４の内部でも格子欠陥６６の回復により欠陥数が減少し、界面１８の近傍において固定電荷６４の増加や界面準位への正孔６２の捕獲が生じうる。その結果、熱処理後の図１（ｄ）に示されるように、界面１８において半導体基板１２のアクセプタ準位の電子７０が引き寄せられ、界面１８の近傍の電子密度が増加し、界面１８の近傍に導電層６８が形成されうる。導電層６８は、イオン照射前の半導体基板１２（例えば１～１０Ω・ｃｍ）よりも抵抗率の低い領域である。導電層６８の抵抗率は、例えば１Ω・ｃｍ未満（例えば１０^－１Ω・ｃｍ以下または１０^－２Ω・ｃｍ以下）である。

図１（ｄ）に示す導電層６８は、半導体基板１２と配線層１４の界面１８の近傍に多数の格子欠陥６６を形成した後に２５０℃～３００℃程度の熱処理を加えることで生じると考えられる。現在の半導体装置の製造工程において、２５０℃～３００℃程度の熱処理を加えないようにすることは難しい。そこで、本実施の形態では、半導体基板１２と配線層１４の界面１８に形成される欠陥数を相対的に少なくすることで、熱処理後に界面１８に導電層６８が形成されるのを防ぐようにする。

図２は、実施の形態に係る半導体装置１０の構造を模式的に示す断面図である。半導体装置１０は、システムＬＳＩやシステム・オン・チップといった集積回路（ＩＣ）である。半導体装置１０は、半導体基板１２と、配線層１４とを備える。

本明細書において、半導体基板１２と配線層１４の界面１８に直交する方向を上下方向または深さ方向ということがある。また、半導体基板１２の内部において、界面１８に向かう方向を上方向または上側、界面１８と反対側の裏面２０に向かう方向を下方向または下側ということがある。また、界面１８に平行する方向を横方向または水平方向ということがある。

半導体基板１２は、抵抗率が１０Ω・ｃｍ以下の低抵抗の半導体基板であり、抵抗率が１～１０Ω・ｃｍ程度の半導体基板である。半導体基板１２は、例えば、チョクラルスキー（ＣＺ）法により作製されたｐ型のシリコン（Ｓｉ）ウェハであり、ｐ型キャリア濃度が１０^１５ｃｍ^－３～１０^１６ｃｍ^－３程度である。ＣＺ法により作製されたウェハは、フローティングゾーン（ＦＺ）法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。ある実施例において、半導体基板１２の抵抗率は４Ω・ｃｍであり、ｐ型キャリア濃度が３．４×１０^１５ｃｍ^－３である。

半導体基板１２の上には配線層１４が設けられる。配線層１４は、多層配線構造を有し、例えば、複数の層間絶縁層と、層間絶縁層内に形成される配線部とを有する。配線層１４の厚さｔ０は、５μｍ～３０μｍ程度であり、例えば１０μｍ、１５μｍまたは２０μｍ程度である。配線層１４に形成される配線部として、例えば、水平方向に延びる水平配線や、異なる層に形成される水平配線同士を接続するために上下方向に延びるビア配線などが設けられる。また、配線層１４の表面１６上にはインダクタ素子２８が形成される。インダクタ素子２８は、配線層１４の表面１６上でループ状または渦巻状に延びる帯状導電体により形成される。

半導体装置１０は、半導体素子領域２２とインダクタ素子領域２４を有する。半導体素子領域２２には、トランジスタやダイオードなどの半導体素子２６が設けられる。半導体素子領域２２の半導体基板１２内には、半導体素子２６を形成するためのウェル領域、ソース／ドレイン領域、コンタクト領域などの不純物拡散層が設けられる。インダクタ素子領域２４には、配線層１４に形成されるインダクタ素子２８が設けられる。

インダクタ素子２８の直下の半導体基板１２の内部には、高抵抗領域３０が設けられる。高抵抗領域３０は、半導体基板１２のボディ部分３８よりも抵抗率が高い領域である。高抵抗領域３０は、水素（Ｈ）やヘリウム（Ｈｅ）などの軽イオンを半導体装置１０に照射することにより形成される。高抵抗領域３０は、界面１８の近傍の第１領域３２と、第１領域３２よりも深い位置の第２領域３４とを有する。

第１領域３２は、界面１８と隣接する領域であり、第２領域３４よりも欠陥密度が小さく、第２領域３４よりも低抵抗率である。第１領域３２の抵抗率は、１０Ω・ｃｍ以上５００Ω・ｃｍ以下であり、例えば５０Ω・ｃｍ～２００Ω・ｃｍ程度である。したがって、第１領域３２は「中抵抗領域」ということもできる。第１領域３２の厚さｔ１は、できるだけ小さいことが望ましく、１０μｍ以下、５μｍ以下であることが好ましい。

第２領域３４は、第１領域３２と深さ方向に連続する領域であり、第１領域３２よりも欠陥密度が大きく、第１領域３２よりも高抵抗率である。第２領域３４の抵抗率は、１００Ω・ｃｍ以上であり、５００Ω・ｃｍ以上または１ｋΩ・ｃｍ以上であることが好ましい。第２領域３４の厚さｔ２は、できるだけ大きいことが望ましく、２０μｍ以上、５０μｍ以上または１００μｍ以上であることが好ましい。

つづいて、本実施の形態に係る半導体装置１０の製造方法について述べる。図３は、半導体装置１０の製造方法を模式的に示すフローチャートである。まず、ｐ型の半導体基板１２に半導体素子２６を形成し（Ｓ１０）、半導体基板１２の上に配線層１４を形成し、形成した素子や配線を保護するための保護膜を形成する（Ｓ１４）。Ｓ１０～Ｓ１４の工程は、半導体プロセスにおいて「前工程」といわれる工程であり、熱酸化、熱拡散、ＣＶＤ、アニールといった４００℃以上の高温処理がなされうる。

次に、半導体基板１２にイオン照射して高抵抗領域３０を形成し（Ｓ１６）、半導体基板１２の裏面研磨がなされる（Ｓ１８）。Ｓ１６およびＳ１８の工程は、いわゆる「中間工程」または「ポストパッシベーションプロセス（ＰＰＰ；Post Passivation Process）」といわれる工程である。

その後、熱処理を含む後工程（Ｓ２０）がなされ、半導体集積回路として完成する。Ｓ２０の後工程では、例えば、ウェハをダイシングして個片化する工程、個片化されたチップを実装基板上に接着するダイボンド工程、実装基板とチップとをワイヤボンドで結線する工程、チップを樹脂で封止する工程などが含まれる。例えば、ダイボンド工程、ワイヤボンド工程および樹脂封止工程では、２００℃～３００℃程度の熱処理がなされ、ある実施例において熱処理の最高温度は２６０℃程度である。なお、ボンディングや封止工程とは別に半導体装置１０を加熱するアニール処理がなされてもよい。このアニール処理は、高抵抗領域３０を２５０℃以上３００℃以下の所定温度で加熱することにより、高抵抗領域３０の抵抗率を安定化させてもよい。このアニール処理は、１０分以下の比較的短い時間実行すれば十分であり、５分以下、１分以下、または、３０秒以下の時間であってもよい。

つづいて、Ｓ１６のイオン照射による高抵抗領域３０の形成方法について詳述する。図４は、実施の形態に係る第１イオン照射工程を模式的に示す断面図であり、上述の第１領域３２を形成する工程を示す。半導体装置１０の上方には、インダクタ素子領域に対応する部分に開口４２が設けらるマスク４０が配置されている。第１イオン照射では、マスク４０を用いて配線層１４の上から半導体装置１０に向けてイオンビームＢ１を照射する。これにより、インダクタ素子２８の直下の半導体基板１２内に第１領域３２と、第２領域の一部３４ａが形成される。

第１イオン照射では、半導体基板１２と配線層１４の界面１８から第１深さｄ１の深さ位置（第１深さ位置ともいう）を狙って低ドーズ量のイオンビームＢ１が照射される。第１深さｄ１は１μｍ～５０μｍ程度であり、例えば５μｍ～２０μｍ程度である。第１深さｄ１は、第１領域３２の厚さｔ１よりも大きい。界面１８から少しだけ深い位置を狙って低ドーズ量のイオン照射することで、第１深さ位置に多数の欠陥を形成して高抵抗を実現しつつ、界面１８に形成される欠陥数を少なくできる。その結果、第１深さ位置の近傍が高抵抗領域の一部３４ａとなる一方、界面１８の近傍が中抵抗領域３２となるようにすることができる。

図５は、実施の形態に係る第２イオン照射工程を模式的に示す断面図であり、上述の第２領域３４を形成する工程を示す。図５の第２イオン照射では、第１イオン照射と共通のマスク４０を用いて配線層１４の上からイオンビームＢ２ａが照射される。第２イオン照射では、界面１８から第２深さｄ２ａの深さ位置（第２深さ位置ともいう）を狙って高ドーズ量のイオンビームＢ２が照射される。第２深さｄ２ａは、第１深さｄ１よりも大きく、界面１８から離れており、例えば３０μｍ以上または５０μｍ以上である。界面１８から離れた深い位置を狙って高ドーズ量のイオン照射することで、界面１８の欠陥数の増加を抑制しつつ、深さ方向に連続した高抵抗領域３４（３４ａおよび３４ｂ）を形成することができる。

図６は、実施の形態に係る第２イオン照射工程を模式的に示す断面図であり、半導体基板１２の裏面２０から第２イオン照射をする場合を示す。図６の第２イオン照射では、半導体装置１０裏面２０の下方に開口４６を有するマスク４４が設けられ、マスク４４を用いて裏面２０から高ドーズ量のイオンビームＢ２ｂが照射される。図５の場合と同様、裏面２０から第２イオン照射をする場合の界面１８からの第２深さｄ２ｂは、第１深さｄ１よりも大きく、例えば３０μｍ以上または５０μｍ以上である。裏面２０からイオンビームＢ２ｂを照射することで、界面１８の欠陥数の増加を防ぐことができる。なお、裏面２０からイオンビームＢ２ｂを照射する場合の飛程Ｌは、半導体基板１２の厚みを考慮して適宜設定される。

第２イオン照射は、第２領域３４の厚みｔ２が大きくなるように、第２深さｄ２ａ，ｄ２ｂの大きさを変化させて複数回実行されてもよい。例えば、界面１８からの第２深さｄ２ａ，ｄ２ｂを４０μｍ、７０μｍ、１００μｍ、１３０μｍなどに設定することにより、深さ方向に１００μｍ以上にわたって連続する高抵抗領域（第２領域３４）を形成してもよい。第２イオン照射は、配線層１４の上からの照射を複数回実行してもよいし、裏面２０からの照射を複数回実行してもよいし、配線層１４の上からの照射および裏面２０からの照射を組み合わせてもよい。第２イオン照射は、第１イオン照射の実行前になされてもよいし、第１イオン照射の実行後になされてもよい。

第１イオン照射は、界面１８の近傍のみに第１領域（中抵抗領域）３２を形成するため、基板内でイオンが到達する深さ方向の分布が相対的に小さいイオンビームを用いることが好ましいかもしれない。一方、第２イオン照射は、深さ方向に連続した厚い第２領域（高抵抗領域）３４を形成するため、基板内でイオンが到達する深さ方向の分布が相対的に大きいイオンビームを用いることが好ましいかもしれない。イオンが到達しうる深さ方向の分布は、例えばイオンビームのイオン種やエネルギーを変化させることで調整可能である。

図７は、イオン照射により基板内でイオンが到達する深さ分布を示すグラフであり、イオン種およびエネルギーが異なる場合の深さ分布を示している。実線は、１価の水素イオン（Ｈ^＋）の分布を示しており、照射エネルギー（４ＭｅＶ，８ＭｅＶ，１７ＭｅＶ）が高いほど分布幅が広くなることが分かる。破線は、２価のヘリウムイオン（^３Ｈｅ^２＋，^４Ｈｅ^２＋）の分布を示しており、質量数が大きいほど分布幅が狭くなることが分かる。したがって、第１イオン照射には低エネルギーの水素イオン（例えば、４ＭｅＶの^１Ｈ^＋）やヘリウムイオン（^３Ｈｅ^２＋，^４Ｈｅ^２＋）を用いることが好ましいかもしれない。一方、第２イオン照射には高エネルギーの水素イオン（例えば、８ＭｅＶの^１Ｈ^＋）を用いることが好ましいかもしれない。

以下、イオン照射方法の具体的な実施例について述べる。

図８は、比較例および第１実施例に係るイオン照射後の半導体基板１２内の欠陥密度分布を示すグラフであり、加熱処理前の欠陥密度分布を示している。グラフの深さ位置は、半導体基板１２の表面１６を基準としており、界面１８が１５μｍの深さ位置に存在する。比較例および第１実施例では、配線層１４の上から水素イオンを複数回照射しており、２０μｍ、５０μｍ、８０μｍ、１１０μｍおよび１４０μｍの５箇所の深さ位置にイオン照射している。イオン照射の深さ位置は、例えば、マスク４０よりも手前に配置されるアブソーバの厚みを変えることで調整できる。２０μｍの深さ位置（界面１８から５μｍの深さ位置）は、第１イオン照射に相当し、それ以外の深さ位置は第２イオン照射に相当する。

破線の比較例では、２０μｍ、５０μｍ、８０μｍおよび１１０μｍの深さ位置に８ＭｅＶの水素イオン（^１Ｈ^＋）を１×１０^１４ｃｍ^－２のドーズ量で照射し、１４０μｍの深さ位置に８ＭｅＶの水素イオン（^１Ｈ^＋）を１．５×１０^１４ｃｍ^－２のドーズ量で照射している。比較例では、０μｍから１５０μｍ程度の深さ範囲において欠陥密度が１×１０^１８ｃｍ^－３以上であるため、２５０℃～３００℃程度の加熱処理後であっても１ｋΩ・ｃｍ程度の高抵抗を実現できる。しかしながら、界面１８における欠陥密度が高いため、図１（ｄ）に示したような導電層６８が加熱処理後に形成される。その結果、好ましい高抵抗領域とは言えない。

一方、実線の第１実施例では、４ＭｅＶの水素イオン（^１Ｈ^＋）を用いるとともに、照射位置が深くなるほどドーズ量を大きくしている。具体的には、２０μｍの深さ位置を１．０×１０^１３ｃｍ^－２のドーズ量とし、５０μｍの深さ位置を２．５×１０^１３ｃｍ^－２のドーズ量とし、８０μｍの深さ位置を３．４×１０^１３ｃｍ^－２のドーズ量とし、１１０μｍの深さ位置を１．０×１０^１４ｃｍ^－２のドーズ量とし、１４０μｍの深さ位置を１．５×１０^１４ｃｍ^－２のドーズ量としている。第１実施例では、低エネルギー（４ＭｅＶ）の水素イオン（^１Ｈ^＋）を用いるため、比較例に比べて照射位置とは異なる深さ位置の欠陥密度が低くなる傾向にある。

第１実施例では、２０μｍの深さ位置（界面１８から５μｍの深さ位置）を狙った第１イオン照射のドーズ量を小さくすることで、界面１８の深さ位置における欠陥密度を１×１０^１８ｃｍ^－３未満とすることができる。さらに、５０μｍ以上の深さ位置（界面１８から３５μｍ以上の深さ位置）を狙った第２イオン照射のドーズ量を大きくすることで、界面１８よりも深い位置における欠陥密度を１×１０^１８ｃｍ^－３以上とし、２５０℃～３００℃程度の加熱処理後であっても５００Ω・ｃｍ程度の高抵抗を実現できる。したがって、第１実施例によれば、導電層６８の形成が抑制された好ましい高抵抗領域３０を形成できる。

図９は、第２実施例に係るイオン照射後の半導体基板１２内の欠陥密度分布を示すグラフであり、加熱処理前の欠陥密度分布を示している。第２実施例では、配線層１４の上からの第１イオン照射と、裏面２０からの第２イオン照射とを組み合わせている。第１イオン照射は、５０μｍの深さ位置（界面１８から３５μｍの深さ位置）に８ＭｅＶの水素イオン（^１Ｈ^＋）を１．５×１０^１４ｃｍ^－２のドーズ量で照射している。第２イオン照射は、８０μｍの深さ位置（界面１８から６５μｍの深さ位置）に８ＭｅＶの水素イオン（^１Ｈ^＋）を２．０×１０^１４ｃｍ^－２のドーズ量で照射している。

第２実施例では、深さ分布が広めの８ＭｅＶの水素イオン（^１Ｈ^＋）を相対的に深い位置に照射することで、界面１８の深さ位置における欠陥密度を５×１０^１８ｃｍ^－３程度に抑えることができる。また、界面１８よりも深い位置における欠陥密度を５×１０^１８ｃｍ^－３以上とすることで加熱処理後であっても１００Ω・ｃｍ以上の高抵抗を実現することができる。さらに、３０μｍ～１００μｍ（界面１８から１５μｍ～８５μｍ）程度の深さ範囲における欠陥密度を８×１０^１８ｃｍ^－３以上とすることで加熱処理後であっても５００Ω・ｃｍ以上の高抵抗を実現することができる。したがって、第２実施例においても、導電層６８の形成が抑制された好ましい高抵抗領域３０を形成できる。第２実施例では、深さ分布の広い８ＭｅＶの水素イオン（^１Ｈ^＋）を用いることで、より少ない照射回数で好適な高抵抗領域３０を形成できる。

図１０は、第３実施例に係るイオン照射後の半導体基板１２内の欠陥密度分布を示すグラフであり、加熱処理前の欠陥密度分布を示している。第３実施例では、２３ＭｅＶのヘリウムイオン（^３Ｈｅ^２＋）の照射と、８ＭｅＶの水素イオン（^１Ｈ^＋）の照射を組み合わせている。第１イオン照射として、配線層１４の上から３０μｍの深さ位置（界面１８から１５μｍの深さ位置）に２３ＭｅＶのヘリウムイオン（^３Ｈｅ^２＋）を１．０×１０^１３ｃｍ^－２のドーズ量で照射している。第２イオン照射として、配線層１４の上から４５μｍの深さ位置（界面１８から３０μｍの深さ位置）に２３ＭｅＶのヘリウムイオン（^３Ｈｅ^２＋）を２．０×１０^１３ｃｍ^－２のドーズ量で照射し、さらに、裏面２０から６５μｍの深さ位置（界面１８から５０μｍの深さ位置）に８ＭｅＶの水素イオン（^１Ｈ^＋）を２．０×１０^１４ｃｍ^－２のドーズ量で照射している。

第３実施例では、深さ分布の狭い２３ＭｅＶのヘリウムイオン（^３Ｈｅ^２＋）を用いることにより、界面１８の深さ位置における欠陥密度を５×１０^１８ｃｍ^－３程度に抑えることができる。また、界面１８よりも深い位置における欠陥密度を５×１０^１８ｃｍ^－３以上とすることで加熱処理後であっても１００Ω・ｃｍ以上の高抵抗を実現することができる。さらに、２０μｍ～１００μｍ（界面１８から５μｍ～８５μｍ）程度の深さ範囲における欠陥密度を８×１０^１８ｃｍ^－３以上とすることで加熱処理後であっても５００Ω・ｃｍ以上の高抵抗を実現することができる。したがって、第３実施例においても、導電層６８の形成が抑制された好ましい高抵抗領域３０を形成できる。

本実施の形態によれば、界面１８の近傍の浅い位置に低ドーズ量の第１イオン照射をすることで、熱処理後における界面１８の近傍の導電層６８の形成を抑制できる。また、界面１８から離れた深い位置に高ドーズ量の第２イオン照射をすることで、半導体基板１２の内部に厚い高抵抗領域３０を形成できる。これにより、インダクタ素子２８の直下における渦電流損失を低減し、インダクタ素子２８の特性を向上させることができる。

以上、本発明を実施の形態にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。

変形例においては、相対的に浅い位置の第１イオン照射後に３００℃～４００℃程度の熱処理（アニール処理）を実行することで、界面１８の近傍をアニールして導電層６８の形成要因となる固定電荷や界面準位を減少させてもよい。その後、相対的に深い位置の第２イオン照射を実行し、深さ方向に厚い高抵抗領域を形成してもよい。この場合、図８の比較例に示したような高ドーズ量の第１イオン照射を実行することが好ましい。これにより、界面１８の近傍の半導体基板１２内に残存する格子欠陥数を多くし、界面１８の近傍の半導体基板１２内の抵抗率を高めることができる。

なお、第２イオン照射前にアニール処理を完了させるのではなく、第２イオン照射中に３００℃～４００℃程度のアニール処理を並行して実行してもよい。例えば、半導体基板１２を保持するための保持装置に温度調整機構を設け、半導体基板１２を加熱しながら第２イオン照射を実行してもよい。このとき、第２イオン照射工程の全期間において基板温度が３００℃～４００℃程度となるようにしてもよいし、第２イオン照射工程の一部期間（例えば前半期間）において基板温度を３００℃～４００℃程度としてもよい。後者の場合、第２イオン照射工程の残りの期間（例えば後半期間）において基板温度が３００℃未満であってもよい。第２イオン照射前と第２イオン照射中の双方にわたってアニール処理がなされてもよい。したがって、第１イオン照射後であって、第２イオン照射前および第２イオン照射中の少なくとも一方において半導体基板１２を３００℃～４００℃程度に加熱するアニール処理をしてもよい。

また、第２イオン照射工程におけるビーム照射により半導体基板１２に与えられる熱エネルギーを利用して半導体基板１２の温度を３００℃～４００℃程度に上昇させてもよい。この場合、第２イオン照射工程の全期間において基板温度が３００℃～４００℃程度となるようにしてもよいし、第２イオン照射工程の一部期間（例えば後半期間のみ）において基板温度が３００℃～４００℃程度となるようにしてもよい。さらに、半導体基板１２を加熱または冷却しながら第２イオン照射を継続することで、第２イオン照射工程中の基板温度が３００℃～４００℃程度に維持されるようにしてもよい。

上述の実施の形態では、インダクタ素子２８の直下に形成する高抵抗領域３０について説明した。本実施の形態は、配線層１４に形成されるアンテナ、伝送線路、キャパシタといった任意の受動素子の直下に形成される高抵抗領域に適用することも可能である。

１０…半導体装置、１２…半導体基板、１４…配線層、１６…表面、１８…界面、２０…裏面、３０…高抵抗領域、３２…第１領域、３４…第２領域。

Claims (8)

1. 半導体基板と、前記半導体基板の表面に形成される配線層と、前記配線層の表面上に形成されるインダクタ素子とを備える半導体装置にイオン照射して、前記インダクタ素子の直下の前記半導体基板内にイオン照射前よりも抵抗率の高い高抵抗領域を形成することと、
   前記イオン照射後に前記半導体装置を２５０℃以上３００℃未満の温度で加熱処理することと、を備え、
   前記イオン照射は、
   前記半導体基板と前記配線層の界面から第１深さとなる前記インダクタ素子の直下の前記半導体基板内の第１深さ位置に向けて、前記配線層の上から第１イオン照射をすることと、
   前記第１深さよりも深い前記界面から第２深さとなる前記インダクタ素子の直下の前記半導体基板内の第２深さ位置に向けて、前記配線層の上から、または、前記配線層とは反対側の前記半導体基板の裏面から前記第１イオン照射よりも高ドーズ量の第２イオン照射をすることと、を含み、
   前記第１イオン照射および前記第２イオン照射により、前記インダクタ素子の直下の前記半導体基板内において、前記界面の近傍に位置する第１領域と、前記第１領域よりも深くに位置し、前記第１領域と深さ方向に連続する第２領域とを含む前記高抵抗領域が形成され、前記第１領域は、前記第２領域よりも欠陥密度が小さいことを特徴とする半導体装置の製造方法。
2. 前記第１イオン照射は、前記第１イオン照射後の前記界面の欠陥密度が８×１０^１７ｃｍ^－３未満となり、前記第１深さ位置の欠陥密度が８×１０^１７ｃｍ^－３以上となるようになされ、
   前記第２イオン照射は、前記第２深さ位置の欠陥密度が８×１０^１７ｃｍ^－３以上となるようになされることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１イオン照射は、前記第１イオン照射後の前記界面の欠陥密度が５×１０^１７ｃｍ^－３未満となるようになされることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第１イオン照射は、水素イオンの照射であり、
   前記第２イオン照射は、前記第１イオン照射よりも高エネルギーの水素イオンの照射であることを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
5. 前記第１イオン照射は、ヘリウムイオンの照射であり、
   前記第２イオン照射は、水素イオンの照射であることを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
6. 前記第１イオン照射後であって、前記第２イオン照射前および前記第２イオン照射中の少なくとも一方において前記半導体装置を３００℃以上４００℃未満の温度でアニールすることをさらに備え、
   前記第２イオン照射は、前記半導体基板の前記裏面からなされることを特徴とする請求項１から５のいずれか一項に記載の半導体装置の製造方法。
7. 前記半導体基板の前記イオン照射前の抵抗率は１０Ω・ｃｍ以下であり、前記高抵抗領域の抵抗率が１００Ω・ｃｍ以上であることを特徴とする請求項１から６のいずれか一項に記載の半導体装置の製造方法。
8. 前記高抵抗領域の前記第２深さ位置の抵抗率が５００Ω・ｃｍ以上であることを特徴とする請求項７に記載の半導体装置の製造方法。

Images