JP2617497B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2617497B2 JP2617497B2 JP62322336A JP32233687A JP2617497B2 JP 2617497 B2 JP2617497 B2 JP 2617497B2 JP 62322336 A JP62322336 A JP 62322336A JP 32233687 A JP32233687 A JP 32233687A JP 2617497 B2 JP2617497 B2 JP 2617497B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- lattice defect
- anode
- high resistivity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 230000007547 defect Effects 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 18
- 239000002800 charge carrier Substances 0.000 claims description 7
- 238000004904 shortening Methods 0.000 claims description 4
- 230000006698 induction Effects 0.000 description 22
- 239000012535 impurity Substances 0.000 description 19
- 230000000694 effects Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 この発明は半導体装置に関する。
半導体装置として、静電誘導サイリスタや絶縁ゲート
型バイポーラトランジスタ（IGBT）のように、アノード
領域とカソード領域の間に、アノード領域と逆導電型の
高比抵抗領域（不純物低密度領域）を備え、高比抵抗領
域を流れる電流がゲート電極に加える電圧に応じて制御
され、電子と正孔の両方の荷電担体がキャリアとなって
いるという装置がある。例えば、静電誘電サイリスタ
は、第５図にみるような構成である。
型バイポーラトランジスタ（IGBT）のように、アノード
領域とカソード領域の間に、アノード領域と逆導電型の
高比抵抗領域（不純物低密度領域）を備え、高比抵抗領
域を流れる電流がゲート電極に加える電圧に応じて制御
され、電子と正孔の両方の荷電担体がキャリアとなって
いるという装置がある。例えば、静電誘電サイリスタ
は、第５図にみるような構成である。
この静電誘導サイリスタ20は、アノード領域（不純物
高濃度P+領域）21、高比抵抗領域（不純物低濃度N-領
域）22、カソード領域（不純物高濃度N+領域）23、ゲー
ト領域（不純物高濃度P+領域）24を備えている。アノー
ド領域21にはアノード電極21′が、カソード領域23には
カソード電極23′が、ゲート領域24にはゲート電極24′
が、それぞれ設けられている。この静電誘導サイリスタ
20は、電流密度が大きく、かつ、順方向電圧降下（オン
抵抗）が小さく、しかも、ターンオン時間が短いという
特徴を有する。しかしながら、遮断時は、アノード側か
ら注入される正孔を瞬時にして断てないため、ターンオ
フ時間が、例えば、MOSFET等に比べて長いという問題が
ある。
高濃度P+領域）21、高比抵抗領域（不純物低濃度N-領
域）22、カソード領域（不純物高濃度N+領域）23、ゲー
ト領域（不純物高濃度P+領域）24を備えている。アノー
ド領域21にはアノード電極21′が、カソード領域23には
カソード電極23′が、ゲート領域24にはゲート電極24′
が、それぞれ設けられている。この静電誘導サイリスタ
20は、電流密度が大きく、かつ、順方向電圧降下（オン
抵抗）が小さく、しかも、ターンオン時間が短いという
特徴を有する。しかしながら、遮断時は、アノード側か
ら注入される正孔を瞬時にして断てないため、ターンオ
フ時間が、例えば、MOSFET等に比べて長いという問題が
ある。
それで、従来、図にみるように、ターンオフ時間を短
くするために、陽子線（プロトン）照射により格子欠陥
領域25を高比抵抗領域22内のアノード領域21近傍に設け
ることがなされている（特開昭60−207376号公報参
照）。つまり、第６図にみるように、格子欠陥分布曲線
のピークＱがアノード領域21から高比抵抗領域22に入っ
て直ぐの位置にくるように格子欠陥が形成されているの
である。そうすると、遮断時には、格子欠陥領域25がア
ノード側から注入されてくる正孔を直ちに消滅させるの
で、ターンオフ時間が短くなる。ところが、高比抵抗領
域22に格子欠陥領域25を設けると、高温下では、高比抵
抗領域22に寿命の長い荷電担体が増えてターンオフ時間
が長くなるという現象が起こる。そのため、高温下で、
例えば、高周波インバータのように、短時間でスイッチ
ング動作を繰り返す使い方をすると、ターンオフ時間の
間に流れる電流による損失が多くなり、これに伴い発熱
量も増加する。発熱量の増加は、素子温度をいっそう高
めてターンオフ時間をさらに長くするという悪循環を起
こす。ターンオフ時間が長くなると制御可能な周波数は
当然低くなる。つまり、格子欠陥領域25を高比抵抗領域
22に設けた場合、ターンオフ時間を縮めることはできる
けれども、高温下では、それを維持することができない
のである。温度特性が十分でない半導体装置は信頼性も
低い。
くするために、陽子線（プロトン）照射により格子欠陥
領域25を高比抵抗領域22内のアノード領域21近傍に設け
ることがなされている（特開昭60−207376号公報参
照）。つまり、第６図にみるように、格子欠陥分布曲線
のピークＱがアノード領域21から高比抵抗領域22に入っ
て直ぐの位置にくるように格子欠陥が形成されているの
である。そうすると、遮断時には、格子欠陥領域25がア
ノード側から注入されてくる正孔を直ちに消滅させるの
で、ターンオフ時間が短くなる。ところが、高比抵抗領
域22に格子欠陥領域25を設けると、高温下では、高比抵
抗領域22に寿命の長い荷電担体が増えてターンオフ時間
が長くなるという現象が起こる。そのため、高温下で、
例えば、高周波インバータのように、短時間でスイッチ
ング動作を繰り返す使い方をすると、ターンオフ時間の
間に流れる電流による損失が多くなり、これに伴い発熱
量も増加する。発熱量の増加は、素子温度をいっそう高
めてターンオフ時間をさらに長くするという悪循環を起
こす。ターンオフ時間が長くなると制御可能な周波数は
当然低くなる。つまり、格子欠陥領域25を高比抵抗領域
22に設けた場合、ターンオフ時間を縮めることはできる
けれども、高温下では、それを維持することができない
のである。温度特性が十分でない半導体装置は信頼性も
低い。
この発明は、上述の事情に鑑み、高温下でも、優れた
ターンオフ特性が維持され信頼性の高い半導体装置を提
供することを目的とする。
ターンオフ特性が維持され信頼性の高い半導体装置を提
供することを目的とする。
前記目的を達成するため、この発明は、半導体基板の
一側にアノード領域を備え、この基板他側にカソード領
域を備え、前記アノード領域とカソード領域の間に電流
通路となる高比抵抗領域を備え、前記半導体基板内に電
荷担体寿命を縮めさせる格子欠陥領域を備えるととも
に、前記半導体基板の上にゲート電極を備え、このゲー
ト電極への外部信号入力により前記電流通路をオン・オ
フさせる半導体装置において、前記格子欠陥領域が、前
記アノード領域における前記アノード領域と高比抵抗領
域の接合位置から約20〜30μｍ入ったところに格子欠陥
のピークがくるように形成されていることを特徴とする
半導体装置を要旨とする。
一側にアノード領域を備え、この基板他側にカソード領
域を備え、前記アノード領域とカソード領域の間に電流
通路となる高比抵抗領域を備え、前記半導体基板内に電
荷担体寿命を縮めさせる格子欠陥領域を備えるととも
に、前記半導体基板の上にゲート電極を備え、このゲー
ト電極への外部信号入力により前記電流通路をオン・オ
フさせる半導体装置において、前記格子欠陥領域が、前
記アノード領域における前記アノード領域と高比抵抗領
域の接合位置から約20〜30μｍ入ったところに格子欠陥
のピークがくるように形成されていることを特徴とする
半導体装置を要旨とする。
以下、この発明にかかる半導体装置を、その一例であ
る静電誘導サイリスタを例にとって詳しく説明する。
る静電誘導サイリスタを例にとって詳しく説明する。
第１図は、この発明の半導体装置の一例である静電誘
導サイリスタをあらわす。静電誘導サイリスタ１は、半
導体基板1aの裏面（一側）に設けられたアノート領域
（不純物高濃度P+領域）２と、この基板1aの表面（他
側）に設けられたカソード領域（不純物高濃度N+領域）
４およびゲート領域（不純物高濃度P+領域）５とを備え
ている。電流通路となる高比抵抗領域（不純物低濃度N-
領域）３はアノード領域２とカソード領域４の間に設け
られている。アノード領域２にはアノード電極２′が、
カソード領域４にはカソード電極４′が、ゲート領域５
にはゲート電極５′が、それぞれ設けられている。この
静電誘導サイリスタ１は、ゲート電極５′に印加される
電圧を調節することにより、高比抵抗領域３を制御（い
わゆる電導変調）して、導通・遮断動作を行う。
導サイリスタをあらわす。静電誘導サイリスタ１は、半
導体基板1aの裏面（一側）に設けられたアノート領域
（不純物高濃度P+領域）２と、この基板1aの表面（他
側）に設けられたカソード領域（不純物高濃度N+領域）
４およびゲート領域（不純物高濃度P+領域）５とを備え
ている。電流通路となる高比抵抗領域（不純物低濃度N-
領域）３はアノード領域２とカソード領域４の間に設け
られている。アノード領域２にはアノード電極２′が、
カソード領域４にはカソード電極４′が、ゲート領域５
にはゲート電極５′が、それぞれ設けられている。この
静電誘導サイリスタ１は、ゲート電極５′に印加される
電圧を調節することにより、高比抵抗領域３を制御（い
わゆる電導変調）して、導通・遮断動作を行う。
この静電誘導サイリスタ１では、荷電担体寿命を縮め
させる格子欠陥領域６が、アノード領域２におけるアノ
ード領域２と高比抵抗領域３の接合位置から約20〜30μ
ｍ入ったところに格子欠陥のピークがくるように形成さ
れている点を特徴とする。遮断時には、この格子欠陥領
域６が正孔を高比抵抗領域３に到達する前に消してしま
うため、ターンオフ時間が短くなる。しかも、従来とは
違って、高比抵抗領域３には格子欠陥領域が実質的には
ないので、高温下でも、電荷担体の寿命の延びが少な
く、ターンオフ特性は良好に保たれる。それに、格子欠
陥領域６の形成は、領域の抵抗値を上昇を伴うが、その
影響の程度が、この発明では軽減される。従来は、抵抗
値がもともと高い高比抵抗領域３の抵抗値が格子欠陥の
ためにさらに高くなるのに対し、この発明では、アノー
ド領域２は、不純物高密度領域であって抵抗値が低いた
めに抵抗増大が少ないからである。抵抗増大の小さい方
が損失が小さい。
させる格子欠陥領域６が、アノード領域２におけるアノ
ード領域２と高比抵抗領域３の接合位置から約20〜30μ
ｍ入ったところに格子欠陥のピークがくるように形成さ
れている点を特徴とする。遮断時には、この格子欠陥領
域６が正孔を高比抵抗領域３に到達する前に消してしま
うため、ターンオフ時間が短くなる。しかも、従来とは
違って、高比抵抗領域３には格子欠陥領域が実質的には
ないので、高温下でも、電荷担体の寿命の延びが少な
く、ターンオフ特性は良好に保たれる。それに、格子欠
陥領域６の形成は、領域の抵抗値を上昇を伴うが、その
影響の程度が、この発明では軽減される。従来は、抵抗
値がもともと高い高比抵抗領域３の抵抗値が格子欠陥の
ためにさらに高くなるのに対し、この発明では、アノー
ド領域２は、不純物高密度領域であって抵抗値が低いた
めに抵抗増大が少ないからである。抵抗増大の小さい方
が損失が小さい。
この静電誘導サイリスタはつぎのようにして作られ
る。
る。
アノード領域２、カソード領域４、および、ゲート領
域５の各不純物高濃度領域を、例えば、シリコン単結晶
からなる高比抵抗（N-）半導体基板1aに不純物をイオン
を注入し拡散処理することによって形成する。各領域
２、４、５形成後に、例えばアルミニウムからなる電極
２′、４′、５′を形成する。
域５の各不純物高濃度領域を、例えば、シリコン単結晶
からなる高比抵抗（N-）半導体基板1aに不純物をイオン
を注入し拡散処理することによって形成する。各領域
２、４、５形成後に、例えばアルミニウムからなる電極
２′、４′、５′を形成する。
この後、サイクロトロン加速器を用い、プロトンを、
半導体基板1aの表面側から垂直に照射し、結晶欠陥を起
こして格子欠陥領域６を形成する。プロトンの加速エネ
ルギーは、第２図にみるように、格子欠陥分布のピーイ
クＱが、アノード領域２における高比抵抗領域３寄りの
位置にくるように選定される。プロトンのドーズ量は、
格子欠陥による順方向電圧降下が実用上差し支えない範
囲にあるように選定される。半導体基板1aとして、厚み
が約300μｍのシリコン単結晶基板を用い、高比抵抗領
域３の厚みを200μｍにし、アノード領域の厚み２は100
μｍにして、格子欠陥分布のピークＱがアノード領域と
高比抵抗領域の接合位置から20〜30μｍ入ったところに
くるようにプロトンを照射して静電誘導サイリスタを作
製した（実施例）。格子欠陥分布のピークＱは、半導体
基板1aの表面からみると220〜230μｍ程度の深さにあ
る。なお、プロトン照射により、高比抵抗領域３等の他
の領域にも格子欠陥が少しは生ずるが、これらは、アノ
ード領域２における格子欠陥密度に比べてごく小さい密
度でしかなく、実質的には影響はない。この発明は、こ
のように、ピークＱの裾が高比抵抗領域３にかかってい
る場合も含むものである。比較のために、格子欠陥分布
のピークＱが、従来のように高比抵抗領域２にくるよう
にしてプロトンを照射した以外は、実施例と同じように
して、静電誘導サイリスタを作製した（比較例）。
半導体基板1aの表面側から垂直に照射し、結晶欠陥を起
こして格子欠陥領域６を形成する。プロトンの加速エネ
ルギーは、第２図にみるように、格子欠陥分布のピーイ
クＱが、アノード領域２における高比抵抗領域３寄りの
位置にくるように選定される。プロトンのドーズ量は、
格子欠陥による順方向電圧降下が実用上差し支えない範
囲にあるように選定される。半導体基板1aとして、厚み
が約300μｍのシリコン単結晶基板を用い、高比抵抗領
域３の厚みを200μｍにし、アノード領域の厚み２は100
μｍにして、格子欠陥分布のピークＱがアノード領域と
高比抵抗領域の接合位置から20〜30μｍ入ったところに
くるようにプロトンを照射して静電誘導サイリスタを作
製した（実施例）。格子欠陥分布のピークＱは、半導体
基板1aの表面からみると220〜230μｍ程度の深さにあ
る。なお、プロトン照射により、高比抵抗領域３等の他
の領域にも格子欠陥が少しは生ずるが、これらは、アノ
ード領域２における格子欠陥密度に比べてごく小さい密
度でしかなく、実質的には影響はない。この発明は、こ
のように、ピークＱの裾が高比抵抗領域３にかかってい
る場合も含むものである。比較のために、格子欠陥分布
のピークＱが、従来のように高比抵抗領域２にくるよう
にしてプロトンを照射した以外は、実施例と同じように
して、静電誘導サイリスタを作製した（比較例）。
実施例の静電誘導サイリスタを、１石式インバータ回
路のスイッチング素子として用い、繰り返し周波数50kH
zでスイッチング動作させ、素子温度と損失の関係を測
定した。比較例の静電誘導サイリスタも同様の測定を行
った。結果を第３図にあらわす。比較例の静電誘導サイ
リスタでは、温度上昇に伴う損失の増え方が非常に大き
い。150℃では、室温の３倍の損失になる。実施例の静
電誘導サイリスタでは、150℃でも、室温の２倍の損失
にっ留まる。また室温での損失を比較してみても、実施
例の静電誘導サイリスタの方が少ない。ターンオフ時間
も、各素子温度において測定したが、この発明の実施例
の静電誘導サイリスタの方が短いことが確認できた。
路のスイッチング素子として用い、繰り返し周波数50kH
zでスイッチング動作させ、素子温度と損失の関係を測
定した。比較例の静電誘導サイリスタも同様の測定を行
った。結果を第３図にあらわす。比較例の静電誘導サイ
リスタでは、温度上昇に伴う損失の増え方が非常に大き
い。150℃では、室温の３倍の損失になる。実施例の静
電誘導サイリスタでは、150℃でも、室温の２倍の損失
にっ留まる。また室温での損失を比較してみても、実施
例の静電誘導サイリスタの方が少ない。ターンオフ時間
も、各素子温度において測定したが、この発明の実施例
の静電誘導サイリスタの方が短いことが確認できた。
この発明は上記実施例に限らない。半導体装置が、例
えば、第４図にみるような絶縁ゲート型バイポーラトラ
ンジスタであってもよい。第４図は、この発明の他の例
である絶縁ゲート型バイポーラトランジスタをあらわ
す。
えば、第４図にみるような絶縁ゲート型バイポーラトラ
ンジスタであってもよい。第４図は、この発明の他の例
である絶縁ゲート型バイポーラトランジスタをあらわ
す。
トラジスタ11は、半導体基板11aの裏面（一側）に設
けられたアノード領域（不純物高濃度P+領域）12と、こ
の基板11aの表面（他側）に設けられたカソード領域
（不純物高濃度N+領域）14とを備えている。電流通路と
なる高比抵抗領域（不純物低濃度N-領域）13はアノード
領域12とカソード領域14の間に設けられている。アノー
ド領域12にはアノード電極12′が、カソード領域14には
カソード電極14′が、それぞれ設けられている。一方、
カソード領域14と高比抵抗領域13の間には、逆導電型領
域（不純物拡散Ｐ領域）18が設けられている。この領域
18の表面には、絶縁膜17を介してゲート電極15′が設け
られている。このトランジスタ11では、ゲート電極15′
に信号電圧を印加し、逆導電型領域18の表面に作られる
チャンネルを調整して高比抵抗領域13を通って流れる電
流を制御する。格子欠陥領域16は、アノード領域12にお
ける高比抵抗領域13寄りの位置に設けられていて、静電
誘導サイリスタ１の格子欠陥領域６と同じ作用をする。
なお、トランジスタの場合は、通常、カソード領域はソ
ース領域と、アノード領域はドレイン領域と称される。
けられたアノード領域（不純物高濃度P+領域）12と、こ
の基板11aの表面（他側）に設けられたカソード領域
（不純物高濃度N+領域）14とを備えている。電流通路と
なる高比抵抗領域（不純物低濃度N-領域）13はアノード
領域12とカソード領域14の間に設けられている。アノー
ド領域12にはアノード電極12′が、カソード領域14には
カソード電極14′が、それぞれ設けられている。一方、
カソード領域14と高比抵抗領域13の間には、逆導電型領
域（不純物拡散Ｐ領域）18が設けられている。この領域
18の表面には、絶縁膜17を介してゲート電極15′が設け
られている。このトランジスタ11では、ゲート電極15′
に信号電圧を印加し、逆導電型領域18の表面に作られる
チャンネルを調整して高比抵抗領域13を通って流れる電
流を制御する。格子欠陥領域16は、アノード領域12にお
ける高比抵抗領域13寄りの位置に設けられていて、静電
誘導サイリスタ１の格子欠陥領域６と同じ作用をする。
なお、トランジスタの場合は、通常、カソード領域はソ
ース領域と、アノード領域はドレイン領域と称される。
格子欠陥領域の形成のための陽子線（プロトン）照射
は、カソード領域側から行うようにするかわりに、アノ
ード領域側から行うようにしてもよい。格子欠陥は、陽
子線以外の放射線照射や粒子線照射、あるいは、重金属
の拡散により作るようにしてもよいが、陽子線は、局部
的に密度が高くなるように格子欠陥を簡単に形成するの
に適している。半導体装置の種類も、静電誘導サイリス
タや絶縁ゲート型バイポーラトランジスタのように外部
信号により電流通路をオン（導通）・オフ（遮断）でき
る有用性の高いものであれば、上記に例示した種類に限
らない。
は、カソード領域側から行うようにするかわりに、アノ
ード領域側から行うようにしてもよい。格子欠陥は、陽
子線以外の放射線照射や粒子線照射、あるいは、重金属
の拡散により作るようにしてもよいが、陽子線は、局部
的に密度が高くなるように格子欠陥を簡単に形成するの
に適している。半導体装置の種類も、静電誘導サイリス
タや絶縁ゲート型バイポーラトランジスタのように外部
信号により電流通路をオン（導通）・オフ（遮断）でき
る有用性の高いものであれば、上記に例示した種類に限
らない。
以上に述べた本願発明の半導体装置は、下記の効果
（１），（２）を奏する信頼性の高い有用な装置であ
る。
（１），（２）を奏する信頼性の高い有用な装置であ
る。
効果（１） 動作温度が低温の場合だけでなく高温の場
合にもターンオフ時間が十分に短くなっている。
合にもターンオフ時間が十分に短くなっている。
これは、ひとつは、荷電担体（キャリア）寿命を縮め
させる格子欠陥領域をアノード領域に備えており、高温
でも、ターンオフ時のキャリア寿命が十分に短いからで
ある。高温の場合にもターンオフ時間が短いと、ターン
オフ時の損失が少なくて実使用状態での熱暴走・破壊が
起こり難い。格子欠陥のピークがアノード領域と高比抵
抗領域の接合位置に20〜30μｍと近いため、ターンオフ
時にキャリアの寿命をっっ効果的に縮められる。格子欠
陥のピークがアノード領域から30μｍよりも離れると格
子欠陥のピークとの接合の間に存在するキャリアの寿命
を効果的に縮められなくなり、結果的に高温時のターン
オフ時間が長くなり、熱暴走・破壊の防止が十分でなく
なる。
させる格子欠陥領域をアノード領域に備えており、高温
でも、ターンオフ時のキャリア寿命が十分に短いからで
ある。高温の場合にもターンオフ時間が短いと、ターン
オフ時の損失が少なくて実使用状態での熱暴走・破壊が
起こり難い。格子欠陥のピークがアノード領域と高比抵
抗領域の接合位置に20〜30μｍと近いため、ターンオフ
時にキャリアの寿命をっっ効果的に縮められる。格子欠
陥のピークがアノード領域から30μｍよりも離れると格
子欠陥のピークとの接合の間に存在するキャリアの寿命
を効果的に縮められなくなり、結果的に高温時のターン
オフ時間が長くなり、熱暴走・破壊の防止が十分でなく
なる。
もうひとつも、格子欠陥のピークがアノード領域にお
ける高比抵抗領域の接合位置から20〜30μｍ入ったとこ
ろにあることに起因する。格子欠陥のピークがアノード
領域と高比抵抗領域の接合位置に余りに近いと、高比抵
抗領域内にも格子欠陥領域が非常に出来やすくなる。高
比抵抗領域に格子欠陥領域がある場合は、動作温度が高
くなるとターンオフ時間の伸長が顕著であってターンオ
フ時の損失が多くなり、実使用状態での発熱による熱暴
走・破壊が起こり易くなる。
ける高比抵抗領域の接合位置から20〜30μｍ入ったとこ
ろにあることに起因する。格子欠陥のピークがアノード
領域と高比抵抗領域の接合位置に余りに近いと、高比抵
抗領域内にも格子欠陥領域が非常に出来やすくなる。高
比抵抗領域に格子欠陥領域がある場合は、動作温度が高
くなるとターンオフ時間の伸長が顕著であってターンオ
フ時の損失が多くなり、実使用状態での発熱による熱暴
走・破壊が起こり易くなる。
格子欠陥のピークがアノード領域における高比抵抗領
域の接合位置から20μｍ離れていれば、高比抵抗領域内
には実質的に格子欠陥領域を作らずに格子欠陥形成が行
える。
域の接合位置から20μｍ離れていれば、高比抵抗領域内
には実質的に格子欠陥領域を作らずに格子欠陥形成が行
える。
効果（２） オン抵抗（損失）の上昇が最小限に抑えら
れる。
れる。
格子欠陥領域を設けることはオン抵抗の増加をもたら
すことに繋がるが、格子欠陥領域がアノード領域にある
のか、高比抵抗領域にあるかで、オン抵抗の増大に違い
が出てくる。
すことに繋がるが、格子欠陥領域がアノード領域にある
のか、高比抵抗領域にあるかで、オン抵抗の増大に違い
が出てくる。
格子欠陥領域がアノード８領域にある場合は、格子欠
陥領域の導入による抵抗上昇分（絶対値）が大したこと
はない。アノード領域は本来抵抗値が低く格子欠陥領域
の導入での増加分が大きな値にならないからである。
陥領域の導入による抵抗上昇分（絶対値）が大したこと
はない。アノード領域は本来抵抗値が低く格子欠陥領域
の導入での増加分が大きな値にならないからである。
格子欠陥領域が高比抵抗領域にある場合は、格子欠陥
領域の導入による抵抗上昇分（絶対値）が大きくなる。
高比抵抗領域は本来抵抗値が高く格子欠陥の導入での増
加分が大きな値となって現れ損失が増大してまう。
領域の導入による抵抗上昇分（絶対値）が大きくなる。
高比抵抗領域は本来抵抗値が高く格子欠陥の導入での増
加分が大きな値となって現れ損失が増大してまう。
第１図は、この発明の半導体装置の一例である静電誘導
サイリスタをあらわす縦断面図、第２図は、このサイリ
スタにおける格子欠陥分布とアノード領域およびカソー
ド領域の不純物拡散分布をあらわすグラフ、第３図は、
上記サイリスタおよび従来のサイリスタの素子温度と損
失の関係をあらわすグラフ、第４図は、この発明の他の
例である絶縁ゲート型バイポーラトランジスタをあらわ
す縦断面図、第５図は、従来の静電誘導サイリスタをあ
らわす縦断面図、第６図は、このサイリスタにおける格
子欠陥分布とアノード領域およびカソード領域の不純物
拡散分布をあらわすグラフである。 １……静電誘導サイリスタ（半導体装置）、２、12……
アノード領域、３、13……高比抵抗領域、４、14……カ
ソード領域、６、16……格子欠陥領域、11……絶縁ゲー
ト型バイポーラトランジスタ（半導体装置）
サイリスタをあらわす縦断面図、第２図は、このサイリ
スタにおける格子欠陥分布とアノード領域およびカソー
ド領域の不純物拡散分布をあらわすグラフ、第３図は、
上記サイリスタおよび従来のサイリスタの素子温度と損
失の関係をあらわすグラフ、第４図は、この発明の他の
例である絶縁ゲート型バイポーラトランジスタをあらわ
す縦断面図、第５図は、従来の静電誘導サイリスタをあ
らわす縦断面図、第６図は、このサイリスタにおける格
子欠陥分布とアノード領域およびカソード領域の不純物
拡散分布をあらわすグラフである。 １……静電誘導サイリスタ（半導体装置）、２、12……
アノード領域、３、13……高比抵抗領域、４、14……カ
ソード領域、６、16……格子欠陥領域、11……絶縁ゲー
ト型バイポーラトランジスタ（半導体装置）
Claims (2)
- 【請求項１】半導体基板の一側にアノード領域を備え、
この基板他側にカソード領域を備え、前記アノード領域
とカソード領域の間に電流通路となる高比抵抗領域を備
え、前記半導体基板内に電荷担体寿命を縮めさせる格子
欠陥領域を備えるとともに、前記半導体基板の上にゲー
ト電極を備え、このゲート電極への外部信号の入力によ
り前記電流通路をオン・オフさせる半導体装置におい
て、前記格子欠陥領域が、前記アノード領域における前
記アノード領域と高比抵抗領域の接合位置から約20〜30
μｍ入ったところに格子欠陥のピークがくるように形成
されていることを特徴とする半導体装置。 - 【請求項２】格子欠陥領域が、陽子線照射により形成さ
れたものである特許請求の範囲第１項記載の半導体装
置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322336A JP2617497B2 (ja) | 1987-12-18 | 1987-12-18 | 半導体装置 |
| GB8828659A GB2213988B (en) | 1987-12-18 | 1988-12-08 | Semiconductor device |
| AU26764/88A AU595735B2 (en) | 1987-12-18 | 1988-12-09 | Semiconductor device |
| FR8816560A FR2625043B1 (fr) | 1987-12-18 | 1988-12-15 | Dispositif semi-conducteur |
| DE3842468A DE3842468C3 (de) | 1987-12-18 | 1988-12-16 | Halbleiterbauelement |
| KR1019880016970A KR910009035B1 (ko) | 1987-12-18 | 1988-12-19 | 반도체 장치 |
| US07/584,485 US5075751A (en) | 1987-12-18 | 1990-09-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322336A JP2617497B2 (ja) | 1987-12-18 | 1987-12-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162368A JPH01162368A (ja) | 1989-06-26 |
| JP2617497B2 true JP2617497B2 (ja) | 1997-06-04 |
Family
ID=18142507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62322336A Expired - Lifetime JP2617497B2 (ja) | 1987-12-18 | 1987-12-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617497B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59003052D1 (de) * | 1989-05-18 | 1993-11-18 | Asea Brown Boveri | Halbleiterbauelement. |
| JPH09172167A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体装置 |
| FR2808922B1 (fr) * | 2000-05-11 | 2003-09-12 | Centre Nat Rech Scient | Capteur de tension d'anode d'un composant de puissance vertical et utilisation en protection de courts-circuits |
| DE10316222B3 (de) | 2003-04-09 | 2005-01-20 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement |
| JP5435189B2 (ja) * | 2007-10-18 | 2014-03-05 | 文彦 廣瀬 | 電子スイッチ |
| WO2012056536A1 (ja) | 2010-10-27 | 2012-05-03 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6099553B2 (ja) * | 2013-12-18 | 2017-03-22 | 住重試験検査株式会社 | 半導体装置の製造方法 |
| JP6831024B2 (ja) * | 2020-02-03 | 2021-02-17 | ローム株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| JPS60207376A (ja) * | 1984-03-31 | 1985-10-18 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタおよびその製造方法 |
| JPS6276556A (ja) * | 1985-09-28 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタ |
-
1987
- 1987-12-18 JP JP62322336A patent/JP2617497B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01162368A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075751A (en) | Semiconductor device | |
| JP4571099B2 (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| JP2617497B2 (ja) | 半導体装置 | |
| JP2001135831A (ja) | 半導体装置 | |
| US6774407B2 (en) | Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response | |
| JP2946750B2 (ja) | 半導体装置 | |
| US4177477A (en) | Semiconductor switching device | |
| JPH0722198B2 (ja) | 絶縁ゲ−ト形バイポ−ラトランジスタ | |
| CN105593975A (zh) | 半导体装置的制造方法 | |
| US6091087A (en) | Insulated gate thyristor | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
| JP3281145B2 (ja) | Ｇｔｏサイリスタ | |
| JPWO2019049251A1 (ja) | 半導体装置 | |
| JPH06117942A (ja) | 半導体装置 | |
| JPS61281557A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| JP2604832B2 (ja) | 半導体装置 | |
| JP3074226B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2818959B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JP3518486B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0476219B2 (ja) | ||
| KR100218262B1 (ko) | 절연 게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |