KR910009035B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR910009035B1
KR910009035B1 KR1019880016970A KR880016970A KR910009035B1 KR 910009035 B1 KR910009035 B1 KR 910009035B1 KR 1019880016970 A KR1019880016970 A KR 1019880016970A KR 880016970 A KR880016970 A KR 880016970A KR 910009035 B1 KR910009035 B1 KR 910009035B1
Authority
KR
South Korea
Prior art keywords
band
anode
semiconductor device
high resistivity
lattice defect
Prior art date
Application number
KR1019880016970A
Other languages
English (en)
Other versions
KR890011109A (ko
Inventor
가즈시 도미이
도시로오 아베
다꾸야 고모다
Original Assignee
마쓰시다 덴꼬오 가부시끼가이샤
미요시 도시오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62322336A external-priority patent/JP2617497B2/ja
Priority claimed from JP63100603A external-priority patent/JPH0671078B2/ja
Application filed by 마쓰시다 덴꼬오 가부시끼가이샤, 미요시 도시오 filed Critical 마쓰시다 덴꼬오 가부시끼가이샤
Publication of KR890011109A publication Critical patent/KR890011109A/ko
Application granted granted Critical
Publication of KR910009035B1 publication Critical patent/KR910009035B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

내용 없음.

Description

반도체 장치
제1도는 스태틱 유도형 다이리스터로서 본 발명의 일실시예 반도체 장치의 단면도.
제2a도는 제1도 반도체 장치의 격자결함분포와 불순물분포를 보여주는 도.
제2b도는 격자결함대가 애노드대 외각에 위치된 경우에 비교 반도체 장치의 격자결함분포와 불순물분포를 보여주는 도.
제3a도는 제1도의 반도체 장치의 장치온도와 장치가 오프인 기간동안 전력손실 사이의 관계를 보여주는 도.
제3b도는 격자결함대가 애노드대 외각에 있는 경우 비교 반도체 장치의 장치온도와 오프시의 전력손실 사이의 보여주는 도.
제4도는 스태틱 유도형 다이리스터 형태를 갖는 본 발명에 따른 반도체 장치의 다른 실시예의 단면도.
제5도는 제4도의 반도체 장치의 격자결함분포와 애노드와 캐소드대 뿐아니라 버퍼대의 불순물분포를 보여주는 도.
제6도 및 제7도는 본 경우에 절연 게이트 바이폴라형 트랜지스터에서 본 발명에 따른 반도체 장치의 다른 실시예의 단면도.
본 발명은 일측에 애노드대가 형성되고 다른측에 캐소드대가 형성되며, 애노드대와 캐소드대 사이에는 높은 고유저항대와 격자결함대가 위치한 반도체 장치에 관한 것이다.
이러한 종류의 반도체 장치는 예를들어 스태틱 유동형 다이리스터, 절연 게이트 바이폴라형 트랜지스터등으로 효과적으로 이용가능하다.
언급된 종류의 반도체 장치들은 존 바트코(John Bartko) 등에 대한 미합중국 특허 제4,056,408호, 나까무라 요시오 등에 대한 일본국 공개 특허공보 제60-207376호 등에 개시되어 있다. 후자의 일본국 공개공보에서는 특히 반도체 기판이 일측에 애노드대와 다른편측에 캐소드대를 갖고 있다. 애노드대와 캐소드대 사이에는 높은 고유저항대가 형성되어 있고 양자조사에 의해 높은 고유저항대와 동일 위치에 격자결함대가 형성되어 있다. 다시말해서 이 반도체 장치에 격자결함대가 형성되어 격자결함분포의 피크치가 애노드대 바로 옆의 높은 고유저항대의 영역안에 위치한다.
이 반도체 장치에 있어서 나까무라 등에 따르면 이 장치가 오프될 때 격자결함대는 애노드로부터 주입된 호울이 빠르게 없어지게 되며 따라서 장치의 특성은 턴온시간 뿐아니라 턴오프시간도 결과적으로 짧아지는 것이다.
그러나 고온의 높은 고유저항대에서 격자결함의 효과가 감소되며 결국 이는 캐리어 수명을 증가시켜서 따라서 턴오프시간을 연장시킨다. 이 장치가 고주파 반전기 회로와 같은 짧은 시간간격으로 스위칭 동작이 반복되는 회로에 채용될 때 턴오프동안 흐르는 전류에 의한 전력손실이 약간 증가되며 또한 발생되는 열도 증가된다. 이 발생되는 열에 의해 장치의 온도가 상승하게 되어 턴오프시간을 연장하게 되고 그 결과적인 피드백은 장치의 성능을 떨어뜨린다. 격자결함이 높은 고유저항대에 위치할 경우 상기한 유익한 특성은 장치 온도가 상승할 때 비록 정상온도에서 턴오프시간이 더 짧을지라도 유지될 수가 없다는 문제점을 안고 있다.
본 발명의 주목적은 장치의 온도가 상승할 때 짧은 턴오프시간을 유지할 수 있으며 동시에 우수한 턴오프 특성과 높은 신뢰성을 가질 수 있는 반도체 장치를 제공하는 것이다.
본 발명에 따라 이 목적은 장치의 일측에 고불순물 농도를 가진 애노드대, 장치의 반대편에 다른 고불순물 농도를 가진 캐소드대, 애노드대와 캐소드대 사이에 형성되며 전류로로서 저 불순물 농도대를 갖는 높은 고유저항대, 및 캐리어 수명을 짧게 하는 상대적으로 저 불순물 농도를 가지며, 애노드와 캐소드대 사이에 위치되나 애노드대 내에 위치하는 격자결함대로 구성되는 반도체 장치를 제공함에 의해 얻어진다.
본 발명의 다른 목적 및 이점들은 첨부도면에 표시된 일정한 실시예에 관한 상세한 본 발명의 다음 설명으로 명확하게 될 것이다.
첨부도면에 표시된 실시예를 참고하여 본 발명을 설명하나 본 발명은 단지 표시된 이들 실시예의 제한되지 않으며 첨부된 청구범위의 범위내에서 가능한 모든 수정, 변경 및 등가배치물을 포함하는 것으로 인식되어야 한다.
제1도에 대하여 설명하면 본 발명에 따른 반도체 장치(10)가 표시되어 있다. 이 장치(10)는 스태틱 유도형 다이리스터를 구성한다. 특히 장치(10)는 반도체 기판(11), 기판(11)의 일측에 또는 예를들어 고불순물 농도(P+)대가 그 하측에 형성된 애노드대(12), 기판(11)의 반대편에 또한 예를들어 고불순물 농도(N+)로 도시된 상단에 형성된 캐소드대(13), 및 기판(11)의 상단에 예를들어 고불순물 농도 P+대를 갖는 1쌍의 게이트대(14 및 14a)로 구성된다. 더욱이 기판(11)에서 애노드대(12)와 캐소드대(13)사이에는 예를들어 저불순물 농도(N-)대의 높은 고유저항대(15)가 형성되어 있으며 이 높은 고유저항대(15)는 전류로를 형성한다. 애노드대(12)에 있어서는 높은 고유저항대(15)에 근접하며, 예를들어 어떤 최적 조사량의 양자조사에 의해 격자결함대(16)가 형성된다. 즉, 반도체 장치(10)의 불순물분포가 제2a도에 표시된 바와같을 때 격자 결함대(16)는 격자결함분포의 피크치(Q)가 애노드대(12)의 불순물 분포곡선(AN)의 내측에 그리고 캐소드대(13)의 불순물 분포곡선(CA)에 더욱 더 근접해서 위치되도록 설정될 것이다. 본 예에서는 격자결함대(16)가 애노드대(12)로부터 주입되는 호울이 빨리 사라지도록 하여 캐리어 수명을 짧게 하도록 작용한다.
애노드대(12)상에는 애노드전극(17)이 있고, 캐소드대(13)상에는 캐소드전극(18)이 있으며, 게이트대(14와 14a)상에는 예를들어 증착방법에 의해 성장된 1쌍의 게이트 전극(19 와 19a)이 존재한다.
이 반도체 장치(10)는 높은 고유저항대(15)로 뻗어있는 공핍층의 폭과 애노드와 캐소드 사이의 전위 배리어의 높이의 제어함에 의해 전도 및 비전도상태가 된다. 본 장치(10)의 경우에 전류밀도는 작은 순방향 저압강하에 대해 매우 크게 될 수 있다. 즉 온상태의 저항이 작게 되어 턴온시간을 더 짧게 할 수 있다. 더욱이 본 장치(10)에는 장치의 턴오프기간동안 주입된 정공은 정공이 높은 고유저항대(15)에 도달하기전에 격자결함대(16)로 인하여 사라지며 그러므로 턴오프시간이 단축된다. 격자결함대(16)는 한편 상대적으로 낮은 불순물농도와 상대적으로 높은 저항을 갖는 높은 저항대(15) 내가 아니라 상대적으로 높은 불순물 농도와 상대적으로 낮은 저항을 갖는 애노드대(12)내에 형성된다. 결국 장치(10)는 상대적으로 높은 불순물 농도지역에 격자결함대(16)가 위치하기 때문에 온도증가에 영향을 덜 받는다. 좀더 낮은 저항치로 인하여 장치의 전력손실의 증가는 더욱더 작아지고 그 결과 좀더 고온에서 조차 턴오프시간은 작게 유지될 수 있다.
본 발명에 따른 반도체 장치(10)의 제조공정에 대하여 설명하면, 높은 고유저항 N-반도체 기판(11)은 예를들어 단결정실리콘으로 구성되고 불순물의 이온 주입과 확산처리를 행하고 이에 의해 애노드(12), 캐소드(13) 및 게이트(14,14a)대를 소정위치에 형성한다. 그 후 애노드(12), 캐소드(13) 및 게이트(14,14a)대는 예를들어 알루미늄으로 구성되는 전극(17,18,19,19a)를 구비한다. 다음에 예를들어 사이클로트론 가속기에 의해 반도체 기판(11)의 전면 또는 상면에 수직으로 양자를 조사한다. 이 경우에 양자조사량은 격자결함으로 인한 순방향 전압강하가 역으로 영향을 받지 않도록 선택되며, 양자 가속에너지를 제2a도에 표시된 바와같이 손상이 위치되게 선택하고 제2b도에 표시된 바와같이 분포피크가 위치되도록 선택되지 않는다. 이러한 방법으로 스태틱 유도형 다이리스터가 형성된다.
본 예에 있어서 만약 반도체 기판을 형성하는 단결정실리콘기판이 약 300㎛ 두께를 갖는 경우 높은 저항대(15)는 약 130㎛ 두께를 갖고 애노드대(12)는 약 150㎛ 두께로 이루어지는 것이 바람직하다. 격자결함분포의 피크(Q)는 애노드대(12)와 높은 저항대(15)사이의 정션으로부터 약 20 내지 30㎛ 에 위치된다. 이 경우에 최적 양자조사량은 약 1x1012cm-2내지 3x1022cm-2이다.
양자조사는 애노드대(12)뿐아니라 높은 고유저항대(15)에 격자결함을 도입하나 높은 고유저항대(15)로 도입된 격자결함은 농도는 애노드대(12)의 농도와 비교할 때 무시가능하다. 더욱이 만약 격자결함분포곡선의 일부분이 애노드대(12)로부터 높은 고유저항대(15)로 뻗어 있는 경우 이것은 결함분포의 주요부가 애노드대(12)내에 있는 한 본 발명의 범위내에 있다. 최적 결함밀도는 실온에서 전도 및 턴오프 전력손실의 합이 최소인 때의 결함밀도의 약 1.5 내지 2.0배이다.
따라서 높은 고유저항대(15)가 130㎛ 두께이고, 애노드대(12)가 150㎛ 두께이며 격자결함분포피크(Q)가 대(12와 15)의 정션으로부터 30㎛의 깊이에 배치된 스태틱 유도형 다이리스터가 싱글엔드형 반전기회로에 스위칭 소자로서 채용되었다. 이 소자는 50kHz 주파수에서 반복적인 스위칭이 되며, 장치온도와 턴오프 전력손실 사이의 관계는 제3a도에 표시된 바와같이 얻어진다. 또한 130㎛ 두께의 고유저항대(15)와 150㎛ 두께의 애노드대(12)를 구비하며 격자결함분포피크가 애노드와 높은 고유저항대의 정션에 위치된 다른 스태틱 유도형 다이리스터가 싱글엔드형 반전기회로의 스위칭 소자로서 채용되었다. 본 소자는 50 kHz 주파수에서 반복적인 스위칭이 되며, 장치온도와 턴오프 전력손실사이의 관계는 제3도에 표시되어 있다.
제3a도와 제3b도를 비교할 때 우리는 본 발명에 따라 제조된 스태틱 유도형 다이리스터는 50℃에서 125℃까지 온도가 상승할지라도 턴오프 전력손실의 증가를 나타내지 않는 우수한 고온 특성을 갖는 것이 발견되는 것을 알 수 있다. 대조적으로 비교예로서 제2b도에 표시된 바와같이 제조된 스태틱 유도형 다이리스터는 50℃에서 125℃로 온도가 증가됨에 따라 턴오프 전력손실의 증가를 나타낸다. 제2b도의 장치는 전력손실의 증가결과 고온에서 동작시 신뢰성을 가질 수 없다는 점을 주목하는 것이 중요하다. 그러나 제2a도에 표시된 바와같이 제조된 장치는 장치온도가 100℃이상까지 증가될지라도 정상동작을 할 수 있다. 턴오프시간은 MOSFET와 같은 종류의 거소가 비교할만하다.
제4도에는 본 발명의 다른 실시예인 반도체 장치(20), 즉 스태틱 유도형 다이리스터가 표시되어 있다. 본 장치에 있어서는 애노드대(22)에 근접한 위치에 높은 고유저항대(25)내에 버퍼대(30)가 존재한다. 이 버퍼대(30)는 비교적 고농도인 높은 고유저항대(25)와 동일한 도전형의 얇은 불순물층이다. 다른 모든점에 있어서 본 실시예는 제1도에 표시된 실시예에 부재번호가 10증가된 것과 동일하다. 본 장치는 버퍼층의 형성단계가 확산 및 이온주입 처리단계에 추가되는 것을 제외하고 제1도의 장치와 거의 동일한 방법으로 제조한다.
제5도는 제4도 반도체 장치에 대한 불순물 및 격자결함분포를 보여준다. 여기서는 격자결함분포피크(Q)가 애노드 불순물곡선(AN)의 내측에 그리고 높은 고유저항대(25)에 근접하여 위치되어 있고, 더욱이 버퍼 불순물곡선(BA)이 애노드 불순물곡선(AN)에 더욱 더 근접하여 나타나고 있는 점에 유의하여야 한다.
본 실시예에 있어서 전력손실에 대한 장치온도의 영향은 감소될 수 있으며 항복전압특성도 향상될 수 있다. 본 장치가 턴오프될 때 공핍층이 게이트대(24 및 24a)로부터 애노드대를 향하여 인가된 애노드전압에 따라 연장된다. 본 실시예에서 높은 불순물 농도 버퍼대(30)로 인하여 그것이 버퍼대(30)에 도달할 때 공핍층의 확장이 제한된다. 결국 애노드대와 높은 고유저항대 사이의 정션의 전계는 떨어지며 더욱 더 높은 펀치-스루전압이 얻어진다. 다시 말하면 버퍼대는 더 높은 순방향 전압강하가 얻어지도록 하며 따라서 항복전압특성이 향상된다.
제1도와 4도의 두 실시예에 따른 반도체 장치(10 과 20)를 제조하는 경우에 다른 방법을 사용하는 것도 가능하다. 애노드대(12 또는 22)는 P+반도체 단결정웨이퍼로 구성되며 그 위에 제1도의 높은 고유저항대(15)로서 N-층 또는 제4도에서 버퍼대(30)로서 N+층과 그 뒤에 높은 고유저항대(25)로서 N-층 중 하나가 성장된다. 그 후 불순물이 N-대로 이식 또는 확산되어 캐소드대(13 또는 23)과 게이트대(14, 14a 또는 24, 24a)를 형성한다. 전극(17, 18, 19 및 19a 또는 27, 28, 29 및 29a)이 그 후 증착 또는 유사한 기술에 의해 애노드대(12 또는 22), 캐소드대(13 또는 23) 및 게이트대(14, 14a 또는 24, 24a)위에 성장된다. 끝으로 양자조사에 의해 격자결함대(16 또는 26)을 형성하는 것이 바람직하다.
본 발명에 따른 반도체 장치는 단지 스태틱 유도형 다이리스터에 제한되지 않고 예를들어 절연-게이트 바이폴라 트랜지스터에도 적용가능하다. 제6도에 대하여 언급하면 본 발명에 따른 절연-게이트 바이폴라 트랜지스터로서 반도체 장치(50)가 표시되어 있으며 여기에서 1쌍의 캐소드대(53 및 53a)가 애노드대(52)위에 위치한 높은 고유저항대(55)의 상면에 형성되어 있으며, 애노드대(52)내에 소정위치에 격자결함대(56)가 형성되어 있다. 높은 고유저항대(55)와 캐소드대(53 및 53a) 사이에는 P+불순물대로 이루어진 역도전형대(61)가 형성되어 있다. 게이트 전극(59 와 59a)은 역도전형대(61)위에 절연막(62 와 62a)을 구비하고 형성된다. 애노드전극(57)은 애노드대(52)위에 형성되고 캐소드전극(58)은 1쌍의 캐소드대(53 과 53a) 양단에 걸쳐 형성된다. 격자결함대(56)의 준비공정 및 기능은 전술한 실시예와 동일하며 근본적으로 동일한 효과가 얻어진다.
제6도에 표시된 본 예의 장치(50)에 있어서, 게이트전극(59 와 59a)에 인가되는 전압으로 인하여 역도전대(61)의 표면위에 형성되는 채널이 변형되며 이는 높은 고유저항대(55)를 통해 흐르는 전류를 제어한다. 온도에 기인한 어떤 영향 또는 전력손실도 전술한 예에서와 동일한 방법으로 격자결함대(56)에 의해 감소될 수 있으며 더 높은 온도에서 조차도 짧은 턴-오프시간이 유지될 수 있다.
장치(50)에서 버퍼대(80)는 제4도의 실시예에서 높은 고유저항대(25a)와 동일한 방법으로 제7도에 표시된 바와같이 높은 고유저항대(75)내의 소정 위치에 형성될 수 있다. 이 버퍼대는 장치가 턴오프 중일 때 공핍층의 확장을 제한하며 항복전압특성을 개선한다. 제7도의 실시예에서 모든 다른 특징들은 제6도와 동일하며 부재번호는 20이 증가되었다.
제6도 및 제7도에 표시된 절연-게이트형 바이폴라 트랜지스터 같은 이러한 장치에서 캐소드대는 소스대로 불러지고 한편 애노드대는 드레인대로 불러진다.
많은 각종 설계수정이 본 발명에 채택 가능함을 유의하여야 한다. 예를들어 상기한 실시예에서의 양자조사는 장치의 상부 또는 캐소드측으로부터 조사될 수도 있다. 본 장치는 격자결함대를 도입하기 위하여 하측 또는 애노드로부터 조사될 수 있다.

Claims (6)

  1. 장치의 일측에 형성되며 고불순물 농도대를 갖는 애노드대, 장치의 반대편에 형성되며 고불순물 농도대를 갖는 캐소드대, 애노드대와 캐소드대 사이를 형성되며 전류로로서 동작을 하는 저불순물 농도대를 갖는 높은 고유저항대, 및 캐리어 수명을 짧게 하는 상대적으로 저농도의 애노드대내에 있는 격자결함대로 구성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 격자결함대는 상기 애노드대 내에 높은 고유저항대에 근접하여 형성되는 것이 특징인 반도체 장치.
  3. 제1항에 있어서, 더욱이 애노드대와 근접하여 위치된 높은 고유저항대내에 형성되며, 높은 고유저항대와 동일한 도전형으로 구성되고 높은 고유저항대 보다 상대적으로 더 높은 동노를 갖는 버퍼대를 더 포함하는 것이 특징인 반도체 장치.
  4. 제2항에 있어서, 격자결함대는 양자조사에 의해 애노드대에 형성되며, 결함분포의 피크가 애노드대내측에 위치하는 것이 특징인 반도체 장치.
  5. 제4항에 있어서, 양자조사 유속량은 1x1012cm-2와 3x1012cm-2사이인 것이 특징인 반도체 장치.
  6. 제1항에 있어서, 격자결함대 밀도는 도전 및 턴오프 전력손실의 합이 최소인 결함밀도의 1.5 내지 2.0배인 것이 특징인 반도체 장치.
KR1019880016970A 1987-12-18 1988-12-19 반도체 장치 KR910009035B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62322336A JP2617497B2 (ja) 1987-12-18 1987-12-18 半導体装置
JP62-322336 1987-12-18
JP63100603A JPH0671078B2 (ja) 1988-04-23 1988-04-23 半導体装置
JP63-100603 1988-04-23

Publications (2)

Publication Number Publication Date
KR890011109A KR890011109A (ko) 1989-08-12
KR910009035B1 true KR910009035B1 (ko) 1991-10-28

Family

ID=26441599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016970A KR910009035B1 (ko) 1987-12-18 1988-12-19 반도체 장치

Country Status (6)

Country Link
US (1) US5075751A (ko)
KR (1) KR910009035B1 (ko)
AU (1) AU595735B2 (ko)
DE (1) DE3842468C3 (ko)
FR (1) FR2625043B1 (ko)
GB (1) GB2213988B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
US5289031A (en) * 1990-08-21 1994-02-22 Kabushiki Kaisha Toshiba Semiconductor device capable of blocking contaminants
JPH0575110A (ja) * 1991-09-13 1993-03-26 Fuji Electric Co Ltd 半導体装置
US5654210A (en) * 1994-09-13 1997-08-05 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate
US5858864A (en) * 1994-09-13 1999-01-12 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form barrier region capable of inhibiting migration of dopant materials in substrate
US5883403A (en) * 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
TW353833B (en) * 1995-12-22 1999-03-01 Motorola Inc Wireless communication device having a reconfigurable matching circuit
US6774407B2 (en) * 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
WO1999007020A1 (de) 1997-07-30 1999-02-11 Siemens Aktiengesellschaft Gate-gesteuerter thyristor
DE19732912C2 (de) * 1997-07-30 2000-05-04 Siemens Ag Kaskoden-MOS-Thyristor
AU5847599A (en) * 1998-07-29 2000-02-21 Infineon Technologies, Ag Power semiconductor having a reduced reverse current
EP1484789A1 (en) * 1998-08-05 2004-12-08 MEMC Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
DE69933681T2 (de) * 1998-08-05 2007-08-23 Memc Electronic Materials, Inc. Ungleichmässige verteilung von minoritätsträger-lebensdauern in silizium-hochleistungsbauelementen
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
AU2001250027A1 (en) * 2000-03-06 2001-09-17 Jervis B. Webb Company Apparatus for transport and delivery of articles
FR2808922B1 (fr) * 2000-05-11 2003-09-12 Centre Nat Rech Scient Capteur de tension d'anode d'un composant de puissance vertical et utilisation en protection de courts-circuits
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
DE102006001252B4 (de) 2006-01-10 2012-01-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
EP2058846B1 (de) * 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
WO2012056536A1 (ja) 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5505498B2 (ja) * 2011-06-08 2014-05-28 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056408A (en) * 1976-03-17 1977-11-01 Westinghouse Electric Corporation Reducing the switching time of semiconductor devices by nuclear irradiation
DE2627855A1 (de) * 1976-06-22 1977-12-29 Siemens Ag Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
US4224083A (en) * 1978-07-31 1980-09-23 Westinghouse Electric Corp. Dynamic isolation of conductivity modulation states in integrated circuits
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
JPS55128870A (en) * 1979-03-26 1980-10-06 Semiconductor Res Found Electrostatic induction thyristor and semiconductor device
US4291329A (en) * 1979-08-31 1981-09-22 Westinghouse Electric Corp. Thyristor with continuous recombination center shunt across planar emitter-base junction
DE3068968D1 (en) * 1979-11-16 1984-09-20 Gen Electric Asymmetrical field controlled thyristor
US4311534A (en) * 1980-06-27 1982-01-19 Westinghouse Electric Corp. Reducing the reverse recovery charge of thyristors by nuclear irradiation
DE3117202A1 (de) * 1981-04-30 1982-11-18 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zum einstellen der lebensdauer der minoritaetsladungstraeger in halbleiterschaltern mit protonenstrahlen
JPS60207376A (ja) * 1984-03-31 1985-10-18 Toyota Central Res & Dev Lab Inc 高速静電誘導サイリスタおよびその製造方法
JPS62235782A (ja) * 1986-04-07 1987-10-15 Toyota Central Res & Dev Lab Inc 半導体装置
JPS6276556A (ja) * 1985-09-28 1987-04-08 Toyota Central Res & Dev Lab Inc 高速静電誘導サイリスタ
JP2604580B2 (ja) * 1986-10-01 1997-04-30 三菱電機株式会社 アノード短絡形ゲートターンオフサイリスタ
JPS63205958A (ja) * 1987-02-21 1988-08-25 Matsushita Electric Works Ltd 静電誘導サイリスタ
JPH0671078B2 (ja) * 1988-04-23 1994-09-07 松下電工株式会社 半導体装置
JPH0236570A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Works Ltd 半導体装置

Also Published As

Publication number Publication date
AU2676488A (en) 1989-08-03
FR2625043A1 (fr) 1989-06-23
GB2213988B (en) 1992-02-05
DE3842468C2 (ko) 1993-04-08
DE3842468C3 (de) 1998-03-26
AU595735B2 (en) 1990-04-05
GB8828659D0 (en) 1989-01-11
DE3842468A1 (de) 1989-06-29
FR2625043B1 (fr) 1994-02-18
GB2213988A (en) 1989-08-23
US5075751A (en) 1991-12-24
KR890011109A (ko) 1989-08-12

Similar Documents

Publication Publication Date Title
KR910009035B1 (ko) 반도체 장치
US5904510A (en) Power transistor device having ultra deep increased concentration region
US6054728A (en) Insulated gate thyristor
US4620211A (en) Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JP3471823B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US8508016B2 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
US5766966A (en) Power transistor device having ultra deep increased concentration region
US5025293A (en) Conductivity modulation type MOSFET
JP4653273B2 (ja) 半導体装置、および、その製造方法
JP3692157B2 (ja) 可制御のパワー半導体素子
US20070063269A1 (en) Trench IGBT with increased short circuit capability
KR950014279B1 (ko) 반도체 장치 및 그 제조 방법
US6259123B1 (en) High voltage power MOS device
JPH0661497A (ja) 半導体装置およびその製造方法
US5644148A (en) Power transistor device having ultra deep increased concentration region
JP2005510061A (ja) トレンチ・ゲート半導体装置とその製造方法
US5936267A (en) Insulated gate thyristor
US5981984A (en) Insulated gate thyristor
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US6091087A (en) Insulated gate thyristor
JP2617497B2 (ja) 半導体装置
US20110006339A1 (en) Semiconductor device and method of manufacturing the same
US5144402A (en) Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device
JPH0671078B2 (ja) 半導体装置
KR20220159561A (ko) 900v 필드 스톱 igbt 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991011

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee