JPS63205958A - 静電誘導サイリスタ - Google Patents
静電誘導サイリスタInfo
- Publication number
- JPS63205958A JPS63205958A JP3833687A JP3833687A JPS63205958A JP S63205958 A JPS63205958 A JP S63205958A JP 3833687 A JP3833687 A JP 3833687A JP 3833687 A JP3833687 A JP 3833687A JP S63205958 A JPS63205958 A JP S63205958A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrostatic induction
- induction thyristor
- crystal defect
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims abstract description 35
- 230000007547 defect Effects 0.000 claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 31
- 239000002800 charge carrier Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 description 8
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、静電誘導サイリスタに関する。
第3図は、従来の静電誘導サイリスタの断面をあられす
。
。
静電誘導サイリスタ10は、P0アノード領域(不純物
高濃度P層)11、N−高比抵抗領域(不純物低濃度N
1)12、N+カソード領域(不純物高濃度NJW)1
3、および、P゛ゲート領域不純物高濃度P層)14.
14を備えている。
高濃度P層)11、N−高比抵抗領域(不純物低濃度N
1)12、N+カソード領域(不純物高濃度NJW)1
3、および、P゛ゲート領域不純物高濃度P層)14.
14を備えている。
アノード領域11にはアノード電極11′が、カソード
領域13にはカソード電極13′が、ゲート領域14に
はゲート電極14′が、それぞれ設けられている。
領域13にはカソード電極13′が、ゲート領域14に
はゲート電極14′が、それぞれ設けられている。
静電誘導サイリスタは、GTO(ゲートターンオフ)サ
イリスタと比較すると、順方向電圧降下が小さく、しか
も、スイッチング特性、特にターンオン時間が短いとい
う特徴を有するが、ターンオフ時間が5μs程度と比較
的長い。
イリスタと比較すると、順方向電圧降下が小さく、しか
も、スイッチング特性、特にターンオン時間が短いとい
う特徴を有するが、ターンオフ時間が5μs程度と比較
的長い。
そのため、遮断動作時にN−高比抵抗領域12内に残留
するキャリヤの寿命(ライフタイム)を縮めてターンオ
フ時間を短くすることがなされ、そのための方策のひと
つとして放射線が用いられている。
するキャリヤの寿命(ライフタイム)を縮めてターンオ
フ時間を短くすることがなされ、そのための方策のひと
つとして放射線が用いられている。
例えば、静電誘導サイリスタ10に高エネルギーの電子
線を照射して、N−高比抵抗領域12全体に結晶欠陥を
形成し、キャリヤの寿命を縮めてターンオフ時間を短く
することがなされている。
線を照射して、N−高比抵抗領域12全体に結晶欠陥を
形成し、キャリヤの寿命を縮めてターンオフ時間を短く
することがなされている。
しかしながら、この高エネルギーの電子線を照射する方
法では、ターンオフ時間を短くすることはできるが、そ
の代わり、高圧抵抗領域12の抵抗値が上り、順方向電
圧降下が非常に増える。高耐圧用の静電誘導サイリスタ
は、高圧抵抗領域の厚みを厚くする必要があり、そのた
め、もともと高比抵抗領域の抵抗値が大きく、順方向電
圧降下が高い傾向にある。したがって、電子線照射をす
ると、°実用にならないまでに順方向電圧降下が増えて
しまうという問題がある。
法では、ターンオフ時間を短くすることはできるが、そ
の代わり、高圧抵抗領域12の抵抗値が上り、順方向電
圧降下が非常に増える。高耐圧用の静電誘導サイリスタ
は、高圧抵抗領域の厚みを厚くする必要があり、そのた
め、もともと高比抵抗領域の抵抗値が大きく、順方向電
圧降下が高い傾向にある。したがって、電子線照射をす
ると、°実用にならないまでに順方向電圧降下が増えて
しまうという問題がある。
この発明は、上記の事情に鑑み、順方向電圧降下が低く
抑えられており、しかも、いかなる動作電圧においても
ターンオフ時間が短(実用性に富む静電誘導サイリスタ
を提供することを目的とする。
抑えられており、しかも、いかなる動作電圧においても
ターンオフ時間が短(実用性に富む静電誘導サイリスタ
を提供することを目的とする。
前記目的を達成するため、この発明は、半導体基板一側
にアノード領域を備え、この基板他側にカソード領域を
備えているとともに、アノード・カソード領域の間に電
流通路となる高比抵抗領域を6fIYえた静電誘導サイ
リスタにおいて、前記高比抵抗領域内におけるアノード
領域近傍とカソード領域近傍にそれぞれ荷電担体寿命を
縮めさせる結晶欠陥領域が局部的に形成されていること
を特徴とす・る静電誘導サイリスタを要旨とする。
にアノード領域を備え、この基板他側にカソード領域を
備えているとともに、アノード・カソード領域の間に電
流通路となる高比抵抗領域を6fIYえた静電誘導サイ
リスタにおいて、前記高比抵抗領域内におけるアノード
領域近傍とカソード領域近傍にそれぞれ荷電担体寿命を
縮めさせる結晶欠陥領域が局部的に形成されていること
を特徴とす・る静電誘導サイリスタを要旨とする。
以下、この発明にかかる静電誘導サイリスタを、その一
実施例をあられす図面を参照しながら詳しく説明する。
実施例をあられす図面を参照しながら詳しく説明する。
第1図は、この発明にかかる静電誘導サイリスタの一実
施例の断面構造をあられす。
施例の断面構造をあられす。
静電誘導サイリスタlは、半導体基板2の裏面(半導体
基板一側)にP゛アノード領域不純物高濃度P層)3を
備え、この半導体基板2の表面(半導体基板他側)にN
+カソード領域(不純物高濃度N層)4とP゛ゲート領
域不純物高濃度P層)5.5を備えている。静電誘導サ
イリスタ1では、アノード領域3とカソード領域4の間
に、N−高比抵抗領域(不純物低濃度N層)6が設けら
れている。この高比抵抗領域内におけるアノード領域3
側とカソード領域4側にそれぞれ荷電担体寿命を縮めさ
せる結晶欠陥領域(結晶欠陥密度が高い領域)6′、6
#が局部的に形成されている。そして、アノード領域3
にはアノード電橋3′が、カソード領域4にはカソード
電極4′が、ゲート領域5.5にはゲート電極5′、5
′が、それぞれ設けられている。9は酸化絶縁膜(Si
Q2膜)である。
基板一側)にP゛アノード領域不純物高濃度P層)3を
備え、この半導体基板2の表面(半導体基板他側)にN
+カソード領域(不純物高濃度N層)4とP゛ゲート領
域不純物高濃度P層)5.5を備えている。静電誘導サ
イリスタ1では、アノード領域3とカソード領域4の間
に、N−高比抵抗領域(不純物低濃度N層)6が設けら
れている。この高比抵抗領域内におけるアノード領域3
側とカソード領域4側にそれぞれ荷電担体寿命を縮めさ
せる結晶欠陥領域(結晶欠陥密度が高い領域)6′、6
#が局部的に形成されている。そして、アノード領域3
にはアノード電橋3′が、カソード領域4にはカソード
電極4′が、ゲート領域5.5にはゲート電極5′、5
′が、それぞれ設けられている。9は酸化絶縁膜(Si
Q2膜)である。
この静電誘導サイリスタlは、2個所に結晶欠陥領域が
あることにより、順方向電圧降下を低く抑えつつ、しか
も、いかなる動作電圧においても、ターンオフ時間が短
いという特性を有する。それは、つぎのような理由によ
るものである。
あることにより、順方向電圧降下を低く抑えつつ、しか
も、いかなる動作電圧においても、ターンオフ時間が短
いという特性を有する。それは、つぎのような理由によ
るものである。
静電誘導サイリスタは、通常の動作電圧では、逆バイア
ス伏皿の時に形成される空乏層の端が、第1図において
二点鎖線で示すように、高圧抵抗領域6の中間部に位置
する。このような場合、高比抵抗領域6内のキャリヤは
、寿命が長くて短時間では消えない。そのため、従来、
ターンオフ時間が短くならないのである。しかも、高比
抵抗領域6における空乏層の端とアノード領域3の間に
−存在する残留正孔も自然消滅的に消えるのにまか−せ
ることになるため、この点からも、従来、ターンオフ時
間を短くすることが困難であったのである。
ス伏皿の時に形成される空乏層の端が、第1図において
二点鎖線で示すように、高圧抵抗領域6の中間部に位置
する。このような場合、高比抵抗領域6内のキャリヤは
、寿命が長くて短時間では消えない。そのため、従来、
ターンオフ時間が短くならないのである。しかも、高比
抵抗領域6における空乏層の端とアノード領域3の間に
−存在する残留正孔も自然消滅的に消えるのにまか−せ
ることになるため、この点からも、従来、ターンオフ時
間を短くすることが困難であったのである。
ところが、この発明にかかる静電誘導サイリスタ1では
、高比抵抗領域6内におけるカソード領域4近傍、すな
わちカソード領域4とゲート領域5.5の前面に結晶欠
陥領域6′があり、逆バイアス時に、キャリヤがこの領
域に追い込まれ瞬時に消滅させられる。アノード頭載3
近傍、すなわちアノード領域3に接する側にも結晶欠陥
領域6“があり、この領域にある正孔も直ちに消滅させ
られる。そのため、電子や正札の寿命が縮まり、素早く
静電誘導サイリスタ1の導通電流が遮断される。つまり
、ターンオフ時間が短いのである。
、高比抵抗領域6内におけるカソード領域4近傍、すな
わちカソード領域4とゲート領域5.5の前面に結晶欠
陥領域6′があり、逆バイアス時に、キャリヤがこの領
域に追い込まれ瞬時に消滅させられる。アノード頭載3
近傍、すなわちアノード領域3に接する側にも結晶欠陥
領域6“があり、この領域にある正孔も直ちに消滅させ
られる。そのため、電子や正札の寿命が縮まり、素早く
静電誘導サイリスタ1の導通電流が遮断される。つまり
、ターンオフ時間が短いのである。
しかも、順方向電圧降下は実用的範囲にあるよう低く抑
えられている。なぜなら、キャリヤの寿命を縮めるため
に形成される結晶欠陥領域は、局所的なものであるから
、高比抵抗領域6全体としてみたら、抵抗増加が僅かだ
からである。
えられている。なぜなら、キャリヤの寿命を縮めるため
に形成される結晶欠陥領域は、局所的なものであるから
、高比抵抗領域6全体としてみたら、抵抗増加が僅かだ
からである。
また、結晶欠陥領域の働きで消滅させられるキャリヤの
数が多いと、キャリヤを消滅させるためにゲート電極5
′から引き出される電流の量が少なくなるため1、ゲー
ト駆動回路の電流容量が少なくてすむという利点も出て
くる。
数が多いと、キャリヤを消滅させるためにゲート電極5
′から引き出される電流の量が少なくなるため1、ゲー
ト駆動回路の電流容量が少なくてすむという利点も出て
くる。
空乏層の端が結晶欠陥領域6″まで達するような状態と
される場合は、結晶欠陥領域6′がな(ても、高比抵抗
領域6内におけるキャリヤが早(消えるので、ターンオ
フ時間がある程度短くなる。しかし、静電誘導サイリス
タ1の通常動作の場合、空乏層の端は高比抵抗領域6内
の中間あたりであることが多い。そのため、カソード側
の方に形成されている結晶欠陥領域6′がないと、カソ
ード側に追い込まれてくるキャリヤの寿命が縮まらず、
ターンオフ時間が短くならない、つまり、結晶欠陥領域
6′は、短いターンオフ時間がいかなる動作電圧におい
ても達成されるという点で、重要な役割を果たしている
のである。結晶欠陥領域6“のみでは、いかなる動作電
圧においてもターンオフ時間が短いというわけにはなら
ない。
される場合は、結晶欠陥領域6′がな(ても、高比抵抗
領域6内におけるキャリヤが早(消えるので、ターンオ
フ時間がある程度短くなる。しかし、静電誘導サイリス
タ1の通常動作の場合、空乏層の端は高比抵抗領域6内
の中間あたりであることが多い。そのため、カソード側
の方に形成されている結晶欠陥領域6′がないと、カソ
ード側に追い込まれてくるキャリヤの寿命が縮まらず、
ターンオフ時間が短くならない、つまり、結晶欠陥領域
6′は、短いターンオフ時間がいかなる動作電圧におい
ても達成されるという点で、重要な役割を果たしている
のである。結晶欠陥領域6“のみでは、いかなる動作電
圧においてもターンオフ時間が短いというわけにはなら
ない。
例えば、蛍光灯の点滅制御に用いられる静電誘導サイリ
スタは、通常のスイッチング時のアノード・カソード間
の電圧が500■程度の場合、過渡的に1500V程度
の電圧(例えば、蛍光灯の点灯時のラッシュ電圧)に耐
えるため、高比抵抗領域6の厚みが増しである。通常こ
の厚みの増された領域には、空乏層の端が達しない。そ
のため、結晶欠陥領域6′がないとターンオフ時間が十
分に短くならないのである。
スタは、通常のスイッチング時のアノード・カソード間
の電圧が500■程度の場合、過渡的に1500V程度
の電圧(例えば、蛍光灯の点灯時のラッシュ電圧)に耐
えるため、高比抵抗領域6の厚みが増しである。通常こ
の厚みの増された領域には、空乏層の端が達しない。そ
のため、結晶欠陥領域6′がないとターンオフ時間が十
分に短くならないのである。
この点を、より具体的な例に基づいてさらに詳しく説明
する。
する。
静電誘導サイリスタ1において、比延抗が100Ω・印
のウェハを用い、結晶欠陥領域6′を基板表面から50
μmの深さに、結晶欠陥領域6″を基板表面から200
μmの深さに形成したちのを作成した。さらに、結晶欠
陥領域6′は設けず、結晶欠陥領域6″のみを基板表面
から200μmの深さに形成した比較例を作成した。そ
して、それぞれに、100■のアノード・カソード間電
圧を加えた。この電圧では空乏層は、結晶欠陥領域6′
の少し先まで延びる。ターンオフ時間を測定したところ
、実施例では0.3μs(0,3X10−6秒)であり
、比較例では0.5μsと、実施例のものの方が墨かに
短いターンオフ時間であることが確認できた。
のウェハを用い、結晶欠陥領域6′を基板表面から50
μmの深さに、結晶欠陥領域6″を基板表面から200
μmの深さに形成したちのを作成した。さらに、結晶欠
陥領域6′は設けず、結晶欠陥領域6″のみを基板表面
から200μmの深さに形成した比較例を作成した。そ
して、それぞれに、100■のアノード・カソード間電
圧を加えた。この電圧では空乏層は、結晶欠陥領域6′
の少し先まで延びる。ターンオフ時間を測定したところ
、実施例では0.3μs(0,3X10−6秒)であり
、比較例では0.5μsと、実施例のものの方が墨かに
短いターンオフ時間であることが確認できた。
この静電誘導サイリスタ1を使って、誘導性負荷を有す
る回路を高い周波数でスイッチング制御nする場合、静
電誘導サイリスタ1のアノード・カソード間の電圧が正
弦波状に変化するが、この発明は、このアノード・カソ
ード間の電圧の値の如何によらず、短いターンオフ時間
であるため、常に瞬時に回路をオフにすることができる
。
る回路を高い周波数でスイッチング制御nする場合、静
電誘導サイリスタ1のアノード・カソード間の電圧が正
弦波状に変化するが、この発明は、このアノード・カソ
ード間の電圧の値の如何によらず、短いターンオフ時間
であるため、常に瞬時に回路をオフにすることができる
。
次に、静電誘導サイリスタ1の製造の一例を説明する。
高比抵抗の半導体ウェハの裏面側にアノード領域3を、
表面側にカソード領域4とゲート領域5を、それぞれイ
オン注入・熱拡散処理などの方法を用いて形成する。そ
の後、各領域へ電極3′、4′、5′を形成する。ここ
までは通常の方法と変わるところはない。
表面側にカソード領域4とゲート領域5を、それぞれイ
オン注入・熱拡散処理などの方法を用いて形成する。そ
の後、各領域へ電極3′、4′、5′を形成する。ここ
までは通常の方法と変わるところはない。
このように各領域と電極を形成しておいてから、サイク
ロトロン加速器を用いて、プロトンを基板表面に対し垂
直な方向から照射する。この時、プロトンの加速エネル
ギーを911ffして、第2図にみるように、高比抵抗
領域におけるカソード側とアノード側の2個所に別々に
、結晶欠陥密度が高い個所ができるようにする。このよ
うな結晶欠陥密度分布は、異なる加速エネルギーのプロ
トンを2回に分けて照射し、結晶欠陥領域を1個所づつ
形成するようにすればできる。もちろんプロトンのドー
ズ量は、静電誘4サイリスタの順方向電圧降下が実用上
差し°支えのない範囲に抑制されるように調整される。
ロトロン加速器を用いて、プロトンを基板表面に対し垂
直な方向から照射する。この時、プロトンの加速エネル
ギーを911ffして、第2図にみるように、高比抵抗
領域におけるカソード側とアノード側の2個所に別々に
、結晶欠陥密度が高い個所ができるようにする。このよ
うな結晶欠陥密度分布は、異なる加速エネルギーのプロ
トンを2回に分けて照射し、結晶欠陥領域を1個所づつ
形成するようにすればできる。もちろんプロトンのドー
ズ量は、静電誘4サイリスタの順方向電圧降下が実用上
差し°支えのない範囲に抑制されるように調整される。
プロトン照射の場合は、ドーズ量がI X 10”/c
J〜l x l Q’ゴ/ ct&程度であることが好
ましい。
J〜l x l Q’ゴ/ ct&程度であることが好
ましい。
このようにすれば、アノード・カソード間の電圧の値如
何にかかわらず、ターンオフ時間が、0゜5μs以下で
、しかも、順方向電圧降下が2V以下モある特性を有す
る静電誘導サイリスタを得ることも容易である。
何にかかわらず、ターンオフ時間が、0゜5μs以下で
、しかも、順方向電圧降下が2V以下モある特性を有す
る静電誘導サイリスタを得ることも容易である。
この発明は上記の実施例に限定されない。静電誘導サイ
リスタが、第1図に示したような表面ゲート型でなく、
埋め込みゲート型であってもよい。結晶欠陥領域の形成
に用いられる放射線が、プロトン以外の荷電粒子等であ
ってもよい。放射線の照射のタイミングも実施例のタイ
ミングに限らないが、ただ熱処理を行うと、いったん形
成された結晶欠陥領域が繕われることになるので、熱処
理の工程が済んだ後でなされることが望ましい。
リスタが、第1図に示したような表面ゲート型でなく、
埋め込みゲート型であってもよい。結晶欠陥領域の形成
に用いられる放射線が、プロトン以外の荷電粒子等であ
ってもよい。放射線の照射のタイミングも実施例のタイ
ミングに限らないが、ただ熱処理を行うと、いったん形
成された結晶欠陥領域が繕われることになるので、熱処
理の工程が済んだ後でなされることが望ましい。
結晶欠陥領域の作成を、放射線照射以外の重金属の拡散
等の方法により形成してもよい。静電誘導サイリスタの
構成が、実施例においてN型とP型が逆になったもので
もよい。
等の方法により形成してもよい。静電誘導サイリスタの
構成が、実施例においてN型とP型が逆になったもので
もよい。
この発明にかかる静電誘導サイリスタは、以上に述べた
ような構成である。そのため、静電誘導サイリスタは、
順方向電圧降下が低く抑えられつつ、しかも、いかなる
動作電圧のもとでもターンオフ時間が短いのである。
ような構成である。そのため、静電誘導サイリスタは、
順方向電圧降下が低く抑えられつつ、しかも、いかなる
動作電圧のもとでもターンオフ時間が短いのである。
【図面の簡単な説明】
第1図は、この発明にかかる静電誘導サイリスタの一実
施例の断面図、第2図は、この静電誘導サイリスタのア
ノード・カソード間の高比抵抗領域における結晶欠陥分
布密度をあられすグラフ、第3図は、従来の静電誘導サ
イリスタの断面図である。
施例の断面図、第2図は、この静電誘導サイリスタのア
ノード・カソード間の高比抵抗領域における結晶欠陥分
布密度をあられすグラフ、第3図は、従来の静電誘導サ
イリスタの断面図である。
Claims (2)
- (1)半導体基板一側にアノード領域を備え、この基板
他側にカソード領域を備えているとともに、アノード・
カソード領域の間に電流通路となる高比抵抗領域を備え
た静電誘導サイリスタにおいて、前記高比抵抗領域内に
おけるアノード領域近傍とカソード領域近傍にそれぞれ
荷電担体寿命を縮めさせる結晶欠陥領域が局部的に形成
されていることを特徴とする静電誘導サイリスタ。 - (2)結晶欠陥領域が放射線照射により形成されたもの
である特許請求の範囲第1項記載の静電誘導サイリスタ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3833687A JPS63205958A (ja) | 1987-02-21 | 1987-02-21 | 静電誘導サイリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3833687A JPS63205958A (ja) | 1987-02-21 | 1987-02-21 | 静電誘導サイリスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63205958A true JPS63205958A (ja) | 1988-08-25 |
Family
ID=12522439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3833687A Pending JPS63205958A (ja) | 1987-02-21 | 1987-02-21 | 静電誘導サイリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63205958A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02110971A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Works Ltd | 半導体装置 |
US5025293A (en) * | 1989-01-25 | 1991-06-18 | Fuji Electric Co., Ltd. | Conductivity modulation type MOSFET |
US5075751A (en) * | 1987-12-18 | 1991-12-24 | Matsushita Electric Works, Ltd. | Semiconductor device |
US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
US5210601A (en) * | 1989-10-31 | 1993-05-11 | Kabushiki Kaisha Toshiba | Compression contacted semiconductor device and method for making of the same |
EP0709898A3 (ja) * | 1994-10-25 | 1996-06-12 | Mitsubishi Electric Corp | |
JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
-
1987
- 1987-02-21 JP JP3833687A patent/JPS63205958A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075751A (en) * | 1987-12-18 | 1991-12-24 | Matsushita Electric Works, Ltd. | Semiconductor device |
JPH02110971A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Works Ltd | 半導体装置 |
US5025293A (en) * | 1989-01-25 | 1991-06-18 | Fuji Electric Co., Ltd. | Conductivity modulation type MOSFET |
US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
US5292672A (en) * | 1989-09-20 | 1994-03-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an insulated gate bipolar transistor |
US5210601A (en) * | 1989-10-31 | 1993-05-11 | Kabushiki Kaisha Toshiba | Compression contacted semiconductor device and method for making of the same |
EP0709898A3 (ja) * | 1994-10-25 | 1996-06-12 | Mitsubishi Electric Corp | |
JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5320679B2 (ja) | 半導体装置およびその製造方法 | |
US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH09121052A (ja) | 半導体装置およびその製造方法 | |
JP2006344977A (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
JP5769950B2 (ja) | ファストリカバリーダイオード | |
WO2013069113A1 (ja) | 半導体装置およびその製造方法 | |
US20140070379A1 (en) | Diode and Power Conversion System | |
JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
JPH1050724A (ja) | 半導体装置 | |
JPH08125200A (ja) | 半導体装置及びその製造方法 | |
JP2762396B2 (ja) | サイリスタ | |
JPS63205958A (ja) | 静電誘導サイリスタ | |
US4238761A (en) | Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode | |
JP5003598B2 (ja) | 半導体装置 | |
JPH09260640A (ja) | サイリスタの製造方法およびサイリスタ | |
JPH07106605A (ja) | 高速ダイオード | |
US6723586B1 (en) | Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor | |
JP2018006420A (ja) | 半導体装置 | |
US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
JPH01162368A (ja) | 半導体装置 | |
JP3281145B2 (ja) | Gtoサイリスタ | |
US5144402A (en) | Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device | |
JPH0671078B2 (ja) | 半導体装置 | |
JPH09237904A (ja) | 半導体装置及びその製造方法 | |
WO2022205169A1 (zh) | 一种场效应晶体管、其制作方法、开关电路及电路板 |