JPH09260640A - サイリスタの製造方法およびサイリスタ - Google Patents
サイリスタの製造方法およびサイリスタInfo
- Publication number
- JPH09260640A JPH09260640A JP8061364A JP6136496A JPH09260640A JP H09260640 A JPH09260640 A JP H09260640A JP 8061364 A JP8061364 A JP 8061364A JP 6136496 A JP6136496 A JP 6136496A JP H09260640 A JPH09260640 A JP H09260640A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- semiconductor layer
- ion
- electrode
- heavy ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 239000000969 carrier Substances 0.000 claims abstract description 35
- 150000002500 ions Chemical class 0.000 claims description 88
- 229910052710 silicon Inorganic materials 0.000 claims description 64
- 238000004519 manufacturing process Methods 0.000 claims description 51
- 230000001678 irradiating effect Effects 0.000 claims description 20
- 229910052754 neon Inorganic materials 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052743 krypton Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 238000004904 shortening Methods 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 abstract description 26
- 230000036961 partial effect Effects 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 description 56
- 239000000758 substrate Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 238000002513 implantation Methods 0.000 description 38
- 230000007547 defect Effects 0.000 description 37
- 239000013078 crystal Substances 0.000 description 36
- 238000009792 diffusion process Methods 0.000 description 29
- 230000000694 effects Effects 0.000 description 26
- 230000002829 reductive effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 230000001133 acceleration Effects 0.000 description 13
- 230000006798 recombination Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- 229910001385 heavy metal Inorganic materials 0.000 description 8
- 238000005215 recombination Methods 0.000 description 8
- 238000011084 recovery Methods 0.000 description 8
- 238000011160 research Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000005865 ionizing radiation Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000006096 absorbing agent Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005251 gamma ray Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NMFHJNAPXOMSRX-PUPDPRJKSA-N [(1r)-3-(3,4-dimethoxyphenyl)-1-[3-(2-morpholin-4-ylethoxy)phenyl]propyl] (2s)-1-[(2s)-2-(3,4,5-trimethoxyphenyl)butanoyl]piperidine-2-carboxylate Chemical compound C([C@@H](OC(=O)[C@@H]1CCCCN1C(=O)[C@@H](CC)C=1C=C(OC)C(OC)=C(OC)C=1)C=1C=C(OCCN2CCOCC2)C=CC=1)CC1=CC=C(OC)C(OC)=C1 NMFHJNAPXOMSRX-PUPDPRJKSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- -1 helium ions Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 少数キャリアのライフタイムを制御すること
で、オン電圧とターンオフ時間のトレードオフ関係を改
善して、高周波化、低損失化を達成したサイリスタの製
造方法およびサイリスタを提供する 【解決手段】 カソード電極１０６が設けられた面およ
び、アノード電極１０５が設けられた面の上部空間に
は、それぞれ金属板で形成された遮蔽体１１０および１
２０が配設されている。
で、オン電圧とターンオフ時間のトレードオフ関係を改
善して、高周波化、低損失化を達成したサイリスタの製
造方法およびサイリスタを提供する 【解決手段】 カソード電極１０６が設けられた面およ
び、アノード電極１０５が設けられた面の上部空間に
は、それぞれ金属板で形成された遮蔽体１１０および１
２０が配設されている。
Description
【０００１】
【発明の属する技術分野】本願明はサイリスタの製造方
法およびサイリスタに関し、特に、少数キャリアのライ
フタイムを制御して、高周波化、低損失化を達成するサ
イリスタの製造方法および当該方法によって形成された
サイリスタに関する。
法およびサイリスタに関し、特に、少数キャリアのライ
フタイムを制御して、高周波化、低損失化を達成するサ
イリスタの製造方法および当該方法によって形成された
サイリスタに関する。
【０００２】
【従来の技術】近年、サイリスタやダイオードなどの高
耐電圧化、大電流化が進んでいる。サイリスタを例に採
れば、耐電圧１０ｋＶ、サイリスタ動作時のオン電流が
数１００Ａの規格を有する装置が開発されている。一般
的に、サイリスタにおいてはオン、オフ動作の切り替え
速度、いわゆる周波数特性を高めることが１つの開発目
標となっている。サイリスタにおいてはターンオフに費
やす時間（ターンオフ時間）を短くすることで周波数特
性を高めることができるが、ターンオフ時間を短くする
と、サイリスタ素子の有する抵抗が増加し、それに伴っ
て動作時のオン電圧が増加するといったトレードオフの
関係がある。
耐電圧化、大電流化が進んでいる。サイリスタを例に採
れば、耐電圧１０ｋＶ、サイリスタ動作時のオン電流が
数１００Ａの規格を有する装置が開発されている。一般
的に、サイリスタにおいてはオン、オフ動作の切り替え
速度、いわゆる周波数特性を高めることが１つの開発目
標となっている。サイリスタにおいてはターンオフに費
やす時間（ターンオフ時間）を短くすることで周波数特
性を高めることができるが、ターンオフ時間を短くする
と、サイリスタ素子の有する抵抗が増加し、それに伴っ
て動作時のオン電圧が増加するといったトレードオフの
関係がある。
【０００３】オン電圧が増加するとエネルギー損失が増
加し、発熱量が増大することになるので、高耐電圧化、
大電流化されたサイリスタにとっては、エネルギー損失
に伴う発熱量の増大は無視できないが、オン電圧を低下
させすぎるとターンオフ時間が長くなるので、ターンオ
フ時間とオン電圧とのトレードオフの関係を改善する必
要がある。
加し、発熱量が増大することになるので、高耐電圧化、
大電流化されたサイリスタにとっては、エネルギー損失
に伴う発熱量の増大は無視できないが、オン電圧を低下
させすぎるとターンオフ時間が長くなるので、ターンオ
フ時間とオン電圧とのトレードオフの関係を改善する必
要がある。
【０００４】現在、ターンオフ時間を短くするために
は、半導体中の少数キャリアのライフタイムを制御する
方法が広く採用されている。少数キャリアのライフタイ
ムを制御する従来の方法は、以下に説明する２通りに大
別される。
は、半導体中の少数キャリアのライフタイムを制御する
方法が広く採用されている。少数キャリアのライフタイ
ムを制御する従来の方法は、以下に説明する２通りに大
別される。
【０００５】第１は、シリコン半導体に重金属を拡散す
る方法（重金属拡散法）であり、重金属がシリコンと結
合する際に発生する深い準位を再結合中心として利用す
るものである。具体的には、重金属をシリコン基板表面
に塗布（または蒸着）した後、熱拡散によってシリコン
基板中に導入する。
る方法（重金属拡散法）であり、重金属がシリコンと結
合する際に発生する深い準位を再結合中心として利用す
るものである。具体的には、重金属をシリコン基板表面
に塗布（または蒸着）した後、熱拡散によってシリコン
基板中に導入する。
【０００６】第２は、シリコン半導体に電子線、ガンマ
線、プロトン等の軽イオンビームなどの電離放射線を照
射する方法であり、上記電離放射線を照射することによ
って発生する照射複合欠陥による深い準位を再結合中心
として利用するものである。そして、電離放射線のエネ
ルギーおよび照射量を制御することで少数キャリアのラ
イフタイムの制御効果を調整する。以下に、第１の方法
および第２の方法についての詳細説明と問題点の説明を
行う。
線、プロトン等の軽イオンビームなどの電離放射線を照
射する方法であり、上記電離放射線を照射することによ
って発生する照射複合欠陥による深い準位を再結合中心
として利用するものである。そして、電離放射線のエネ
ルギーおよび照射量を制御することで少数キャリアのラ
イフタイムの制御効果を調整する。以下に、第１の方法
および第２の方法についての詳細説明と問題点の説明を
行う。
【０００７】第１の方法によって得られる少数キャリア
のライフタイムτは、重金属の蒸着量やシリコン中への
拡散係数のばらつき等が原因となって装置間、ウエハ間
での差異が大きく、技術的に制御することは困難であ
る。少数キャリアのライフタイムτを短くしすぎると順
方向電圧降下（いわゆるオン電圧Ｖon）が増大し、半導
体装置の消費電力が増大して規格を外れることになり、
特性不良となって歩留が低下する。また、重金属拡散法
は先行試験などの手段を使って予め特性を予測すること
が困難であったり、熱拡散による拡散量が過剰になった
場合に修正ができないなどの問題を有している。さら
に、シリコン基板に結晶欠陥が存在すると重金属はその
結晶欠陥に沿って粒界拡散を起こし、偏折によって分布
の不均一化が進行するため装置動作の不安定化、劣化を
招く恐れがある。
のライフタイムτは、重金属の蒸着量やシリコン中への
拡散係数のばらつき等が原因となって装置間、ウエハ間
での差異が大きく、技術的に制御することは困難であ
る。少数キャリアのライフタイムτを短くしすぎると順
方向電圧降下（いわゆるオン電圧Ｖon）が増大し、半導
体装置の消費電力が増大して規格を外れることになり、
特性不良となって歩留が低下する。また、重金属拡散法
は先行試験などの手段を使って予め特性を予測すること
が困難であったり、熱拡散による拡散量が過剰になった
場合に修正ができないなどの問題を有している。さら
に、シリコン基板に結晶欠陥が存在すると重金属はその
結晶欠陥に沿って粒界拡散を起こし、偏折によって分布
の不均一化が進行するため装置動作の不安定化、劣化を
招く恐れがある。
【０００８】第２の方法においては、エネルギーＥを有
する電離放射線をシリコン基板に照射する場合、照射前
後の少数キャリアのライフタイムを各々、τ0、τ1と
し、電離放射線のドーズ量をφとすると、照射前後の少
数キャリアのライフタイムの逆数の差はドーズ量に比例
する。そして、その比例係数が損傷係数ｋとして与えら
れる。すなわち、
する電離放射線をシリコン基板に照射する場合、照射前
後の少数キャリアのライフタイムを各々、τ0、τ1と
し、電離放射線のドーズ量をφとすると、照射前後の少
数キャリアのライフタイムの逆数の差はドーズ量に比例
する。そして、その比例係数が損傷係数ｋとして与えら
れる。すなわち、
【０００９】
【数１】
【００１０】という関係が成り立つ。
【００１１】ここで、電離放射線の照射を受けたシリコ
ン半導体は損傷を受ける。その損傷は、大別して表面保
護膜界面の損傷と単結晶内部（すなわちシリコン基板内
部）の損傷（結晶欠陥）とに分かれる。表面保護膜の損
傷はドーズ量φと強い相関があり、エネルギーに対する
相関は小さい。単結晶内部の損傷はドーズ量φと強い相
関があり、エネルギーはその分布に影響を与える。
ン半導体は損傷を受ける。その損傷は、大別して表面保
護膜界面の損傷と単結晶内部（すなわちシリコン基板内
部）の損傷（結晶欠陥）とに分かれる。表面保護膜の損
傷はドーズ量φと強い相関があり、エネルギーに対する
相関は小さい。単結晶内部の損傷はドーズ量φと強い相
関があり、エネルギーはその分布に影響を与える。
【００１２】公開特許公報（特開平３−２４５５６９号
公報）には、エネルギーが６ＭｅＶ以上の電子線あるい
はガンマ線をドーズ量φを低く抑えて照射すると、表面
保護膜の損傷が抑制され、かつ単結晶内部の結晶欠陥に
起因する少数キャリアのライフタイムが適正に短縮化さ
れるので、耐電圧の劣化を招くことなく、高周波化、低
損失化を図れることが示されている。
公報）には、エネルギーが６ＭｅＶ以上の電子線あるい
はガンマ線をドーズ量φを低く抑えて照射すると、表面
保護膜の損傷が抑制され、かつ単結晶内部の結晶欠陥に
起因する少数キャリアのライフタイムが適正に短縮化さ
れるので、耐電圧の劣化を招くことなく、高周波化、低
損失化を図れることが示されている。
【００１３】しかし、電子線やガンマ線を用いて形成し
た結晶欠陥は、半導体装置内部の深さ方向に、ほぼ全域
に渡って分布するため、半導体装置の電気特性に積極的
に係わらない位置にも結晶欠陥が形成されることにな
る。また、オン電圧とターンオフ時間とのトレードオフ
関係を改善することは困難であるという問題があった。
た結晶欠陥は、半導体装置内部の深さ方向に、ほぼ全域
に渡って分布するため、半導体装置の電気特性に積極的
に係わらない位置にも結晶欠陥が形成されることにな
る。また、オン電圧とターンオフ時間とのトレードオフ
関係を改善することは困難であるという問題があった。
【００１４】このような問題を解消するために、以下の
ような少数キャリアのライフタイム制御方法が提案され
ている。例えば、プロトンおよびヘリウムイオンを用い
た少数キャリアのライフタイム制御方法が、文献１（Y.
Shimizu,Proc. of ISPSD'90 pp.231-235 " Application
of a Proton Irradiation Technique to High Voltage
Thyristors "）や、文献２（W.Wondrak.Proc.of ISPSD'
88 pp.147-152 " PROTON IMPLANTATION FOR SILICON PO
WER DEVICES "）、そして文献３（T.Nakagawa,Proc.of
ISPSD'95 pp.84-88 " A NEW HIGH POWER LOW LOSS GTO
"）等に提案されている。
ような少数キャリアのライフタイム制御方法が提案され
ている。例えば、プロトンおよびヘリウムイオンを用い
た少数キャリアのライフタイム制御方法が、文献１（Y.
Shimizu,Proc. of ISPSD'90 pp.231-235 " Application
of a Proton Irradiation Technique to High Voltage
Thyristors "）や、文献２（W.Wondrak.Proc.of ISPSD'
88 pp.147-152 " PROTON IMPLANTATION FOR SILICON PO
WER DEVICES "）、そして文献３（T.Nakagawa,Proc.of
ISPSD'95 pp.84-88 " A NEW HIGH POWER LOW LOSS GTO
"）等に提案されている。
【００１５】これらは、プロトン等の軽イオンが半導体
中に高エネルギーで注入された際、その飛程位置付近で
局所的に発生する結晶欠陥を少数キャリアの再結合中心
として利用するものであり、加速エネルギーの加減によ
ってサイリスタ中の飛程位置を、イオン照射量の加減に
よって少数キャリアのライフタイムを各々制御すること
を特徴としている。
中に高エネルギーで注入された際、その飛程位置付近で
局所的に発生する結晶欠陥を少数キャリアの再結合中心
として利用するものであり、加速エネルギーの加減によ
ってサイリスタ中の飛程位置を、イオン照射量の加減に
よって少数キャリアのライフタイムを各々制御すること
を特徴としている。
【００１６】しかし、先に説明したような耐電圧１０ｋ
Ｖのサイリスタなどでは、シリコン基板の厚さが数ミリ
におよび、上記の諸文献の提案だけでは不充分であると
いう状況になりつつある。
Ｖのサイリスタなどでは、シリコン基板の厚さが数ミリ
におよび、上記の諸文献の提案だけでは不充分であると
いう状況になりつつある。
【００１７】例えば、文献２においてT.Nakagawaが提示
する、飛程位置Ｄllとターンオフ時のスパイク電圧Ｖ
DSPとエネルギー損失Ｅoffとの関係を図１４に示す。ま
た、文献２におけるＧＴＯの部分構成を図１５に示す。
する、飛程位置Ｄllとターンオフ時のスパイク電圧Ｖ
DSPとエネルギー損失Ｅoffとの関係を図１４に示す。ま
た、文献２におけるＧＴＯの部分構成を図１５に示す。
【００１８】文献２においては、プロトンビームが図１
５に示すＮエミッタ層（ｎE）側、すなわちカソード面
（Ｋ面）側から照射され、飛程位置ＤllはＰベース層
（ｐB）とＮベース層（ｎB）の接合から飛程位置までの
距離で定義されている。Ｄllを増大させる、すなわち加
速エネルギーを増大させることに伴ない、ターンオフ時
のスパイク電圧ＶDSPは減少する傾向を示しているが、
逆にエネルギー損失Ｅo ffは増大する傾向を示してお
り、スパイク電圧ＶDSPとエネルギー損失Ｅoffとはトレ
ードオフ関係にあることがわかる。このように、文献２
に提案される技術においては新たなトレードオフ関係が
出現することになる。
５に示すＮエミッタ層（ｎE）側、すなわちカソード面
（Ｋ面）側から照射され、飛程位置ＤllはＰベース層
（ｐB）とＮベース層（ｎB）の接合から飛程位置までの
距離で定義されている。Ｄllを増大させる、すなわち加
速エネルギーを増大させることに伴ない、ターンオフ時
のスパイク電圧ＶDSPは減少する傾向を示しているが、
逆にエネルギー損失Ｅo ffは増大する傾向を示してお
り、スパイク電圧ＶDSPとエネルギー損失Ｅoffとはトレ
ードオフ関係にあることがわかる。このように、文献２
に提案される技術においては新たなトレードオフ関係が
出現することになる。
【００１９】また、シリコン基板が厚くなった場合、従
来に比べてより深い位置に、すなわちより高エネルギー
でプロトンを注入する必要がある。図１６および図１７
に、低エネルギーでの注入および、高エネルギーでの注
入を行う場合のシリコン基板中でのエネルギー減衰特性
を示す。なお、図１６および図１７においては、横軸を
シリコン基板の深さ、縦軸をエネルギー減衰量とする。
来に比べてより深い位置に、すなわちより高エネルギー
でプロトンを注入する必要がある。図１６および図１７
に、低エネルギーでの注入および、高エネルギーでの注
入を行う場合のシリコン基板中でのエネルギー減衰特性
を示す。なお、図１６および図１７においては、横軸を
シリコン基板の深さ、縦軸をエネルギー減衰量とする。
【００２０】低エネルギーでの注入を行った場合は、図
１６に示すように、飛程位置ＲPの近傍で殆どのエネル
ギーが減衰するのに対し、高エネルギーでの注入を行っ
た場合は、図１７に示すように、表面位置ＥSにおける
エネルギー減衰が大きく、表面位置ＥSから飛程位置ＲP
までのエネルギー減衰が無視できない量となっている。
この原因については種々の機構が考えられるが、その１
つには、プロトンは４〜５ＭｅＶ以上のエネルギーにな
ると、シリコン原子との核反応を起こすようになり、反
応断面積が増大することが考えられる。表面位置ＥSか
ら飛程位置ＲPまでにおけるエネルギー減衰が大きいと
いうことは、表面位置ＥSから飛程位置ＲPまでにおける
結晶欠陥の発生量も増大することを意味しており、結晶
欠陥分布の局所性が崩れて、少数キャリアのライフタイ
ムの制御性の低下が懸念されるようになってきた。
１６に示すように、飛程位置ＲPの近傍で殆どのエネル
ギーが減衰するのに対し、高エネルギーでの注入を行っ
た場合は、図１７に示すように、表面位置ＥSにおける
エネルギー減衰が大きく、表面位置ＥSから飛程位置ＲP
までのエネルギー減衰が無視できない量となっている。
この原因については種々の機構が考えられるが、その１
つには、プロトンは４〜５ＭｅＶ以上のエネルギーにな
ると、シリコン原子との核反応を起こすようになり、反
応断面積が増大することが考えられる。表面位置ＥSか
ら飛程位置ＲPまでにおけるエネルギー減衰が大きいと
いうことは、表面位置ＥSから飛程位置ＲPまでにおける
結晶欠陥の発生量も増大することを意味しており、結晶
欠陥分布の局所性が崩れて、少数キャリアのライフタイ
ムの制御性の低下が懸念されるようになってきた。
【００２１】軽イオンビームを用いた、より高度な少数
キャリアのライフタイム制御方法としては、例えば文献
４（米国特許公報4056408,Nov.1,1977 " REDUCING THE
SWITCHING TIME OF SEMICONDUCTOR DEVICES BY NUCLEAR
IRRADIATION "）に提案される技術があるが、これは半
導体装置内の順導通部分と逆導通部分におけるイオンビ
ームの打ち分けや（上記文献４のFig.6参照）、半導体
装置の端部と中央の能動部におけるイオンビームの打ち
分け（上記文献４のFig.7,8参照）等により、半導体装
置の高機能化を図るものであり、基本的にはＨ、Ｈｅ等
の軽イオンを半導体装置の一方の面側から照射し、その
加速エネルギー、照射量を最適化するという範疇の技術
である。
キャリアのライフタイム制御方法としては、例えば文献
４（米国特許公報4056408,Nov.1,1977 " REDUCING THE
SWITCHING TIME OF SEMICONDUCTOR DEVICES BY NUCLEAR
IRRADIATION "）に提案される技術があるが、これは半
導体装置内の順導通部分と逆導通部分におけるイオンビ
ームの打ち分けや（上記文献４のFig.6参照）、半導体
装置の端部と中央の能動部におけるイオンビームの打ち
分け（上記文献４のFig.7,8参照）等により、半導体装
置の高機能化を図るものであり、基本的にはＨ、Ｈｅ等
の軽イオンを半導体装置の一方の面側から照射し、その
加速エネルギー、照射量を最適化するという範疇の技術
である。
【００２２】
【発明が解決しようとする課題】以上説明したように、
従来の半導体装置の製造方法においては、高エネルギー
のプロトンや軽イオンビームを注入することで少数キャ
リアのライフタイム制御を行うことが多くなされていた
が、エネルギーを高くすることで、ターンオフ時のスパ
イク電圧ＶDSPとエネルギー損失Ｅoffとの関係がトレー
ドオフ関係になるという問題や、結晶欠陥分布の局所性
が崩れて、少数キャリアのライフタイムの制御性が低下
するという問題があった。
従来の半導体装置の製造方法においては、高エネルギー
のプロトンや軽イオンビームを注入することで少数キャ
リアのライフタイム制御を行うことが多くなされていた
が、エネルギーを高くすることで、ターンオフ時のスパ
イク電圧ＶDSPとエネルギー損失Ｅoffとの関係がトレー
ドオフ関係になるという問題や、結晶欠陥分布の局所性
が崩れて、少数キャリアのライフタイムの制御性が低下
するという問題があった。
【００２３】本発明は上記のような問題点を解消するた
めになされたもので、少数キャリアのライフタイムを制
御することで、オン電圧とターンオフ時間のトレードオ
フ関係を改善して、高周波化、低損失化を達成したサイ
リスタの製造方法およびサイリスタを提供する。
めになされたもので、少数キャリアのライフタイムを制
御することで、オン電圧とターンオフ時間のトレードオ
フ関係を改善して、高周波化、低損失化を達成したサイ
リスタの製造方法およびサイリスタを提供する。
【００２４】
【課題を解決するための手段】本発明に係る請求項１記
載のサイリスタの製造方法は、第１導電型の第１半導体
層、第２導電型の第２半導体層、第１導電型の第３半導
体層が順に積層され、該第３半導体層の表面内に、選択
的に形成された第２導電型の第４半導体層を有し、前記
第３半導体層のみに接して設けられたゲート電極と、少
なくとも前記第４半導体層に接して設けられた第１電極
と、前記第１半導体層のみに接して設けられた第２電極
とを備えたサイリスタの製造方法であって、(ａ)前記第
１電極側から所定のエネルギーを有する重イオンを照射
し、前記第２半導体層内の前記第１電極よりの位置に、
少数キャリアの寿命を短縮する第１のイオン注入領域を
形成する工程と、(ｂ)前記第２電極側から前記所定のエ
ネルギーを有する重イオンを照射し、前記第２半導体層
内の前記第２電極よりの位置に、少数キャリアの寿命を
短縮する第２のイオン注入領域を形成する工程とを備え
ている。
載のサイリスタの製造方法は、第１導電型の第１半導体
層、第２導電型の第２半導体層、第１導電型の第３半導
体層が順に積層され、該第３半導体層の表面内に、選択
的に形成された第２導電型の第４半導体層を有し、前記
第３半導体層のみに接して設けられたゲート電極と、少
なくとも前記第４半導体層に接して設けられた第１電極
と、前記第１半導体層のみに接して設けられた第２電極
とを備えたサイリスタの製造方法であって、(ａ)前記第
１電極側から所定のエネルギーを有する重イオンを照射
し、前記第２半導体層内の前記第１電極よりの位置に、
少数キャリアの寿命を短縮する第１のイオン注入領域を
形成する工程と、(ｂ)前記第２電極側から前記所定のエ
ネルギーを有する重イオンを照射し、前記第２半導体層
内の前記第２電極よりの位置に、少数キャリアの寿命を
短縮する第２のイオン注入領域を形成する工程とを備え
ている。
【００２５】本発明に係る請求項２記載のサイリスタの
製造方法は、前記工程(ａ)および(ｂ)が、前記第１およ
び第２のイオン注入領域を部分的に形成する工程をそれ
ぞれ備えている。
製造方法は、前記工程(ａ)および(ｂ)が、前記第１およ
び第２のイオン注入領域を部分的に形成する工程をそれ
ぞれ備えている。
【００２６】本発明に係る請求項３記載のサイリスタの
製造方法は、前記工程(ａ)が、(ａ−１)前記第１電極の
上部に所定の開口パターンを有する遮蔽体を配設する工
程と、(ａ−２)前記遮蔽体の上部から、前記重イオンを
照射して前記第１のイオン注入領域を部分的に形成する
工程を有し、前記工程(ｂ)が、(ｂ−１)前記第２電極の
上部に所定の開口パターンを有する遮蔽体を配設する工
程と、(ｂ−２)前記遮蔽体の上部から、前記重イオンを
照射して前記第２のイオン注入領域を部分的に形成する
工程を有している。
製造方法は、前記工程(ａ)が、(ａ−１)前記第１電極の
上部に所定の開口パターンを有する遮蔽体を配設する工
程と、(ａ−２)前記遮蔽体の上部から、前記重イオンを
照射して前記第１のイオン注入領域を部分的に形成する
工程を有し、前記工程(ｂ)が、(ｂ−１)前記第２電極の
上部に所定の開口パターンを有する遮蔽体を配設する工
程と、(ｂ−２)前記遮蔽体の上部から、前記重イオンを
照射して前記第２のイオン注入領域を部分的に形成する
工程を有している。
【００２７】本発明に係る請求項４記載のサイリスタの
製造方法は、前記工程(ａ)が、前記第１のイオン注入領
域を部分的に形成する工程を備え、前記工程(ｂ)が、前
記第２のイオン注入領域を全域的に形成する工程を備え
ている。
製造方法は、前記工程(ａ)が、前記第１のイオン注入領
域を部分的に形成する工程を備え、前記工程(ｂ)が、前
記第２のイオン注入領域を全域的に形成する工程を備え
ている。
【００２８】本発明に係る請求項５記載のサイリスタの
製造方法は、前記工程(ａ)が、(ａ−１)前記第１電極の
上部に所定の開口パターンを有する遮蔽体を配設する工
程と、(ａ−２)前記遮蔽体の上部から、前記重イオンを
照射して前記第１のイオン注入領域を部分的に形成する
工程を有し、前記工程(ｂ)が、(ｂ−３)前記第２電極側
から、前記重イオンを全面に照射して前記第２のイオン
注入領域を全域に渡って形成する工程を有している。
製造方法は、前記工程(ａ)が、(ａ−１)前記第１電極の
上部に所定の開口パターンを有する遮蔽体を配設する工
程と、(ａ−２)前記遮蔽体の上部から、前記重イオンを
照射して前記第１のイオン注入領域を部分的に形成する
工程を有し、前記工程(ｂ)が、(ｂ−３)前記第２電極側
から、前記重イオンを全面に照射して前記第２のイオン
注入領域を全域に渡って形成する工程を有している。
【００２９】本発明に係る請求項６記載のサイリスタの
製造方法は、前記遮蔽体の上部から照射される前記重イ
オンと、前記第２電極側から照射される前記重イオンの
照射比率が、１０：１〜１：１の範囲である。
製造方法は、前記遮蔽体の上部から照射される前記重イ
オンと、前記第２電極側から照射される前記重イオンの
照射比率が、１０：１〜１：１の範囲である。
【００３０】本発明に係る請求項７記載のサイリスタの
製造方法は、前記遮蔽体が開口部を複数有し、その開口
長は１００μｍ以上であって、前記所定の開口パターン
は開口率が３０％以下となるように前記開口部が配設さ
れている。
製造方法は、前記遮蔽体が開口部を複数有し、その開口
長は１００μｍ以上であって、前記所定の開口パターン
は開口率が３０％以下となるように前記開口部が配設さ
れている。
【００３１】本発明に係る請求項８記載のサイリスタの
製造方法は、前記工程(ａ)が、(ａ−３)前記第１電極側
から、前記重イオンを全面に照射して前記第１のイオン
注入領域を全域に渡って形成する工程を有し、前記工程
(ｂ)が、(ｂ−３)前記第２電極側から、前記重イオンを
全面に照射して前記第２のイオン注入領域を全域に渡っ
て形成する工程を有している。
製造方法は、前記工程(ａ)が、(ａ−３)前記第１電極側
から、前記重イオンを全面に照射して前記第１のイオン
注入領域を全域に渡って形成する工程を有し、前記工程
(ｂ)が、(ｂ−３)前記第２電極側から、前記重イオンを
全面に照射して前記第２のイオン注入領域を全域に渡っ
て形成する工程を有している。
【００３２】本発明に係る請求項９記載のサイリスタの
製造方法は、前記第１電極側から照射される前記重イオ
ンと、前記第２電極側から照射される前記重イオンの照
射比率が、０．５：１〜１：１の範囲である。
製造方法は、前記第１電極側から照射される前記重イオ
ンと、前記第２電極側から照射される前記重イオンの照
射比率が、０．５：１〜１：１の範囲である。
【００３３】本発明に係る請求項１０記載のサイリスタ
の製造方法は、前記重イオンが、Ｎｅ、Ａｒ、Ｋｒ、
Ｃ、Ｓｉ、Ｇｅの何れかであって、前記重イオンの前記
所定のエネルギーが１００ＭｅＶ以上であって、前記第
１電極側および前記第２電極側から照射される前記重イ
オンの合計照射量が、２×１０9〜２×１０11／ｃｍ2の
範囲である。
の製造方法は、前記重イオンが、Ｎｅ、Ａｒ、Ｋｒ、
Ｃ、Ｓｉ、Ｇｅの何れかであって、前記重イオンの前記
所定のエネルギーが１００ＭｅＶ以上であって、前記第
１電極側および前記第２電極側から照射される前記重イ
オンの合計照射量が、２×１０9〜２×１０11／ｃｍ2の
範囲である。
【００３４】本発明に係る請求項１１記載のサイリスタ
の製造方法は、前記工程(ａ)および(ｂ)が、前記重イオ
ンの照射に先だって、前記サイリスタの温度を、５℃／
ｍｉｎ以下の温度勾配で昇温し、前記重イオンの照射中
は、前記サイリスタの温度を３５０〜４００℃に維持す
る工程と、前記第１電極側および前記第２電極側から照
射される前記重イオンのフルエンス率が１×１０9ｐｃ
／ｃｍ2・ｓｅｃ以下となるように前記重イオンを照射
する工程と、前記重イオンの照射後、前記サイリスタの
温度を、５℃／ｍｉｎ以下の温度勾配で降温する工程と
をさらに含んでいる。
の製造方法は、前記工程(ａ)および(ｂ)が、前記重イオ
ンの照射に先だって、前記サイリスタの温度を、５℃／
ｍｉｎ以下の温度勾配で昇温し、前記重イオンの照射中
は、前記サイリスタの温度を３５０〜４００℃に維持す
る工程と、前記第１電極側および前記第２電極側から照
射される前記重イオンのフルエンス率が１×１０9ｐｃ
／ｃｍ2・ｓｅｃ以下となるように前記重イオンを照射
する工程と、前記重イオンの照射後、前記サイリスタの
温度を、５℃／ｍｉｎ以下の温度勾配で降温する工程と
をさらに含んでいる。
【００３５】本発明に係る請求項１２記載のサイリスタ
は、第１導電型の第１半導体層、第２導電型の第２半導
体層、第１導電型の第３半導体層が順に積層され、該第
３半導体層の表面内に、選択的に形成された第２導電型
の第４半導体層を有し、前記第３半導体層のみに接して
設けられたゲート電極と、少なくとも前記第４半導体層
に接して設けられた第１電極と、前記第１半導体層のみ
に接して設けられた第２電極とを備えたサイリスタにお
いて、前記第２半導体層内の前記第１電極よりの位置に
重イオンを注入して形成された、少数キャリアの寿命を
短縮する第１のイオン注入領域と、前記第２半導体層内
の前記第２電極よりの位置に重イオンを注入して形成さ
れた、少数キャリアの寿命を短縮する第２のイオン注入
領域とを備えている。
は、第１導電型の第１半導体層、第２導電型の第２半導
体層、第１導電型の第３半導体層が順に積層され、該第
３半導体層の表面内に、選択的に形成された第２導電型
の第４半導体層を有し、前記第３半導体層のみに接して
設けられたゲート電極と、少なくとも前記第４半導体層
に接して設けられた第１電極と、前記第１半導体層のみ
に接して設けられた第２電極とを備えたサイリスタにお
いて、前記第２半導体層内の前記第１電極よりの位置に
重イオンを注入して形成された、少数キャリアの寿命を
短縮する第１のイオン注入領域と、前記第２半導体層内
の前記第２電極よりの位置に重イオンを注入して形成さ
れた、少数キャリアの寿命を短縮する第２のイオン注入
領域とを備えている。
【００３６】本発明に係る請求項１３記載のサイリスタ
は、前記第１および第２のイオン注入領域が、ともに部
分的に形成されている。
は、前記第１および第２のイオン注入領域が、ともに部
分的に形成されている。
【００３７】本発明に係る請求項１４記載のサイリスタ
は、前記第１のイオン注入領域が部分的に形成され、前
記第２のイオン注入領域は全域的に形成されている。
は、前記第１のイオン注入領域が部分的に形成され、前
記第２のイオン注入領域は全域的に形成されている。
【００３８】本発明に係る請求項１５記載のサイリスタ
は、前記第１および第２のイオン注入領域がともに全域
的に形成されている。
は、前記第１および第２のイオン注入領域がともに全域
的に形成されている。
【００３９】本発明に係る請求項１６記載のサイリスタ
は、前記重イオンが、Ｎｅ、Ａｒ、Ｋｒ、Ｃ、Ｓｉ、Ｇ
ｅの何れかである。
は、前記重イオンが、Ｎｅ、Ａｒ、Ｋｒ、Ｃ、Ｓｉ、Ｇ
ｅの何れかである。
【００４０】
＜Ａ．実施の形態１＞本発明に係る形態１として、図１
〜図７を用いて少数キャリアのライフタイム制御方法に
ついて説明する。 ＜Ａ−１．高耐電圧サイリスタの構成＞図１は一般的な
高耐電圧サイリスタ１００の構成を示す平面図であり、
図２は、図１のＡＡ線における矢視断面図である。図２
に示されるように、高耐電圧サイリスタ１００は、アノ
ード電極１０５（第２電極）と、この上に順次積層され
た、Ｐ+アノード層に相当するＰ+拡散層１０２（第１半
導体層）、Ｎベース層に相当する高比抵抗のＮ-シリコ
ン基板１０１（第２半導体層）、Ｐベース層に相当する
Ｐ拡散層１０３（第３半導体層）とを備えている。
〜図７を用いて少数キャリアのライフタイム制御方法に
ついて説明する。 ＜Ａ−１．高耐電圧サイリスタの構成＞図１は一般的な
高耐電圧サイリスタ１００の構成を示す平面図であり、
図２は、図１のＡＡ線における矢視断面図である。図２
に示されるように、高耐電圧サイリスタ１００は、アノ
ード電極１０５（第２電極）と、この上に順次積層され
た、Ｐ+アノード層に相当するＰ+拡散層１０２（第１半
導体層）、Ｎベース層に相当する高比抵抗のＮ-シリコ
ン基板１０１（第２半導体層）、Ｐベース層に相当する
Ｐ拡散層１０３（第３半導体層）とを備えている。
【００４１】そして、Ｐ拡散層１０３上の中央にはゲー
ト電極１０７が設けられ、ゲート電極１０７の下方のＰ
拡散層１０３を取り巻くように、Ｐ拡散層１０３の表面
内にはＮ+カソード領域に相当するＮ+拡散領域１０４
（第４半導体層）が形成されている。ここで、Ｎ+拡散
領域１０４は部分的に露出部１０８を有しており、露出
部１０８においてＰ拡散層１０３が露呈している。ま
た、Ｐ拡散層１０３の表面上にはゲート電極１０７を取
り巻くように、カソード電極１０６（第１電極）が設け
られている。なお、高耐電圧サイリスタ１００は、ゲー
ト電極１０７がＰ拡散層１０３上に形成され、Ｐゲート
サイリスタとなっているが、本発明はゲート電極がＮ型
半導体層上に形成されたＮゲートサイリスタにも適用で
きる。
ト電極１０７が設けられ、ゲート電極１０７の下方のＰ
拡散層１０３を取り巻くように、Ｐ拡散層１０３の表面
内にはＮ+カソード領域に相当するＮ+拡散領域１０４
（第４半導体層）が形成されている。ここで、Ｎ+拡散
領域１０４は部分的に露出部１０８を有しており、露出
部１０８においてＰ拡散層１０３が露呈している。ま
た、Ｐ拡散層１０３の表面上にはゲート電極１０７を取
り巻くように、カソード電極１０６（第１電極）が設け
られている。なお、高耐電圧サイリスタ１００は、ゲー
ト電極１０７がＰ拡散層１０３上に形成され、Ｐゲート
サイリスタとなっているが、本発明はゲート電極がＮ型
半導体層上に形成されたＮゲートサイリスタにも適用で
きる。
【００４２】＜Ａ−２．少数キャリアのライフタイム制
御の具体的方法＞以上説明した高耐電圧サイリスタ１０
０の構成を一例として、少数キャリアのライフタイム制
御方法について以下に説明する。
御の具体的方法＞以上説明した高耐電圧サイリスタ１０
０の構成を一例として、少数キャリアのライフタイム制
御方法について以下に説明する。
【００４３】＜Ａ−２−１．イオン注入の形態＞図２に
示す破線で囲まれた領域Ｘと同様部分を示す図３を参照
してイオン注入の形態について説明する。図３におい
て、カソード電極１０６が設けられたＰ拡散層１０３の
表面（以後Ｋ面と呼称）および、アノード電極１０５が
設けられたＰ+拡散層１０２の表面（以後Ａ面と呼称）
の上部空間には、それぞれ金属板で形成された遮蔽体１
１０および１２０が配設されている。遮蔽体１１０およ
び１２０は、Ｋ面およびＡ面を完全に遮蔽するのではな
く、部分的な開口部ＨＬを複数有している。
示す破線で囲まれた領域Ｘと同様部分を示す図３を参照
してイオン注入の形態について説明する。図３におい
て、カソード電極１０６が設けられたＰ拡散層１０３の
表面（以後Ｋ面と呼称）および、アノード電極１０５が
設けられたＰ+拡散層１０２の表面（以後Ａ面と呼称）
の上部空間には、それぞれ金属板で形成された遮蔽体１
１０および１２０が配設されている。遮蔽体１１０およ
び１２０は、Ｋ面およびＡ面を完全に遮蔽するのではな
く、部分的な開口部ＨＬを複数有している。
【００４４】このような遮蔽体１１０および１２０が配
設された高耐電圧サイリスタ１００に対して、Ｋ面側お
よびＡ面側から、例えば１００ＭｅＶ以上に加速された
Ｎｅ（ネオン）などの高エネルギー重イオンビーム１０
を照射すると、遮蔽体１１０および１２０の開口部ＨＬ
から、高エネルギー重イオンビーム１０が注入され、エ
ネルギー（加速エネルギー）に応じた深さに、イオン注
入領域１１が部分的に形成されることになる。なお、使
用するイオンはＮｅに限定されず、Ａｒ（アルゴン）、
Ｋｒ（クリプトン）、Ｃ（炭素）、Ｓｉ（シリコン）、
Ｇｅ（ゲルマニウム）などでも良い。また、加速エネル
ギーを１００ＭｅＶ以上とするのは、高耐電圧化に伴っ
てＰ+拡散層１０２、Ｐ拡散層１０３も厚くなっている
ので、これらを貫通して、Ｎ-シリコン基板１０１の所
定深さまで重イオンを到達させるためである。
設された高耐電圧サイリスタ１００に対して、Ｋ面側お
よびＡ面側から、例えば１００ＭｅＶ以上に加速された
Ｎｅ（ネオン）などの高エネルギー重イオンビーム１０
を照射すると、遮蔽体１１０および１２０の開口部ＨＬ
から、高エネルギー重イオンビーム１０が注入され、エ
ネルギー（加速エネルギー）に応じた深さに、イオン注
入領域１１が部分的に形成されることになる。なお、使
用するイオンはＮｅに限定されず、Ａｒ（アルゴン）、
Ｋｒ（クリプトン）、Ｃ（炭素）、Ｓｉ（シリコン）、
Ｇｅ（ゲルマニウム）などでも良い。また、加速エネル
ギーを１００ＭｅＶ以上とするのは、高耐電圧化に伴っ
てＰ+拡散層１０２、Ｐ拡散層１０３も厚くなっている
ので、これらを貫通して、Ｎ-シリコン基板１０１の所
定深さまで重イオンを到達させるためである。
【００４５】ここで、イオン注入領域１１の形成深さ
は、当該イオン注入領域１１がＫ面側ではＰ拡散層１０
３とＮ-シリコン基板１０１の接合面よりも、Ｎ-シリコ
ン基板１０１の内部側となるように、Ａ面側では、Ｐ+
拡散層１０２とＮ-シリコン基板１０１の接合面より
も、Ｎ-シリコン基板１０１の内部側となるように設定
される。
は、当該イオン注入領域１１がＫ面側ではＰ拡散層１０
３とＮ-シリコン基板１０１の接合面よりも、Ｎ-シリコ
ン基板１０１の内部側となるように、Ａ面側では、Ｐ+
拡散層１０２とＮ-シリコン基板１０１の接合面より
も、Ｎ-シリコン基板１０１の内部側となるように設定
される。
【００４６】図３においては、Ｎ-シリコン基板１０１
内のＫ面側およびＡ面側にそれぞれイオン注入領域１１
が形成されている。そして、隣合ったイオン注入領域１
１間のＮ-シリコン基板１０１は、遮蔽体１１０および
１２０により高エネルギー重イオンビーム１０が遮蔽さ
れ、その結果、イオンが注入されていない非注入領域１
２となっている。
内のＫ面側およびＡ面側にそれぞれイオン注入領域１１
が形成されている。そして、隣合ったイオン注入領域１
１間のＮ-シリコン基板１０１は、遮蔽体１１０および
１２０により高エネルギー重イオンビーム１０が遮蔽さ
れ、その結果、イオンが注入されていない非注入領域１
２となっている。
【００４７】イオン注入領域１１においては、注入され
た重イオンによってシリコンの結晶性が破壊され結晶欠
陥が発生している。高耐電圧サイリスタ１００の動作時
には、当該結晶欠陥により深い準位が形成され、少数キ
ャリアの再結合中心となり、ライフタイムが短縮され、
少数キャリアがこの領域を通過できる割合が低減する。
た重イオンによってシリコンの結晶性が破壊され結晶欠
陥が発生している。高耐電圧サイリスタ１００の動作時
には、当該結晶欠陥により深い準位が形成され、少数キ
ャリアの再結合中心となり、ライフタイムが短縮され、
少数キャリアがこの領域を通過できる割合が低減する。
【００４８】＜Ａ−２−２．両面部分注入による作用効
果＞ここで、Ｎ-シリコン基板１０１内のＫ面側および
Ａ面側にそれぞれ部分的にイオン注入領域１１を形成す
ることによる作用について説明する。まず、図４および
図５に、Ｋ面側およびＡ面側から全面に渡ってイオン注
入を行った場合の、それぞれのターンオフ時の電流の経
時特性を示す。なお、図４および図５においては、実線
で示す特性がイオン注入を行わない場合の特性であり、
破線で示す特性がイオン注入を行った場合の特性であ
る。
果＞ここで、Ｎ-シリコン基板１０１内のＫ面側および
Ａ面側にそれぞれ部分的にイオン注入領域１１を形成す
ることによる作用について説明する。まず、図４および
図５に、Ｋ面側およびＡ面側から全面に渡ってイオン注
入を行った場合の、それぞれのターンオフ時の電流の経
時特性を示す。なお、図４および図５においては、実線
で示す特性がイオン注入を行わない場合の特性であり、
破線で示す特性がイオン注入を行った場合の特性であ
る。
【００４９】図４に示すように、Ｋ面側から全面に渡っ
てイオン注入を行うと、ターンオフ初期における特性の
変化が顕著であり、オン電圧が低下することになる。こ
れは、ターンオフ初期にＮベース層中、すなわちＮ-シ
リコンシリコン基板１０１中でイオン注入領域１１より
カソード側に部分的に過剰に存在していた少数キャリア
が主として再結合され、ライフタイムが低減した効果で
あり、その後は、Ｐベース層すなわちＰ拡散層１０３か
ら伸長してきた空乏層がイオン注入領域１１を覆ってし
まうので、イオン注入領域１１における再結合率が低下
し、テール電流には影響が及ばない。
てイオン注入を行うと、ターンオフ初期における特性の
変化が顕著であり、オン電圧が低下することになる。こ
れは、ターンオフ初期にＮベース層中、すなわちＮ-シ
リコンシリコン基板１０１中でイオン注入領域１１より
カソード側に部分的に過剰に存在していた少数キャリア
が主として再結合され、ライフタイムが低減した効果で
あり、その後は、Ｐベース層すなわちＰ拡散層１０３か
ら伸長してきた空乏層がイオン注入領域１１を覆ってし
まうので、イオン注入領域１１における再結合率が低下
し、テール電流には影響が及ばない。
【００５０】図５に示すように、Ａ面側から全面に渡っ
てイオン注入を行うと、図４とは逆にテール電流が低減
された特性となる。これは、ターンオフ初期からＮベー
ス層中、すなわちＮ-シリコンシリコン基板１０１中で
イオン注入領域１１よりアノード側に部分的に過剰に存
在していた少数キャリアおよび、アノードから注入され
た残余のキャリアが再結合され、ライフタイムが低減し
た結果であり、その効果は空乏層がイオン注入領域１１
を覆い、その再結合率を低下させるまで持続する。
てイオン注入を行うと、図４とは逆にテール電流が低減
された特性となる。これは、ターンオフ初期からＮベー
ス層中、すなわちＮ-シリコンシリコン基板１０１中で
イオン注入領域１１よりアノード側に部分的に過剰に存
在していた少数キャリアおよび、アノードから注入され
た残余のキャリアが再結合され、ライフタイムが低減し
た結果であり、その効果は空乏層がイオン注入領域１１
を覆い、その再結合率を低下させるまで持続する。
【００５１】以上の説明は、Ｋ面側およびＡ面側から全
面に渡ってイオン注入を行った場合についてであった
が、Ｋ面側およびＡ面側から、部分的にイオン注入を行
った場合においても同様の作用を呈することになる。し
かし、非注入領域１２が存在するので、その効果は低減
することになる。
面に渡ってイオン注入を行った場合についてであった
が、Ｋ面側およびＡ面側から、部分的にイオン注入を行
った場合においても同様の作用を呈することになる。し
かし、非注入領域１２が存在するので、その効果は低減
することになる。
【００５２】すなわち、Ｎ-シリコン基板１０１内のＫ
面側の非注入領域１２の存在によって、ターンオフ初期
にＮベース層中、すなわちＮ-シリコンシリコン基板１
０１中でカソードよりに位置して、部分的に過剰に存在
していた少数キャリアのうち、一定の割合のキャリアが
再結合することなく当該非注入領域１２領域を通過す
る。すなわち、ライフタイムが長くなる。従って、図４
に破線で示す特性ほどは変化せず、オン電圧の低減高効
果が抑制されることになる。
面側の非注入領域１２の存在によって、ターンオフ初期
にＮベース層中、すなわちＮ-シリコンシリコン基板１
０１中でカソードよりに位置して、部分的に過剰に存在
していた少数キャリアのうち、一定の割合のキャリアが
再結合することなく当該非注入領域１２領域を通過す
る。すなわち、ライフタイムが長くなる。従って、図４
に破線で示す特性ほどは変化せず、オン電圧の低減高効
果が抑制されることになる。
【００５３】また、Ｎ-シリコン基板１０１内のＡ面側
の非注入領域１２の存在によって、イオン注入領域１１
よりアノード側に位置して、部分的に過剰に存在してい
た少数キャリアおよび、アノードから注入された残余の
キャリアのうち、一定の割合のキャリアが再結合するこ
となく当該非注入領域１２領域を通過する。すなわち、
ライフタイムが長くなる。従って、図５に破線で示す特
性ほどは変化しないことになる。すなわちターンオフ時
間の短縮効果が抑制されることになる。
の非注入領域１２の存在によって、イオン注入領域１１
よりアノード側に位置して、部分的に過剰に存在してい
た少数キャリアおよび、アノードから注入された残余の
キャリアのうち、一定の割合のキャリアが再結合するこ
となく当該非注入領域１２領域を通過する。すなわち、
ライフタイムが長くなる。従って、図５に破線で示す特
性ほどは変化しないことになる。すなわちターンオフ時
間の短縮効果が抑制されることになる。
【００５４】以上のように、Ｎ-シリコン基板１０１内
のＫ面側およびＡ面側にそれぞれ部分的にイオン注入領
域１１を形成することで、非注入領域１２が形成され
る。そして、イオン注入領域１１と非注入領域１２の面
積の大小によって、少数キャリアのライフタイムを制御
することで、オン電圧およびターンオフ時間の制御が可
能となる。なお、少数キャリアのライフタイムはイオン
注入領域１１の厚さによっても影響を受けるが、ここで
は面積の大小のみを考慮する。
のＫ面側およびＡ面側にそれぞれ部分的にイオン注入領
域１１を形成することで、非注入領域１２が形成され
る。そして、イオン注入領域１１と非注入領域１２の面
積の大小によって、少数キャリアのライフタイムを制御
することで、オン電圧およびターンオフ時間の制御が可
能となる。なお、少数キャリアのライフタイムはイオン
注入領域１１の厚さによっても影響を受けるが、ここで
は面積の大小のみを考慮する。
【００５５】＜Ａ−２−３．遮蔽体の形状＞ここで、非
注入領域１２の面積の割合を大きくし過ぎると、ターン
オフ時には非注入領域１２を通過して再結合されない少
数キャリアが電流波形のテールを形成し、ターンオフ時
間の増加と、それに伴うエネルギー損失の増加を招く。
これに対し、非注入領域１２の面積の割合を小さくし過
ぎると、オン電圧の増加と、それに伴うエネルギー損失
の増加を招くので、イオン注入領域１１の面積、および
イオン注入領域１１と非注入領域１２の面積比率、すな
わち遮蔽体１１０および１２０の開口部寸法、および開
口率は、トレードオフ関係にあるオン電圧とターンオフ
時間とを考慮して決定される。
注入領域１２の面積の割合を大きくし過ぎると、ターン
オフ時には非注入領域１２を通過して再結合されない少
数キャリアが電流波形のテールを形成し、ターンオフ時
間の増加と、それに伴うエネルギー損失の増加を招く。
これに対し、非注入領域１２の面積の割合を小さくし過
ぎると、オン電圧の増加と、それに伴うエネルギー損失
の増加を招くので、イオン注入領域１１の面積、および
イオン注入領域１１と非注入領域１２の面積比率、すな
わち遮蔽体１１０および１２０の開口部寸法、および開
口率は、トレードオフ関係にあるオン電圧とターンオフ
時間とを考慮して決定される。
【００５６】図６にデバイスシミュレーションによって
得られた上記遮蔽体の開口部ＨＬの寸法と、ターンオフ
時間との関係を示す。なお、このシミュレーションは、
高耐電圧サイリスタ１００の、Ｋ面側およびＡ面側の一
方のみに遮蔽体を配設した場合の結果であり、遮蔽体の
開口部ＨＬの寸法とは、開口部ＨＬの平面視形状が円形
である場合は直径を表し、平面視形状が正方形である場
合は１辺の長さを表す。
得られた上記遮蔽体の開口部ＨＬの寸法と、ターンオフ
時間との関係を示す。なお、このシミュレーションは、
高耐電圧サイリスタ１００の、Ｋ面側およびＡ面側の一
方のみに遮蔽体を配設した場合の結果であり、遮蔽体の
開口部ＨＬの寸法とは、開口部ＨＬの平面視形状が円形
である場合は直径を表し、平面視形状が正方形である場
合は１辺の長さを表す。
【００５７】また、図６は後に説明する開口率を３０％
とした場合のシミュレーション結果であるが、図中にお
いて全面照射とあるのは、遮蔽体を使用せずに高耐電圧
サイリスタ１００のＫ面側あるいはＡ面側の全面にイオ
ン照射を行った場合である。また、照射量の違いによる
効果のズレを補正するため、オン電圧Ｖonが１．５Ｖと
なる一定条件下で比較した。
とした場合のシミュレーション結果であるが、図中にお
いて全面照射とあるのは、遮蔽体を使用せずに高耐電圧
サイリスタ１００のＫ面側あるいはＡ面側の全面にイオ
ン照射を行った場合である。また、照射量の違いによる
効果のズレを補正するため、オン電圧Ｖonが１．５Ｖと
なる一定条件下で比較した。
【００５８】図６から明確に分かるように、開口部寸法
が１００μｍの条件においては、全面照射に比較して６
割程度にターンオフ時間が短縮されている。しかし、開
口部寸法を５０μｍとすると、ターンオフ時間が増加
し、全面照射に比較して１割程度長くなった。
が１００μｍの条件においては、全面照射に比較して６
割程度にターンオフ時間が短縮されている。しかし、開
口部寸法を５０μｍとすると、ターンオフ時間が増加
し、全面照射に比較して１割程度長くなった。
【００５９】この理由は、高耐電圧サイリスタでは、複
合欠陥などの結晶欠陥が少なく高比抵抗（５００Ω・ｃ
ｍ以上）なシリコン基板を使用するので、ライフタイム
も増加（５００μｓｅｃ以上）するため、イオン注入領
域の面積が小さくなりすぎると、ターンオフ時に当該イ
オン注入領域の周辺を回り込んで通過する少数キャリア
の割合が増加し、少数キャリアのライフタイム制御効果
が低下するためと考えられる。
合欠陥などの結晶欠陥が少なく高比抵抗（５００Ω・ｃ
ｍ以上）なシリコン基板を使用するので、ライフタイム
も増加（５００μｓｅｃ以上）するため、イオン注入領
域の面積が小さくなりすぎると、ターンオフ時に当該イ
オン注入領域の周辺を回り込んで通過する少数キャリア
の割合が増加し、少数キャリアのライフタイム制御効果
が低下するためと考えられる。
【００６０】また、図６においては開口率を３０％とし
た場合のシミュレーション結果を示したが、これは、種
々の値の開口率でシミュレーションを行った結果、上記
３０％とした場合のターンオフ時間が最も短縮されたか
らである。
た場合のシミュレーション結果を示したが、これは、種
々の値の開口率でシミュレーションを行った結果、上記
３０％とした場合のターンオフ時間が最も短縮されたか
らである。
【００６１】以上の結果から、遮蔽体１１０および１２
０の開口部寸法と開口率の最適値は、開口部寸法が１０
０μｍ以上、開口率が３０％以下となる。
０の開口部寸法と開口率の最適値は、開口部寸法が１０
０μｍ以上、開口率が３０％以下となる。
【００６２】一般に、シリコンと金属のイオンビームに
対する阻止能力の比率は、１対３程度である。すなわ
ち、シリコン基板中における飛程が３００μｍ程度とな
るエネルギーを有するイオンを遮蔽するためには、遮蔽
体１１０、１２０の材質に、例えばステンレス鋼を用い
た場合、その厚さは１００μｍ程度が必要となる。従っ
て、遮蔽体１１０および１２０の製造方法としては、例
えば、厚さ１００μｍの金属板（例えばステンレス鋼）
に、等方性エッチングにより、直径が１００μｍの円
孔、あるいは１辺が１００μｍの正方形の孔を複数形成
する。このとき、開孔率が３０％以下となるようにパタ
ーン間隔を調整する。
対する阻止能力の比率は、１対３程度である。すなわ
ち、シリコン基板中における飛程が３００μｍ程度とな
るエネルギーを有するイオンを遮蔽するためには、遮蔽
体１１０、１２０の材質に、例えばステンレス鋼を用い
た場合、その厚さは１００μｍ程度が必要となる。従っ
て、遮蔽体１１０および１２０の製造方法としては、例
えば、厚さ１００μｍの金属板（例えばステンレス鋼）
に、等方性エッチングにより、直径が１００μｍの円
孔、あるいは１辺が１００μｍの正方形の孔を複数形成
する。このとき、開孔率が３０％以下となるようにパタ
ーン間隔を調整する。
【００６３】ここで、開口率の算出方法を図７を用いて
説明する。図７は、遮蔽体１１０および１２０の部分平
面図であり、開口部ＨＬが円孔の場合を示している。図
７において、互いに隣接する４つの円孔の中心を結んで
得られる矩形領域Ｙの面積と、領域Ｙ内の開口面積とを
比較することで開口率が得られる。
説明する。図７は、遮蔽体１１０および１２０の部分平
面図であり、開口部ＨＬが円孔の場合を示している。図
７において、互いに隣接する４つの円孔の中心を結んで
得られる矩形領域Ｙの面積と、領域Ｙ内の開口面積とを
比較することで開口率が得られる。
【００６４】遮蔽体１１０および１２０の平面視形状
は、高耐電圧サイリスタ１００とほぼ同じ寸法の円形で
あり、ほぼ全面に渡って開口部ＨＬが設けられている。
そして、遮蔽体１１０および１２０は高耐電圧サイリス
タ１００のＫ面およびＡ面の全域を覆うように配設され
る。配設の方法は、イオンビームの経路上、高耐電圧サ
イリスタ１００の配置位置の手前に固定的に配置し、照
射時には高耐電圧サイリスタ１００を所定位置に配置し
て照射を行う。そして、一方の面への照射が終了した後
に他方の面への照射を行う。ここで、遮蔽体１１０およ
び１２０の開口部ＨＬパターンが異なる場合（例えば図
３に示したような場合）は、その都度、遮蔽体の交換を
行う。このような構成とすることで、１対の遮蔽体１１
０および１２０で複数の高耐電圧サイリスタ１００への
イオン注入が可能となり、コスト増加を抑制することが
できる。
は、高耐電圧サイリスタ１００とほぼ同じ寸法の円形で
あり、ほぼ全面に渡って開口部ＨＬが設けられている。
そして、遮蔽体１１０および１２０は高耐電圧サイリス
タ１００のＫ面およびＡ面の全域を覆うように配設され
る。配設の方法は、イオンビームの経路上、高耐電圧サ
イリスタ１００の配置位置の手前に固定的に配置し、照
射時には高耐電圧サイリスタ１００を所定位置に配置し
て照射を行う。そして、一方の面への照射が終了した後
に他方の面への照射を行う。ここで、遮蔽体１１０およ
び１２０の開口部ＨＬパターンが異なる場合（例えば図
３に示したような場合）は、その都度、遮蔽体の交換を
行う。このような構成とすることで、１対の遮蔽体１１
０および１２０で複数の高耐電圧サイリスタ１００への
イオン注入が可能となり、コスト増加を抑制することが
できる。
【００６５】また、１つの高耐電圧サイリスタ１００に
対して、１対の遮蔽体１１０および１２０を専用的に装
着し、照射時には遮蔽体１１０および１２０を装着した
高耐電圧サイリスタ１００を所定位置に配置して照射を
行う。このような構成とすることで、遮蔽体１１０およ
び１２０と高耐電圧サイリスタ１００とのアライメント
を正確に合わせることができる。
対して、１対の遮蔽体１１０および１２０を専用的に装
着し、照射時には遮蔽体１１０および１２０を装着した
高耐電圧サイリスタ１００を所定位置に配置して照射を
行う。このような構成とすることで、遮蔽体１１０およ
び１２０と高耐電圧サイリスタ１００とのアライメント
を正確に合わせることができる。
【００６６】＜Ａ−２−４．結晶欠陥分布の局所性維持
＞また、高エネルギー重イオン注入を行った場合には、
結晶欠陥分布の局所性が維持できるといった効果もあ
る。図１７を用いて説明したように、プロトンの高エネ
ルギーイオン注入を行った場合には、表面位置ＥSにお
けるエネルギー減衰が大きく、表面位置ＥSから飛程位
置ＲPまでのエネルギー減衰が無視できないといった問
題があったが、Ｎｅをはじめとする、Ａｒ、Ｋｒ、Ｃ、
Ｓｉ、Ｇｅなどの、重イオンを用いた場合には、これら
がシリコン原子との核反応を起こすエネルギーは、加速
エネルギーよりも大きいので、反応断面積が増大すると
いった問題がなく、表面位置ＥSから飛程位置ＲPまでに
おけるエネルギー減衰が少なくなる。従って、表面位置
ＥSから飛程位置ＲPまでにおける結晶欠陥の発生量も抑
制され、結晶欠陥分布の局所性を維持でき、少数キャリ
アのライフタイムの制御性の低下を防止することができ
る。
＞また、高エネルギー重イオン注入を行った場合には、
結晶欠陥分布の局所性が維持できるといった効果もあ
る。図１７を用いて説明したように、プロトンの高エネ
ルギーイオン注入を行った場合には、表面位置ＥSにお
けるエネルギー減衰が大きく、表面位置ＥSから飛程位
置ＲPまでのエネルギー減衰が無視できないといった問
題があったが、Ｎｅをはじめとする、Ａｒ、Ｋｒ、Ｃ、
Ｓｉ、Ｇｅなどの、重イオンを用いた場合には、これら
がシリコン原子との核反応を起こすエネルギーは、加速
エネルギーよりも大きいので、反応断面積が増大すると
いった問題がなく、表面位置ＥSから飛程位置ＲPまでに
おけるエネルギー減衰が少なくなる。従って、表面位置
ＥSから飛程位置ＲPまでにおける結晶欠陥の発生量も抑
制され、結晶欠陥分布の局所性を維持でき、少数キャリ
アのライフタイムの制御性の低下を防止することができ
る。
【００６７】＜Ａ−３．特徴的作用効果＞以上説明した
ように、本発明に係る実施の形態１によれば、Ｎ-シリ
コン基板１０１内のＫ面側およびＡ面側にそれぞれ部分
的にイオン注入領域１１を形成することで、非注入領域
１２の面積の大小によりオン電圧およびターンオフ時間
の制御が可能となる。従って、非注入領域１２の面積の
制御、換言すればイオン注入領域１１の大きさの制御に
よって、オン電圧とターンオフ時間のトレードオフ関係
を任意に変更することができる。
ように、本発明に係る実施の形態１によれば、Ｎ-シリ
コン基板１０１内のＫ面側およびＡ面側にそれぞれ部分
的にイオン注入領域１１を形成することで、非注入領域
１２の面積の大小によりオン電圧およびターンオフ時間
の制御が可能となる。従って、非注入領域１２の面積の
制御、換言すればイオン注入領域１１の大きさの制御に
よって、オン電圧とターンオフ時間のトレードオフ関係
を任意に変更することができる。
【００６８】また、遮蔽体１１０および１２０の開口部
寸法を１００μｍ以上、開口率を３０％以下とすること
で、オン電圧とターンオフ時間のトレードオフ関係が最
適化され、オン電圧の低減に伴ってターンオフ時間が長
くなることが抑制される。
寸法を１００μｍ以上、開口率を３０％以下とすること
で、オン電圧とターンオフ時間のトレードオフ関係が最
適化され、オン電圧の低減に伴ってターンオフ時間が長
くなることが抑制される。
【００６９】そして、以上のような特性を付加するにあ
たっては、高エネルギー重イオンビーム１０を照射でき
る装置と、遮蔽体１１０および１２０を準備すれば良
く、高耐電圧サイリスタ１００は従来からのものと同じ
構成であるので、その製造においては新規な技術は必要
ない。
たっては、高エネルギー重イオンビーム１０を照射でき
る装置と、遮蔽体１１０および１２０を準備すれば良
く、高耐電圧サイリスタ１００は従来からのものと同じ
構成であるので、その製造においては新規な技術は必要
ない。
【００７０】なお、Ｎｅなどの重イオンを１００ＭｅＶ
以上の高エネルギーに加速する装置は、現在のところ世
界的にも限られているが、従来からの工程に従って高耐
電圧サイリスタ１００を製造した後、当該装置を有する
施設に移送して所定のイオン注入を行うことは十分可能
であり、日本原子力研究所高崎研究所などでは、そのよ
うな高エネルギー重イオンビームの産業利用が研究され
ている。
以上の高エネルギーに加速する装置は、現在のところ世
界的にも限られているが、従来からの工程に従って高耐
電圧サイリスタ１００を製造した後、当該装置を有する
施設に移送して所定のイオン注入を行うことは十分可能
であり、日本原子力研究所高崎研究所などでは、そのよ
うな高エネルギー重イオンビームの産業利用が研究され
ている。
【００７１】＜Ｂ．実施の形態２＞本発明に係る実施の
形態２として、図８および図９を用いて少数キャリアの
ライフタイム制御方法について説明する。
形態２として、図８および図９を用いて少数キャリアの
ライフタイム制御方法について説明する。
【００７２】＜Ｂ−１．少数キャリアのライフタイム制
御の具体的方法＞図１〜図７を用いて説明した本発明に
係る実施の形態１では、Ｎ-シリコン基板１０１内のＫ
面側およびＡ面側にそれぞれ部分的にイオン注入領域１
１を形成する方法について説明したが、一方面側に対し
ては全域に渡るイオン注入領域を形成し、他方面側には
上述のように部分的にイオン注入領域を形成しても良
い。以下本発明に係る実施の形態２として、一方面側に
全域に渡るイオン注入領域を形成する例について説明す
る。
御の具体的方法＞図１〜図７を用いて説明した本発明に
係る実施の形態１では、Ｎ-シリコン基板１０１内のＫ
面側およびＡ面側にそれぞれ部分的にイオン注入領域１
１を形成する方法について説明したが、一方面側に対し
ては全域に渡るイオン注入領域を形成し、他方面側には
上述のように部分的にイオン注入領域を形成しても良
い。以下本発明に係る実施の形態２として、一方面側に
全域に渡るイオン注入領域を形成する例について説明す
る。
【００７３】＜Ｂ−１−１．イオン注入の形態＞図２に
示す破線で囲まれた領域Ｘと同様部分を示す図８を参照
してイオン注入の形態について説明する。図８におい
て、Ｋ面の上部空間には、金属板で形成された遮蔽体１
３０が配設されている。遮蔽体１３０はＫ面を完全に遮
蔽するのではなく、部分的な開口部ＨＬを複数有してい
る。なお、Ａ面の上部空間には遮蔽体は配設されていな
い。
示す破線で囲まれた領域Ｘと同様部分を示す図８を参照
してイオン注入の形態について説明する。図８におい
て、Ｋ面の上部空間には、金属板で形成された遮蔽体１
３０が配設されている。遮蔽体１３０はＫ面を完全に遮
蔽するのではなく、部分的な開口部ＨＬを複数有してい
る。なお、Ａ面の上部空間には遮蔽体は配設されていな
い。
【００７４】このように、Ｋ面の上部空間のみに遮蔽体
１３０が配設された高耐電圧サイリスタ１００に対し
て、Ｋ面側から、例えばＮｅなどの高エネルギー重イオ
ンビーム１０を照射すると、遮蔽体１３０の開口部ＨＬ
から、高エネルギー重イオンビーム１０が注入され、エ
ネルギー（加速エネルギー）に応じた深さに、イオン注
入領域１１が部分的に形成される。また、Ａ面側から高
エネルギー重イオンビーム１０を照射すると、エネルギ
ー（加速エネルギー）に応じた深さに、イオン注入領域
１１が全域に渡って形成されることになる。
１３０が配設された高耐電圧サイリスタ１００に対し
て、Ｋ面側から、例えばＮｅなどの高エネルギー重イオ
ンビーム１０を照射すると、遮蔽体１３０の開口部ＨＬ
から、高エネルギー重イオンビーム１０が注入され、エ
ネルギー（加速エネルギー）に応じた深さに、イオン注
入領域１１が部分的に形成される。また、Ａ面側から高
エネルギー重イオンビーム１０を照射すると、エネルギ
ー（加速エネルギー）に応じた深さに、イオン注入領域
１１が全域に渡って形成されることになる。
【００７５】ここで、イオン注入領域１１の形成深さ
は、Ｋ面側ではＰ拡散層１０３とＮ-シリコン基板１０
１の接合面よりも、Ｎ-シリコン基板１０１の内側とな
るように、Ａ面側では、Ｐ+拡散層１０２とＮ-シリコン
基板１０１の接合面よりも、Ｎ-シリコン基板１０１の
内側となるように設定される。
は、Ｋ面側ではＰ拡散層１０３とＮ-シリコン基板１０
１の接合面よりも、Ｎ-シリコン基板１０１の内側とな
るように、Ａ面側では、Ｐ+拡散層１０２とＮ-シリコン
基板１０１の接合面よりも、Ｎ-シリコン基板１０１の
内側となるように設定される。
【００７６】図８においては、Ｎ-シリコン基板１０１
内のＫ面側およびＡ面側にそれぞれイオン注入領域１１
が形成されている。そして、Ｋ面側の隣合うイオン注入
領域１１の間は、遮蔽体１３０により高エネルギー重イ
オンビーム１０が遮蔽され、イオンが注入されていない
非注入領域１２となっている。なお、Ａ面側のイオン注
入領域１１は、Ｎ-シリコン基板１０１の平面方向に全
域に渡って形成されている。
内のＫ面側およびＡ面側にそれぞれイオン注入領域１１
が形成されている。そして、Ｋ面側の隣合うイオン注入
領域１１の間は、遮蔽体１３０により高エネルギー重イ
オンビーム１０が遮蔽され、イオンが注入されていない
非注入領域１２となっている。なお、Ａ面側のイオン注
入領域１１は、Ｎ-シリコン基板１０１の平面方向に全
域に渡って形成されている。
【００７７】＜Ｂ−１−２．片面部分注入、片面全面注
入による作用効果＞ここで、Ｎ-シリコン基板１０１内
のＫ面側に部分的にイオン注入領域１１を形成し、Ａ面
側に全域に渡るイオン注入領域１１を形成することによ
る作用効果について説明する。Ｋ面側に部分的にイオン
注入領域１１を形成することによる効果は、実施の形態
１において説明したように、イオン注入領域１１と非注
入領域１２の大小によりオン電圧を制御できることであ
り、Ａ面側に全域に渡るイオン注入領域１１を形成する
ことによる効果は、図５を用いて説明したように、テー
ル電流を低減して、ターンオフ時間を短縮できることで
ある。従って、両者を組み合わせることで、ターンオフ
時間を短縮できるとともに、オン電圧を制御することが
できるので、オン電圧とターンオフ時間のトレードオフ
関係を改善できるだけでなく、オン電圧を制御すること
により、トレードオフ関係を任意に変更することができ
る。
入による作用効果＞ここで、Ｎ-シリコン基板１０１内
のＫ面側に部分的にイオン注入領域１１を形成し、Ａ面
側に全域に渡るイオン注入領域１１を形成することによ
る作用効果について説明する。Ｋ面側に部分的にイオン
注入領域１１を形成することによる効果は、実施の形態
１において説明したように、イオン注入領域１１と非注
入領域１２の大小によりオン電圧を制御できることであ
り、Ａ面側に全域に渡るイオン注入領域１１を形成する
ことによる効果は、図５を用いて説明したように、テー
ル電流を低減して、ターンオフ時間を短縮できることで
ある。従って、両者を組み合わせることで、ターンオフ
時間を短縮できるとともに、オン電圧を制御することが
できるので、オン電圧とターンオフ時間のトレードオフ
関係を改善できるだけでなく、オン電圧を制御すること
により、トレードオフ関係を任意に変更することができ
る。
【００７８】また、Ｋ面側からのイオン照射量をΦKと
し、Ａ面側からのイオン照射量をΦAとし、両面からの
合計照射量Φtotとすると、ΦKとΦAの比率を変更する
ことで、オン電圧とターンオフ時間のトレードオフ関係
を任意の特性に変更できる。
し、Ａ面側からのイオン照射量をΦAとし、両面からの
合計照射量Φtotとすると、ΦKとΦAの比率を変更する
ことで、オン電圧とターンオフ時間のトレードオフ関係
を任意の特性に変更できる。
【００７９】すなわち、ΦKとΦAの比率を１０：１〜
２：１の範囲で変更することで、主にオン電圧を改善で
き、ΦKとΦAの比率を２：１〜１：１の範囲で変更する
ことで、主にターンオフ時間を改善することができる。
２：１の範囲で変更することで、主にオン電圧を改善で
き、ΦKとΦAの比率を２：１〜１：１の範囲で変更する
ことで、主にターンオフ時間を改善することができる。
【００８０】図９に、ΦKとΦAの比率の変更に対するオ
ン電圧とターンオフ時間のトレードオフ関係の変化の状
態を示す。図９において、横軸をオン電圧Ｖon、縦軸を
ターンオフ時間Ｔoffとし、ΦKとΦAの比率をタイプＡ
〜Ｄの４種類とし、両面からの合計照射量Φtotを変化
させた場合のトレードオフ関係を示している。ここで
は、図中の左から右に向かうにつれて合計照射量Φtot
は増加している。
ン電圧とターンオフ時間のトレードオフ関係の変化の状
態を示す。図９において、横軸をオン電圧Ｖon、縦軸を
ターンオフ時間Ｔoffとし、ΦKとΦAの比率をタイプＡ
〜Ｄの４種類とし、両面からの合計照射量Φtotを変化
させた場合のトレードオフ関係を示している。ここで
は、図中の左から右に向かうにつれて合計照射量Φtot
は増加している。
【００８１】なお、タイプＡは従来と同様にＫ面側より
全面照射を行なった結果であり、タイプＢ〜Ｄは、Ｋ面
側からは部分照射、Ａ面側からは全面照射を行った結果
である。そして、タイプＢ〜ＤにおけるΦKとΦAの比率
は、タイプＢについてはΦK：ΦA＝１：１、タイプＣに
ついてはΦK：ΦA＝２：１、タイプＤについてはΦK：
ΦA＝１０：１となっている。
全面照射を行なった結果であり、タイプＢ〜Ｄは、Ｋ面
側からは部分照射、Ａ面側からは全面照射を行った結果
である。そして、タイプＢ〜ＤにおけるΦKとΦAの比率
は、タイプＢについてはΦK：ΦA＝１：１、タイプＣに
ついてはΦK：ΦA＝２：１、タイプＤについてはΦK：
ΦA＝１０：１となっている。
【００８２】図９において、タイプＢ〜Ｄの特性に着目
すると、合計照射量Φtot（ΦK＋ΦA）が増大するにつ
れて、各タイプともトレードオフの特性値が左上から右
下に向けて変位しており、その変位の傾向は一定ではな
く、矢示位置Φbの近傍を境にして傾向が変化している
ことが分かる。
すると、合計照射量Φtot（ΦK＋ΦA）が増大するにつ
れて、各タイプともトレードオフの特性値が左上から右
下に向けて変位しており、その変位の傾向は一定ではな
く、矢示位置Φbの近傍を境にして傾向が変化している
ことが分かる。
【００８３】矢示位置Φbに相当する合計照射量を臨界
照射量と呼称すれば、臨界照射量Φbを境にして、Φtot
＜Φbの領域では、タイプＢ、Ｃ、Ｄの順でトレードオ
フ関係が改善されており、Φtot＞Φbの領域では、タイ
プＤ、Ｃ、Ｂの順でトレードオフ関係が改善されてい
る。従って、オン電圧を低下させた製品とするか、ター
ンオフ時間を短縮した製品とするかによって、ΦKとΦA
の比率の選択を決定することになる。
照射量と呼称すれば、臨界照射量Φbを境にして、Φtot
＜Φbの領域では、タイプＢ、Ｃ、Ｄの順でトレードオ
フ関係が改善されており、Φtot＞Φbの領域では、タイ
プＤ、Ｃ、Ｂの順でトレードオフ関係が改善されてい
る。従って、オン電圧を低下させた製品とするか、ター
ンオフ時間を短縮した製品とするかによって、ΦKとΦA
の比率の選択を決定することになる。
【００８４】すなわち、オン電圧を低下させた製品を望
む場合は、合計照射量Φtotを臨界照射量Φbよりも少な
くし、ΦKとΦAの比を１：１程度にすることで、ターン
オフ時間の増加も抑制した製品を得ることができる。
む場合は、合計照射量Φtotを臨界照射量Φbよりも少な
くし、ΦKとΦAの比を１：１程度にすることで、ターン
オフ時間の増加も抑制した製品を得ることができる。
【００８５】一方、ターンオフ時間を短縮した製品を望
む場合は、合計照射量Φtotを臨界照射量Φbよりも多く
し、ΦKとΦAの比を１０：１程度にすることでオン電圧
の増加も抑制した製品を得ることができる。
む場合は、合計照射量Φtotを臨界照射量Φbよりも多く
し、ΦKとΦAの比を１０：１程度にすることでオン電圧
の増加も抑制した製品を得ることができる。
【００８６】なお、ΦKとΦAの比率を、１０：１〜１：
１の範囲で制限することにより、オン動作時におけるゲ
ート特性（ゲート電圧ＶGTとゲート電流ＩGTとの関係）
の劣化を抑制することもできる。
１の範囲で制限することにより、オン動作時におけるゲ
ート特性（ゲート電圧ＶGTとゲート電流ＩGTとの関係）
の劣化を抑制することもできる。
【００８７】ゲート特性の劣化を抑制できる理由は、Ｋ
面側からは部分照射を行ない、非注入領域１２を形成す
るようにしたので、その部分においては従来からのサイ
リスタと同様のゲート特性を示す。従って、従来からの
サイリスタと同様のゲート特性を示す領域と、劣化した
ゲート特性を示す領域（すなわちイオン注入領域）とが
混在することになり、ゲート特性が一方的に劣化するこ
とが抑制されるからである。
面側からは部分照射を行ない、非注入領域１２を形成す
るようにしたので、その部分においては従来からのサイ
リスタと同様のゲート特性を示す。従って、従来からの
サイリスタと同様のゲート特性を示す領域と、劣化した
ゲート特性を示す領域（すなわちイオン注入領域）とが
混在することになり、ゲート特性が一方的に劣化するこ
とが抑制されるからである。
【００８８】＜Ｂ−２．特徴的作用効果＞以上説明した
ように、本発明に係るサイリスタの製造方法の実施の形
態２によれば、Ｎ-シリコン基板１０１内のＫ面側に部
分的にイオン注入領域１１を形成し、Ａ面側に全域に渡
るイオン注入領域１１を形成することで、ターンオフ時
間を短縮できるとともに、オン電圧を制御することがで
きるので、オン電圧とターンオフ時間のトレードオフ関
係を改善することができる。
ように、本発明に係るサイリスタの製造方法の実施の形
態２によれば、Ｎ-シリコン基板１０１内のＫ面側に部
分的にイオン注入領域１１を形成し、Ａ面側に全域に渡
るイオン注入領域１１を形成することで、ターンオフ時
間を短縮できるとともに、オン電圧を制御することがで
きるので、オン電圧とターンオフ時間のトレードオフ関
係を改善することができる。
【００８９】また、ΦKとΦAの比率を変更することで、
オン電圧とターンオフ時間のトレードオフ関係を任意の
特性に変更できる。
オン電圧とターンオフ時間のトレードオフ関係を任意の
特性に変更できる。
【００９０】また、ΦKとΦAの比率を、１０：１〜１：
１の範囲で制限することにより、オン動作時におけるゲ
ート特性（ゲート電圧ＶGTとゲート電流ＩGTとの関係）
の劣化を抑制することができる。
１の範囲で制限することにより、オン動作時におけるゲ
ート特性（ゲート電圧ＶGTとゲート電流ＩGTとの関係）
の劣化を抑制することができる。
【００９１】＜Ｃ．実施の形態３＞本発明に係る実施の
形態３として、図１０〜図１３を用いて少数キャリアの
ライフタイム制御方法について説明する。
形態３として、図１０〜図１３を用いて少数キャリアの
ライフタイム制御方法について説明する。
【００９２】＜Ｃ−１．少数キャリアのライフタイム制
御の具体的方法＞図１〜図７を用いて説明した本発明に
係る実施の形態１では、Ｎ-シリコン基板１０１内のＫ
面側およびＡ面側にそれぞれ部分的にイオン注入領域１
１を形成する方法について説明したが、両面側に全域に
渡るイオン注入領域を形成しても良い。以下本発明に係
る実施の形態３として、両面側に全域に渡るイオン注入
領域を形成する例について説明する。
御の具体的方法＞図１〜図７を用いて説明した本発明に
係る実施の形態１では、Ｎ-シリコン基板１０１内のＫ
面側およびＡ面側にそれぞれ部分的にイオン注入領域１
１を形成する方法について説明したが、両面側に全域に
渡るイオン注入領域を形成しても良い。以下本発明に係
る実施の形態３として、両面側に全域に渡るイオン注入
領域を形成する例について説明する。
【００９３】＜Ｃ−１−１．イオン注入の形態＞図２に
示す破線で囲まれた領域Ｘと同様部分を示す図１０を参
照してイオン注入の形態について説明する。図１０にお
いて、Ｋ面およびＡ面の上部空間には遮蔽体は配設され
ていない。
示す破線で囲まれた領域Ｘと同様部分を示す図１０を参
照してイオン注入の形態について説明する。図１０にお
いて、Ｋ面およびＡ面の上部空間には遮蔽体は配設され
ていない。
【００９４】このように、Ｋ面およびＡ面の上部空間に
遮蔽体が配設されていない高耐電圧サイリスタ１００に
対して、Ｋ面側およびＡ面側から、例えばＮｅなどの高
エネルギー重イオンビーム１０を照射すると、エネルギ
ー（加速エネルギー）に応じた深さに、イオン注入領域
１１が全域に渡って形成されることになる。
遮蔽体が配設されていない高耐電圧サイリスタ１００に
対して、Ｋ面側およびＡ面側から、例えばＮｅなどの高
エネルギー重イオンビーム１０を照射すると、エネルギ
ー（加速エネルギー）に応じた深さに、イオン注入領域
１１が全域に渡って形成されることになる。
【００９５】ここで、イオン注入領域１１の形成深さ
は、Ｋ面側ではＰ拡散層１０３とＮ-シリコン基板１０
１の接合面よりも、Ｎ-シリコン基板１０１の内側とな
るように、Ａ面側では、Ｐ+拡散層１０２とＮ-シリコン
基板１０１の接合面よりも、Ｎ-シリコン基板１０１の
内側となるように設定される。
は、Ｋ面側ではＰ拡散層１０３とＮ-シリコン基板１０
１の接合面よりも、Ｎ-シリコン基板１０１の内側とな
るように、Ａ面側では、Ｐ+拡散層１０２とＮ-シリコン
基板１０１の接合面よりも、Ｎ-シリコン基板１０１の
内側となるように設定される。
【００９６】＜Ｃ−１−２．両面全面注入による作用効
果＞ここで、Ｎ-シリコン基板１０１内のＫ面側および
Ａ面側に全域的にイオン注入領域１１を形成することに
よる作用効果について説明する。Ｋ面側およびＡ面側に
全域に渡るイオン注入領域１１を形成することによる効
果は、図４および図５を用いて説明したように、ターン
オフ初期における特性を改善してオン電圧の低減、およ
びテール電流を低減してターンオフ時間を短縮できるこ
とである。従って、両者を組み合わせることで、オン電
圧を低減するとともに、ターンオフ時間を短縮できるの
で、オン電圧とターンオフ時間のトレードオフ関係を改
善することができる。
果＞ここで、Ｎ-シリコン基板１０１内のＫ面側および
Ａ面側に全域的にイオン注入領域１１を形成することに
よる作用効果について説明する。Ｋ面側およびＡ面側に
全域に渡るイオン注入領域１１を形成することによる効
果は、図４および図５を用いて説明したように、ターン
オフ初期における特性を改善してオン電圧の低減、およ
びテール電流を低減してターンオフ時間を短縮できるこ
とである。従って、両者を組み合わせることで、オン電
圧を低減するとともに、ターンオフ時間を短縮できるの
で、オン電圧とターンオフ時間のトレードオフ関係を改
善することができる。
【００９７】また、Ｋ面側からのイオン照射量をΦKと
し、Ａ面側からのイオン照射量をΦAとし、両面からの
合計照射量をΦtotとし、ΦKとΦAの比率を変更するこ
とで、オン電圧とターンオフ時間のトレードオフ関係を
任意の特性に変更できる。
し、Ａ面側からのイオン照射量をΦAとし、両面からの
合計照射量をΦtotとし、ΦKとΦAの比率を変更するこ
とで、オン電圧とターンオフ時間のトレードオフ関係を
任意の特性に変更できる。
【００９８】すなわち、ΦKとΦAの比率を０．５：１〜
１：１の範囲で変更することで、図９を用いて説明した
本発明に係る実施の形態２と同様に、主にオン電圧を改
善するか、主にターンオフ時間を改善するかを選択でき
る。
１：１の範囲で変更することで、図９を用いて説明した
本発明に係る実施の形態２と同様に、主にオン電圧を改
善するか、主にターンオフ時間を改善するかを選択でき
る。
【００９９】＜Ｃ−２．合計照射量の低フルエンス化＞
本実施の形態では、ΦKとΦAの比率が０．５：１〜１：
１の範囲内でトレードオフ関係を任意の特性に変更でき
るという特徴を有しているが、これは、高エネルギー重
イオンビーム１０の低フルエンス化につながる。
本実施の形態では、ΦKとΦAの比率が０．５：１〜１：
１の範囲内でトレードオフ関係を任意の特性に変更でき
るという特徴を有しているが、これは、高エネルギー重
イオンビーム１０の低フルエンス化につながる。
【０１００】図１１に、両面全面照射を行った場合の合
計照射量Φtotとオン電圧Ｖonの関係を示す。この場
合、イオン種はＮｅ、加速エネルギーは２６０ＭｅＶ
で、１０５μｍ厚のＡｌ（アルミニウム）のアブゾーバ
を介することで、注入深さを調整し、ΦKとΦAの比率は
１：１である。また、比較のために、Ｈ（水素）を４．
５ＭｅＶに加速し、３０μｍ厚のＡｌのアブゾーバを介
して照射した結果を示す。
計照射量Φtotとオン電圧Ｖonの関係を示す。この場
合、イオン種はＮｅ、加速エネルギーは２６０ＭｅＶ
で、１０５μｍ厚のＡｌ（アルミニウム）のアブゾーバ
を介することで、注入深さを調整し、ΦKとΦAの比率は
１：１である。また、比較のために、Ｈ（水素）を４．
５ＭｅＶに加速し、３０μｍ厚のＡｌのアブゾーバを介
して照射した結果を示す。
【０１０１】図１１は、横軸を合計照射量Φtotとし、
縦軸をオン電圧Ｖonとして、合計照射量Φtotとオン電
圧Ｖonの関係を示している。そして、Ｎｅ注入の結果を
黒丸で、Ｈ注入の結果を白抜き四角で示している。
縦軸をオン電圧Ｖonとして、合計照射量Φtotとオン電
圧Ｖonの関係を示している。そして、Ｎｅ注入の結果を
黒丸で、Ｈ注入の結果を白抜き四角で示している。
【０１０２】図１１から明らかなように、Ｎｅ注入の場
合は特性曲線が合計照射量Φtotが２×１０9／ｃｍ2〜
２×１０11／ｃｍ2の範囲内に収まっている。そして、
Ｎｅ注入の結果とＨ注入の結果と比較した場合、同じオ
ン電圧Ｖonを得るために必要な合計照射量Φtotは、Ｎ
ｅ注入の場合がほぼ２×１０9／ｃｍ2とすれば、Ｈ注入
の場合がほぼ６×１０10／ｃｍ2であり、Ｈ注入の場合
の約３％程度になっている。Ｈ注入の結果のデータは１
つであるが、Ｎｅ注入の結果と同様の特性になると想定
すれば、Ｎｅ注入を行うことにより著しく低フルエンス
化されたことになる。
合は特性曲線が合計照射量Φtotが２×１０9／ｃｍ2〜
２×１０11／ｃｍ2の範囲内に収まっている。そして、
Ｎｅ注入の結果とＨ注入の結果と比較した場合、同じオ
ン電圧Ｖonを得るために必要な合計照射量Φtotは、Ｎ
ｅ注入の場合がほぼ２×１０9／ｃｍ2とすれば、Ｈ注入
の場合がほぼ６×１０10／ｃｍ2であり、Ｈ注入の場合
の約３％程度になっている。Ｈ注入の結果のデータは１
つであるが、Ｎｅ注入の結果と同様の特性になると想定
すれば、Ｎｅ注入を行うことにより著しく低フルエンス
化されたことになる。
【０１０３】これは原子番号の大きいイオン、すなわち
重イオンを用いることにより、飛程位置付近で発生する
結晶欠陥の密度が大幅に増加したことに起因すると考え
られる。
重イオンを用いることにより、飛程位置付近で発生する
結晶欠陥の密度が大幅に増加したことに起因すると考え
られる。
【０１０４】低フルエンス化による効果の１つとして
は、イオン注入に要する時間が短縮されることにある。
すなわち、Ｈ注入によって所定のオン電圧を得るために
必要な合計照射量に達するまでの時間を１とすれば、Ｎ
ｅ注入に要する時間はその３０分の１以下となり、イオ
ン注入に要する時間が大幅に低減され、ひいてはサイリ
スタの製造コストを低下することができる。
は、イオン注入に要する時間が短縮されることにある。
すなわち、Ｈ注入によって所定のオン電圧を得るために
必要な合計照射量に達するまでの時間を１とすれば、Ｎ
ｅ注入に要する時間はその３０分の１以下となり、イオ
ン注入に要する時間が大幅に低減され、ひいてはサイリ
スタの製造コストを低下することができる。
【０１０５】なお、このように高エネルギー重イオンビ
ームを用いることで、合計照射量が低フルエンス化され
ることは、本実施の形態に限定されず、実施の形態１お
よび実施の形態２において説明したサイリスタの製造方
法においても同様である。
ームを用いることで、合計照射量が低フルエンス化され
ることは、本実施の形態に限定されず、実施の形態１お
よび実施の形態２において説明したサイリスタの製造方
法においても同様である。
【０１０６】＜Ｃ−３．オン電圧と逆回復電荷量とのト
レードオフ関係改善＞高エネルギー重イオンビームを用
いることによる効果は、上に説明した合計照射量の低フ
ルエンス化だけではなく、オン電圧と逆回復電荷量との
トレードオフ関係を改善する効果もある。
レードオフ関係改善＞高エネルギー重イオンビームを用
いることによる効果は、上に説明した合計照射量の低フ
ルエンス化だけではなく、オン電圧と逆回復電荷量との
トレードオフ関係を改善する効果もある。
【０１０７】図１２に、横軸をオン電圧Ｖonとし、縦軸
を逆回復電荷量Ｑrrとして両者の関係を示す。この場
合、イオン種はＮｅ、加速エネルギーは２６０ＭｅＶ
で、１０５μｍ厚のＡｌ（アルミニウム）のアブゾーバ
を介することで、注入深さを調整している。また、比較
のために、Ｈ（水素）を４．５ＭｅＶに加速し、３０μ
ｍ厚のＡｌのアブゾーバを介して照射した結果を示す。
なお、Ｎｅ注入の結果を黒丸で、Ｈ注入の結果を白抜き
四角で示している。
を逆回復電荷量Ｑrrとして両者の関係を示す。この場
合、イオン種はＮｅ、加速エネルギーは２６０ＭｅＶ
で、１０５μｍ厚のＡｌ（アルミニウム）のアブゾーバ
を介することで、注入深さを調整している。また、比較
のために、Ｈ（水素）を４．５ＭｅＶに加速し、３０μ
ｍ厚のＡｌのアブゾーバを介して照射した結果を示す。
なお、Ｎｅ注入の結果を黒丸で、Ｈ注入の結果を白抜き
四角で示している。
【０１０８】図１２から明らかなように、Ｎｅ注入の結
果とＨ注入の結果と比較した場合、同じオン電圧Ｖonの
場合の逆回復電荷量Ｑrrは、Ｈ注入の場合に比べて５〜
８％低減している。これは、Ｎｅ注入を行うことにより
オン電圧Ｖonと逆回復電荷量Ｑrrのトレードオフ関係が
５〜８％改善されたことを意味している。
果とＨ注入の結果と比較した場合、同じオン電圧Ｖonの
場合の逆回復電荷量Ｑrrは、Ｈ注入の場合に比べて５〜
８％低減している。これは、Ｎｅ注入を行うことにより
オン電圧Ｖonと逆回復電荷量Ｑrrのトレードオフ関係が
５〜８％改善されたことを意味している。
【０１０９】この理由は、Ｎ-シリコン基板１０１内に
注入されたＮｅ原子はＳｉ原子をリコイルして置換する
ことになる。Ｎｅ原子とＳｉ原子大きさは近似している
ので、周囲のＳｉに及ぼす影響は少なく、安定に存在す
ることになる。しかも、先に説明したように合計照射量
が低フルエンス化されているので、Ｓｉ原子と置き代わ
るＮｅ原子の個数も少なく、再結合中心として純粋に機
能する複合欠陥の比率が増したことによると考えられ
る。
注入されたＮｅ原子はＳｉ原子をリコイルして置換する
ことになる。Ｎｅ原子とＳｉ原子大きさは近似している
ので、周囲のＳｉに及ぼす影響は少なく、安定に存在す
ることになる。しかも、先に説明したように合計照射量
が低フルエンス化されているので、Ｓｉ原子と置き代わ
るＮｅ原子の個数も少なく、再結合中心として純粋に機
能する複合欠陥の比率が増したことによると考えられ
る。
【０１１０】なお、オン電圧と逆回復電荷量とのトレー
ドオフ関係の改善による効果の１つとしては、サイリス
タの逆回復時間が短縮され、スイッチング動作を高速
化、すなわちサイリスタを高周波化できることがある。
ドオフ関係の改善による効果の１つとしては、サイリス
タの逆回復時間が短縮され、スイッチング動作を高速
化、すなわちサイリスタを高周波化できることがある。
【０１１１】＜Ｃ−４．高エネルギー重イオンビームの
注入に伴う諸条件＞本実施の形態および、実施の形態１
および実施の形態２における高エネルギー重イオンビー
ムの注入に際しては、以下に説明する諸条件を満たすこ
とで、最適状態の高耐電圧サイリスタを得ることができ
る。
注入に伴う諸条件＞本実施の形態および、実施の形態１
および実施の形態２における高エネルギー重イオンビー
ムの注入に際しては、以下に説明する諸条件を満たすこ
とで、最適状態の高耐電圧サイリスタを得ることができ
る。
【０１１２】図１３に、高エネルギー重イオンビーム注
入を行う場合の熱履歴シーケンスを示す。なお、図１３
においては、横軸に経過時間ｔを、縦軸に温度Ｔを示
す。図１３に示されるように、まず、期間Ｒ１におい
て、注入前の高耐電圧サイリスタ１００の温度を常温か
ら５℃／ｍｉｎ以下の温度勾配（または温度変化レート
Ｒ．Ｔ．）で昇温し、３５０〜４００℃にする。
入を行う場合の熱履歴シーケンスを示す。なお、図１３
においては、横軸に経過時間ｔを、縦軸に温度Ｔを示
す。図１３に示されるように、まず、期間Ｒ１におい
て、注入前の高耐電圧サイリスタ１００の温度を常温か
ら５℃／ｍｉｎ以下の温度勾配（または温度変化レート
Ｒ．Ｔ．）で昇温し、３５０〜４００℃にする。
【０１１３】次に、期間Ｒ２において、温度を３５０〜
４００℃に保持した状態で、最大フルエンス率が１×１
０9ｐｃ／ｃｍ2・ｓｅｃ以下の条件でイオン照射を行な
い、合計照射量が所定量に達するまでイオン照射を続け
る。
４００℃に保持した状態で、最大フルエンス率が１×１
０9ｐｃ／ｃｍ2・ｓｅｃ以下の条件でイオン照射を行な
い、合計照射量が所定量に達するまでイオン照射を続け
る。
【０１１４】イオン照射終了後は、期間Ｒ３において、
５℃／ｍｉｎ以下の温度勾配（または温度変化レート
Ｒ．Ｔ．）で降温し、常温に戻す。
５℃／ｍｉｎ以下の温度勾配（または温度変化レート
Ｒ．Ｔ．）で降温し、常温に戻す。
【０１１５】以上のような昇温、降温のプロセスを行う
理由は次の通りである。すなわち、高耐電圧サイリスタ
に使用されるシリコン基板は、必要な高比抵抗（例えば
５００Ω・ｃｍ以上）を達成するため、ＦＺ（FLOATING
ZONE MELTING）法によって製造されるが、同製法による
とＣ（炭素）、Ｏ（酸素）等の不純物濃度が低くなるた
め、シリコン基板の機械的強度が弱く、熱歪による応力
などが加わった場合、破損しやすいという特性を有して
いる。従って、熱歪を起こさないように昇温、降温時の
温度勾配を制限する必要がある。なお、温度勾配は小さ
いほど良いが、実用的な値は製造コストを考慮して決定
される。
理由は次の通りである。すなわち、高耐電圧サイリスタ
に使用されるシリコン基板は、必要な高比抵抗（例えば
５００Ω・ｃｍ以上）を達成するため、ＦＺ（FLOATING
ZONE MELTING）法によって製造されるが、同製法による
とＣ（炭素）、Ｏ（酸素）等の不純物濃度が低くなるた
め、シリコン基板の機械的強度が弱く、熱歪による応力
などが加わった場合、破損しやすいという特性を有して
いる。従って、熱歪を起こさないように昇温、降温時の
温度勾配を制限する必要がある。なお、温度勾配は小さ
いほど良いが、実用的な値は製造コストを考慮して決定
される。
【０１１６】また、高耐電圧サイリスタ１００の温度を
３５０〜４００℃に保持した状態ででイオン照射を行な
うのは、イオン注入によって発生する種々の結晶欠陥の
うち、不安定なものを発生と同時にアニールによって回
復解消させ、再結合中心として機能する比較的安定な複
合欠陥を残すための措置である。このようにすること
で、結晶構造の不必要な崩れを抑制し、導電性を保つ効
果がある。
３５０〜４００℃に保持した状態ででイオン照射を行な
うのは、イオン注入によって発生する種々の結晶欠陥の
うち、不安定なものを発生と同時にアニールによって回
復解消させ、再結合中心として機能する比較的安定な複
合欠陥を残すための措置である。このようにすること
で、結晶構造の不必要な崩れを抑制し、導電性を保つ効
果がある。
【０１１７】また、フルエンス率を１×１０9ｐｃ／ｃ
ｍ2・ｓｅｃ以下に制限するのは、１つのイオンによっ
て発生した種々の結晶欠陥が、アニールによって回復解
消される前に、すなわち所定の緩和時間を経ないうちに
後続のイオンによって更に攪乱され、よりマクロな結晶
欠陥に成長することを防ぐための措置である。このよう
にすることで、合計照射量が等しくてもフルエンス率の
違いに起因して結晶欠陥の構造が相違することが防止さ
れ、結晶欠陥の構造の相違に起因する電気特性の相違を
防止して、製造されるサイリスタの電気特性を均一化す
ることができる。
ｍ2・ｓｅｃ以下に制限するのは、１つのイオンによっ
て発生した種々の結晶欠陥が、アニールによって回復解
消される前に、すなわち所定の緩和時間を経ないうちに
後続のイオンによって更に攪乱され、よりマクロな結晶
欠陥に成長することを防ぐための措置である。このよう
にすることで、合計照射量が等しくてもフルエンス率の
違いに起因して結晶欠陥の構造が相違することが防止さ
れ、結晶欠陥の構造の相違に起因する電気特性の相違を
防止して、製造されるサイリスタの電気特性を均一化す
ることができる。
【０１１８】
【発明の効果】本発明に係る請求項１記載のサイリスタ
の製造方法によれば、第２半導体層内の第１電極よりの
位置および第２電極よりの位置に、第１および第２のイ
オン注入領域が形成されるので、第１のイオン注入領域
の存在により、サイリスタ動作時のオン電圧が低減さ
れ、第２のイオン注入領域の存在によりターンオフ時の
テール電流が低減されるので、オン電圧とターンオフ時
間のトレードオフ関係を改善することができ、高周波
化、低損失化を達成したサイリスタを製造することがで
きる。
の製造方法によれば、第２半導体層内の第１電極よりの
位置および第２電極よりの位置に、第１および第２のイ
オン注入領域が形成されるので、第１のイオン注入領域
の存在により、サイリスタ動作時のオン電圧が低減さ
れ、第２のイオン注入領域の存在によりターンオフ時の
テール電流が低減されるので、オン電圧とターンオフ時
間のトレードオフ関係を改善することができ、高周波
化、低損失化を達成したサイリスタを製造することがで
きる。
【０１１９】本発明に係る請求項２記載のサイリスタの
製造方法によれば、第１および第２のイオン注入領域が
部分的に形成されるので、第１および第２のイオン注入
領域の間には非注入領域が存在することになる。そし
て、第１および第２のイオン注入領域と、非注入領域の
面積の大小によって、少数キャリアのライフタイムを制
御することで、オン電圧およびターンオフ時間の制御が
可能となるので、トレードオフ関係を任意に変更するこ
とができる。
製造方法によれば、第１および第２のイオン注入領域が
部分的に形成されるので、第１および第２のイオン注入
領域の間には非注入領域が存在することになる。そし
て、第１および第２のイオン注入領域と、非注入領域の
面積の大小によって、少数キャリアのライフタイムを制
御することで、オン電圧およびターンオフ時間の制御が
可能となるので、トレードオフ関係を任意に変更するこ
とができる。
【０１２０】本発明に係る請求項３記載のサイリスタの
製造方法によれば、第１および第２のイオン注入領域が
部分的に形成されたサイリスタを実現できる。
製造方法によれば、第１および第２のイオン注入領域が
部分的に形成されたサイリスタを実現できる。
【０１２１】本発明に係る請求項４記載のサイリスタの
製造方法によれば、第１のイオン注入領域が部分的に形
成され、第２のイオン注入領域が全域に渡って形成され
るので、ターンオフ時間を短縮できるとともに、オン電
圧を制御することができるので、オン電圧とターンオフ
時間のトレードオフ関係を改善できるとともに、オン電
圧を制御することにより、トレードオフ関係を任意に変
更することができる。
製造方法によれば、第１のイオン注入領域が部分的に形
成され、第２のイオン注入領域が全域に渡って形成され
るので、ターンオフ時間を短縮できるとともに、オン電
圧を制御することができるので、オン電圧とターンオフ
時間のトレードオフ関係を改善できるとともに、オン電
圧を制御することにより、トレードオフ関係を任意に変
更することができる。
【０１２２】本発明に係る請求項５記載のサイリスタの
製造方法によれば、第１のイオン注入領域が部分的に形
成され、第２のイオン注入領域が全域に渡って形成され
たサイリスタを実現できる。
製造方法によれば、第１のイオン注入領域が部分的に形
成され、第２のイオン注入領域が全域に渡って形成され
たサイリスタを実現できる。
【０１２３】本発明に係る請求項６記載のサイリスタの
製造方法によれば、重イオンの照射比率を１０：１〜
１：１の範囲とすることで、オン電圧とターンオフ時間
のトレードオフ関係を任意の特性に変更できる。
製造方法によれば、重イオンの照射比率を１０：１〜
１：１の範囲とすることで、オン電圧とターンオフ時間
のトレードオフ関係を任意の特性に変更できる。
【０１２４】本発明に係る請求項７記載のサイリスタの
製造方法によれば、遮蔽体の開口部の開口長を１００μ
ｍ以上、開口率を３０％以下とすることで、オン電圧と
ターンオフ時間のトレードオフ関係が最適化され、オン
電圧の低減に伴ってターンオフ時間が長くなることが抑
制される。
製造方法によれば、遮蔽体の開口部の開口長を１００μ
ｍ以上、開口率を３０％以下とすることで、オン電圧と
ターンオフ時間のトレードオフ関係が最適化され、オン
電圧の低減に伴ってターンオフ時間が長くなることが抑
制される。
【０１２５】本発明に係る請求項８記載のサイリスタの
製造方法によれば、第１および第２のイオン注入領域が
全域に渡って形成されるので、オン電圧を低減するとと
もに、ターンオフ時間を短縮できるので、オン電圧とタ
ーンオフ時間のトレードオフ関係を改善することができ
る。
製造方法によれば、第１および第２のイオン注入領域が
全域に渡って形成されるので、オン電圧を低減するとと
もに、ターンオフ時間を短縮できるので、オン電圧とタ
ーンオフ時間のトレードオフ関係を改善することができ
る。
【０１２６】本発明に係る請求項９記載のサイリスタの
製造方法によれば、重イオンの照射比率を０．５：１〜
１：１の範囲とすることで、主にオン電圧を改善する
か、主にターンオフ時間を改善するかを選択できる、オ
ン電圧とターンオフ時間のトレードオフ関係を任意の特
性に変更できる。
製造方法によれば、重イオンの照射比率を０．５：１〜
１：１の範囲とすることで、主にオン電圧を改善する
か、主にターンオフ時間を改善するかを選択できる、オ
ン電圧とターンオフ時間のトレードオフ関係を任意の特
性に変更できる。
【０１２７】本発明に係る請求項１０記載のサイリスタ
の製造方法によれば、重イオンとして、Ｎｅ、Ａｒ、Ｋ
ｒ、Ｃ、Ｓｉ、Ｇｅの何れかを注入するので、第２半導
体層がシリコン層である場合に、反応断面積が増大する
といった問題がなく、飛程位置に達するまでのエネルギ
ー減衰が少なくなる。従って、飛程位置までに発生する
結晶欠陥の発生量が抑制され、結晶欠陥分布の局所性を
維持でき、少数キャリアのライフタイムの制御性の低下
を防止することができる。また、重イオンの所定のエネ
ルギーを、１００ＭｅＶ以上とするので、高耐電圧化に
伴って第１および第３の半導体層が厚くなったサイリス
タにおいても、第１および第３半導体層を通過して、第
３半導体層の所定位置に重イオンを注入できる。また、
重イオンの合計照射量を２×１０9〜２×１０11／ｃｍ2
の範囲とすることで、イオン注入に要する時間が大幅に
低減され、ひいてはサイリスタの製造コストを低下する
ことができる。
の製造方法によれば、重イオンとして、Ｎｅ、Ａｒ、Ｋ
ｒ、Ｃ、Ｓｉ、Ｇｅの何れかを注入するので、第２半導
体層がシリコン層である場合に、反応断面積が増大する
といった問題がなく、飛程位置に達するまでのエネルギ
ー減衰が少なくなる。従って、飛程位置までに発生する
結晶欠陥の発生量が抑制され、結晶欠陥分布の局所性を
維持でき、少数キャリアのライフタイムの制御性の低下
を防止することができる。また、重イオンの所定のエネ
ルギーを、１００ＭｅＶ以上とするので、高耐電圧化に
伴って第１および第３の半導体層が厚くなったサイリス
タにおいても、第１および第３半導体層を通過して、第
３半導体層の所定位置に重イオンを注入できる。また、
重イオンの合計照射量を２×１０9〜２×１０11／ｃｍ2
の範囲とすることで、イオン注入に要する時間が大幅に
低減され、ひいてはサイリスタの製造コストを低下する
ことができる。
【０１２８】本発明に係る請求項１１記載のサイリスタ
の製造方法によれば、サイリスタの温度を、５℃／ｍｉ
ｎ以下の温度勾配で昇温し、５℃／ｍｉｎ以下の温度勾
配で降温するので、熱歪の発生を防止して、サイリスタ
の破損を防止することができる。また、サイリスタの温
度を３５０〜４００℃に維持した状態でイオン照射を行
うことにより、イオン注入によって発生する種々の結晶
欠陥のうち、不安定なものを発生と同時にアニールによ
って回復解消させ、再結合中心として機能する比較的安
定な複合欠陥を残すことができ、結晶構造の不必要な崩
れを抑制し、導電性を保つことができる。また、フルエ
ンス率を１×１０9ｐｃ／ｃｍ2・ｓｅｃ以下に制限する
ことで、１つのイオンによって発生した種々の結晶欠陥
が、アニールによって回復解消される前に、後続のイオ
ンによって更に攪乱され、よりマクロな結晶欠陥に成長
することことを防止でき、合計照射量が等しくてもフル
エンス率の違いに起因して結晶欠陥の構造が相違するこ
とが防止され、結晶欠陥の構造の相違に起因する電気特
性の相違を防止して、電気特性が均一化なサイリスタを
製造することができる。
の製造方法によれば、サイリスタの温度を、５℃／ｍｉ
ｎ以下の温度勾配で昇温し、５℃／ｍｉｎ以下の温度勾
配で降温するので、熱歪の発生を防止して、サイリスタ
の破損を防止することができる。また、サイリスタの温
度を３５０〜４００℃に維持した状態でイオン照射を行
うことにより、イオン注入によって発生する種々の結晶
欠陥のうち、不安定なものを発生と同時にアニールによ
って回復解消させ、再結合中心として機能する比較的安
定な複合欠陥を残すことができ、結晶構造の不必要な崩
れを抑制し、導電性を保つことができる。また、フルエ
ンス率を１×１０9ｐｃ／ｃｍ2・ｓｅｃ以下に制限する
ことで、１つのイオンによって発生した種々の結晶欠陥
が、アニールによって回復解消される前に、後続のイオ
ンによって更に攪乱され、よりマクロな結晶欠陥に成長
することことを防止でき、合計照射量が等しくてもフル
エンス率の違いに起因して結晶欠陥の構造が相違するこ
とが防止され、結晶欠陥の構造の相違に起因する電気特
性の相違を防止して、電気特性が均一化なサイリスタを
製造することができる。
【０１２９】本発明に係る請求項１２記載のサイリスタ
によれば、第２半導体層内の第１電極よりの位置および
第２電極よりの位置に、第１および第２のイオン注入領
域が形成されるので、第１のイオン注入領域の存在によ
り、サイリスタ動作時のオン電圧が低減され、第２のイ
オン注入領域の存在によりターンオフ時のテール電流が
低減されるので、オン電圧とターンオフ時間のトレード
オフ関係を改善することができ、高周波化、低損失化を
達成したサイリスタが得られる。
によれば、第２半導体層内の第１電極よりの位置および
第２電極よりの位置に、第１および第２のイオン注入領
域が形成されるので、第１のイオン注入領域の存在によ
り、サイリスタ動作時のオン電圧が低減され、第２のイ
オン注入領域の存在によりターンオフ時のテール電流が
低減されるので、オン電圧とターンオフ時間のトレード
オフ関係を改善することができ、高周波化、低損失化を
達成したサイリスタが得られる。
【０１３０】本発明に係る請求項１３記載のサイリスタ
によれば、第１および第２のイオン注入領域が部分的に
形成されているので、第１および第２のイオン注入領域
の間には非注入領域が存在している。そして、第１およ
び第２のイオン注入領域と、非注入領域の大小を制御す
ることでトレードオフ関係を任意に変更でき、高周波
化、あるいは低損失化などユーザーのニーズに対応した
サイリスタが得られる。
によれば、第１および第２のイオン注入領域が部分的に
形成されているので、第１および第２のイオン注入領域
の間には非注入領域が存在している。そして、第１およ
び第２のイオン注入領域と、非注入領域の大小を制御す
ることでトレードオフ関係を任意に変更でき、高周波
化、あるいは低損失化などユーザーのニーズに対応した
サイリスタが得られる。
【０１３１】本発明に係る請求項１４記載のサイリスタ
の製造方法によれば、第１のイオン注入領域が部分的に
形成され、第２のイオン注入領域が全域に渡って形成さ
れているので、ターンオフ時間を短縮できるとともに、
オン電圧を制御してトレードオフ関係を任意に変更する
ことで、高周波化、あるいは低損失化などユーザーのニ
ーズに対応したサイリスタが得られる。
の製造方法によれば、第１のイオン注入領域が部分的に
形成され、第２のイオン注入領域が全域に渡って形成さ
れているので、ターンオフ時間を短縮できるとともに、
オン電圧を制御してトレードオフ関係を任意に変更する
ことで、高周波化、あるいは低損失化などユーザーのニ
ーズに対応したサイリスタが得られる。
【０１３２】本発明に係る請求項１５記載のサイリスタ
の製造方法によれば、第１および第２のイオン注入領域
が全域に渡って形成されるので、オン電圧を低減すると
ともに、ターンオフ時間を短縮できるので、オン電圧と
ターンオフ時間のトレードオフ関係を改善することがで
き、高周波化、低損失化を達成したサイリスタが得られ
る。
の製造方法によれば、第１および第２のイオン注入領域
が全域に渡って形成されるので、オン電圧を低減すると
ともに、ターンオフ時間を短縮できるので、オン電圧と
ターンオフ時間のトレードオフ関係を改善することがで
き、高周波化、低損失化を達成したサイリスタが得られ
る。
【０１３３】本発明に係る請求項１６記載のサイリスタ
の製造方法によれば、重イオンが、Ｎｅ、Ａｒ、Ｋｒ、
Ｃ、Ｓｉ、Ｇｅの何れかであるので、第２半導体層がシ
リコン層である場合に、注入時に反応断面積が増大する
といった問題がないので、注入位置までに結晶欠陥が多
数存在することがなく、結晶欠陥分布の局所性が保たれ
るので、少数キャリアのライフタイムの制御性の低下が
防止され、所望の特性を有したサイリスタが得られる。
の製造方法によれば、重イオンが、Ｎｅ、Ａｒ、Ｋｒ、
Ｃ、Ｓｉ、Ｇｅの何れかであるので、第２半導体層がシ
リコン層である場合に、注入時に反応断面積が増大する
といった問題がないので、注入位置までに結晶欠陥が多
数存在することがなく、結晶欠陥分布の局所性が保たれ
るので、少数キャリアのライフタイムの制御性の低下が
防止され、所望の特性を有したサイリスタが得られる。
【図１】 高耐電圧サイリスタの構成を示す平面図であ
る。
る。
【図２】 高耐電圧サイリスタの構成を示す断面図であ
る。
る。
【図３】 本発明に係る実施の形態１を説明する図であ
る。
る。
【図４】 カソード側から全面に渡ってイオン注入を行
った場合のターンオフ電流の経時特性を示す図である。
った場合のターンオフ電流の経時特性を示す図である。
【図５】 アノード側から全面に渡ってイオン注入を行
った場合のターンオフ電流の経時特性を示す図である。
った場合のターンオフ電流の経時特性を示す図である。
【図６】 シミュレーションによって得られた部分照射
パターンに対するターンオフ時間との関係を示す図であ
る。
パターンに対するターンオフ時間との関係を示す図であ
る。
【図７】 開口率の算出方法を説明する図である。
【図８】 本発明に係る実施の形態２を説明する図であ
る。
る。
【図９】 重イオンの照射比率の変更に対するオン電圧
とターンオフ時間のトレードオフ関係の変化の状態を示
す図である。
とターンオフ時間のトレードオフ関係の変化の状態を示
す図である。
【図１０】 本発明に係る実施の形態３を説明する図で
ある。
ある。
【図１１】 両面全面注入を行った場合の合計照射量Φ
totとオン電圧Ｖonの関係を示す図である。
totとオン電圧Ｖonの関係を示す図である。
【図１２】 両面全面注入を行った場合のオン電圧と逆
回復電荷量とのトレードオフ関係を示す図である。
回復電荷量とのトレードオフ関係を示す図である。
【図１３】 高エネルギー重イオンビーム注入を行う場
合の熱履歴シーケンスを示す図である。
合の熱履歴シーケンスを示す図である。
【図１４】 従来の方法により得られた、飛程位置Ｄll
とターンオフ時のスパイク電圧ＶDSPとエネルギー損失
Ｅoffとの関係を示す図である。
とターンオフ時のスパイク電圧ＶDSPとエネルギー損失
Ｅoffとの関係を示す図である。
【図１５】 従来のＧＴＯの部分構成を示す図である。
【図１６】 加速エネルギーの差異によるシリコン中で
のエネルギー減衰プロファイルの差異を説明する図であ
る。
のエネルギー減衰プロファイルの差異を説明する図であ
る。
【図１７】 加速エネルギーの差異によるシリコン中で
のエネルギー減衰プロファイルの差異を説明する図であ
る。
のエネルギー減衰プロファイルの差異を説明する図であ
る。
１０ 高エネルギー重イオンビーム、１１ イオン注入
領域、１２ 非注入領域、１０１ Ｎ-シリコン基板
（第２半導体層）、１０２ Ｐ+拡散層（第１半導体
層）、１０３ Ｐ拡散層（第３半導体層）、１０４ Ｎ
+拡散領域（第４半導体層）、１０５ アノード電極
（第２電極）、１０６ カソード電極（第１電極）、１
０７ ゲート電極、１１０〜１３０ 遮蔽体。
領域、１２ 非注入領域、１０１ Ｎ-シリコン基板
（第２半導体層）、１０２ Ｐ+拡散層（第１半導体
層）、１０３ Ｐ拡散層（第３半導体層）、１０４ Ｎ
+拡散領域（第４半導体層）、１０５ アノード電極
（第２電極）、１０６ カソード電極（第１電極）、１
０７ ゲート電極、１１０〜１３０ 遮蔽体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 洋右 群馬県高崎市綿貫町1233 日本原子力研究 所 高崎研究所内 (72)発明者 吉川 正人 群馬県高崎市綿貫町1233 日本原子力研究 所 高崎研究所内 (72)発明者 大島 武 群馬県高崎市綿貫町1233 日本原子力研究 所 高崎研究所内
Claims (16)
- 【請求項１】 第１導電型の第１半導体層、第２導電型
の第２半導体層、第１導電型の第３半導体層が順に積層
され、該第３半導体層の表面内に、選択的に形成された
第２導電型の第４半導体層を有し、前記第３半導体層の
みに接して設けられたゲート電極と、少なくとも前記第
４半導体層に接して設けられた第１電極と、前記第１半
導体層のみに接して設けられた第２電極とを備えたサイ
リスタの製造方法であって、 (ａ)前記第１電極側から所定のエネルギーを有する重イ
オンを照射し、前記第２半導体層内の前記第１電極より
の位置に、少数キャリアの寿命を短縮する第１のイオン
注入領域を形成する工程と、 (ｂ)前記第２電極側から前記所定のエネルギーを有する
重イオンを照射し、前記第２半導体層内の前記第２電極
よりの位置に、少数キャリアの寿命を短縮する第２のイ
オン注入領域を形成する工程とを備えるサイリスタの製
造方法。 - 【請求項２】 前記工程(ａ)および(ｂ)は、 前記第１および第２のイオン注入領域を部分的に形成す
る工程をそれぞれ備える請求項１記載のサイリスタの製
造方法。 - 【請求項３】 前記工程(ａ)は、 (ａ−１)前記第１電極の上部に所定の開口パターンを有
する遮蔽体を配設する工程と、 (ａ−２)前記遮蔽体の上部から、前記重イオンを照射し
て前記第１のイオン注入領域を部分的に形成する工程を
有し、 前記工程(ｂ)は、 (ｂ−１)前記第２電極の上部に所定の開口パターンを有
する遮蔽体を配設する工程と、 (ｂ−２)前記遮蔽体の上部から、前記重イオンを照射し
て前記第２のイオン注入領域を部分的に形成する工程を
有する、請求項２記載のサイリスタの製造方法。 - 【請求項４】 前記工程(ａ)は、 前記第１のイオン注入領域を部分的に形成する工程を備
え、 前記工程(ｂ)は、 前記第２のイオン注入領域を全域的に形成する工程を備
える請求項１記載のサイリスタの製造方法。 - 【請求項５】 前記工程(ａ)は、 (ａ−１)前記第１電極の上部に所定の開口パターンを有
する遮蔽体を配設する工程と、 (ａ−２)前記遮蔽体の上部から、前記重イオンを照射し
て前記第１のイオン注入領域を部分的に形成する工程を
有し、 前記工程(ｂ)は、 (ｂ−３)前記第２電極側から、前記重イオンを全面に照
射して前記第２のイオン注入領域を全域に渡って形成す
る工程を有する、請求項４記載のサイリスタの製造方
法。 - 【請求項６】 前記遮蔽体の上部から照射される前記重
イオンと、前記第２電極側から照射される前記重イオン
の照射比率は、１０：１〜１：１の範囲である請求項５
記載のサイリスタの製造方法。 - 【請求項７】 前記遮蔽体は開口部を複数有し、その開
口長は１００μｍ以上であって、 前記所定の開口パターンは開口率が３０％以下となるよ
うに前記開口部が配設されている請求項３または請求項
５記載のサイリスタの製造方法。 - 【請求項８】 前記工程(ａ)は、 (ａ−３)前記第１電極側から、前記重イオンを全面に照
射して前記第１のイオン注入領域を全域に渡って形成す
る工程を有し、 前記工程(ｂ)は、 (ｂ−３)前記第２電極側から、前記重イオンを全面に照
射して前記第２のイオン注入領域を全域に渡って形成す
る工程を有する、請求項１記載のサイリスタの製造方
法。 - 【請求項９】 前記第１電極側から照射される前記重イ
オンと、前記第２電極側から照射される前記重イオンの
照射比率は、０．５：１〜１：１の範囲である請求項８
記載のサイリスタの製造方法。 - 【請求項１０】 前記重イオンは、Ｎｅ、Ａｒ、Ｋｒ、
Ｃ、Ｓｉ、Ｇｅの何れかであって、 前記重イオンの前記所定のエネルギーは、１００ＭｅＶ
以上であって、 前記第１電極側および前記第２電極側から照射される前
記重イオンの合計照射量は、２×１０9〜２×１０11／
ｃｍ2の範囲である請求項１記載のサイリスタの製造方
法。 - 【請求項１１】 前記工程(ａ)および(ｂ)は、 前記重イオンの照射に先だって、前記サイリスタの温度
を、５℃／ｍｉｎ以下の温度勾配で昇温し、前記重イオ
ンの照射中は、前記サイリスタの温度を３５０〜４００
℃に維持する工程と、 前記第１電極側および前記第２電極側から照射される前
記重イオンのフルエンス率が１×１０9ｐｃ／ｃｍ2・ｓ
ｅｃ以下となるように前記重イオンを照射する工程と、 前記重イオンの照射後、前記サイリスタの温度を、５℃
／ｍｉｎ以下の温度勾配で降温する工程とをさらに含む
請求項１記載のサイリスタの製造方法。 - 【請求項１２】 第１導電型の第１半導体層、第２導電
型の第２半導体層、第１導電型の第３半導体層が順に積
層され、該第３半導体層の表面内に、選択的に形成され
た第２導電型の第４半導体層を有し、前記第３半導体層
のみに接して設けられたゲート電極と、少なくとも前記
第４半導体層に接して設けられた第１電極と、前記第１
半導体層のみに接して設けられた第２電極とを備えたサ
イリスタにおいて、 前記第２半導体層内の前記第１電極よりの位置に重イオ
ンを注入して形成された、少数キャリアの寿命を短縮す
る第１のイオン注入領域と、 前記第２半導体層内の前記第２電極よりの位置に重イオ
ンを注入して形成された、少数キャリアの寿命を短縮す
る第２のイオン注入領域とを備えることを特徴とするサ
イリスタ。 - 【請求項１３】 前記第１および第２のイオン注入領域
は、ともに部分的に形成されていることを特徴とする請
求項１２記載のサイリスタ。 - 【請求項１４】 前記第１のイオン注入領域は部分的に
形成され、 前記第２のイオン注入領域は全域的に形成されているこ
とを特徴とする請求項１２記載のサイリスタ。 - 【請求項１５】 前記第１および第２のイオン注入領域
は、ともに全域的に形成されていることを特徴とする請
求項１２記載のサイリスタ。 - 【請求項１６】 前記重イオンは、Ｎｅ、Ａｒ、Ｋｒ、
Ｃ、Ｓｉ、Ｇｅの何れかである請求項１３〜請求項１５
の何れかに記載のサイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06136496A JP3394383B2 (ja) | 1996-03-18 | 1996-03-18 | サイリスタの製造方法およびサイリスタ |
| EP97104524A EP0797257B1 (en) | 1996-03-18 | 1997-03-17 | Thyristor with reduced minority carrier lifetime and method of producing the same |
| US08/818,886 US6163040A (en) | 1996-03-18 | 1997-03-17 | Thyristor manufacturing method and thyristor |
| DE69729905T DE69729905T2 (de) | 1996-03-18 | 1997-03-17 | Thyristor mit reduzierter Minoritätsträger-Lebensdauer und Verfahren zur Herstellung desselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06136496A JP3394383B2 (ja) | 1996-03-18 | 1996-03-18 | サイリスタの製造方法およびサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260640A true JPH09260640A (ja) | 1997-10-03 |
| JP3394383B2 JP3394383B2 (ja) | 2003-04-07 |
Family
ID=13169046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06136496A Expired - Fee Related JP3394383B2 (ja) | 1996-03-18 | 1996-03-18 | サイリスタの製造方法およびサイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6163040A (ja) |
| EP (1) | EP0797257B1 (ja) |
| JP (1) | JP3394383B2 (ja) |
| DE (1) | DE69729905T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472692B1 (en) * | 1998-09-10 | 2002-10-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6943382B2 (en) | 2003-03-19 | 2005-09-13 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| US9608128B2 (en) * | 2000-09-29 | 2017-03-28 | Infineon Technologies Ag | Body of doped semiconductor material having scattering centers of non-doping atoms of foreign matter disposed between two layers of opposing conductivities |
| JP2017183403A (ja) * | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69842207D1 (en) * | 1998-06-01 | 2011-05-12 | Mitsubishi Electric Corp | Diode |
| DE10048345A1 (de) * | 2000-09-29 | 2002-05-16 | Eupec Gmbh & Co Kg | Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge |
| JP4539011B2 (ja) * | 2002-02-20 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置 |
| DE102004004045B4 (de) | 2004-01-27 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung |
| JP5358189B2 (ja) * | 2006-01-20 | 2013-12-04 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 酸素含有半導体ウェハの処理方法 |
| DE102006046844B4 (de) * | 2006-10-02 | 2013-08-01 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leistungshalbleiterbauelements |
| US7687891B2 (en) * | 2007-05-14 | 2010-03-30 | Infineon Technologies Ag | Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type |
| CN102779840B (zh) * | 2012-07-18 | 2014-10-15 | 电子科技大学 | 一种具有终端深能级杂质层的igbt |
| CN102779848A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有深能级掺杂元素漂移区的晶闸管 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4056408A (en) * | 1976-03-17 | 1977-11-01 | Westinghouse Electric Corporation | Reducing the switching time of semiconductor devices by nuclear irradiation |
| DE3117202A1 (de) * | 1981-04-30 | 1982-11-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum einstellen der lebensdauer der minoritaetsladungstraeger in halbleiterschaltern mit protonenstrahlen |
| US4752818A (en) * | 1985-09-28 | 1988-06-21 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with multiple recombination center layers |
| JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
| US5510274A (en) * | 1987-08-19 | 1996-04-23 | Mitsubishi Denki Kabushiki Kaisha | Method of controlling a carrier lifetime in a semiconductor switching device |
| JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
| US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
| JPH03245569A (ja) * | 1990-02-23 | 1991-11-01 | Toshiba Corp | 半導体装置の製造方法 |
| US5160958A (en) * | 1990-03-14 | 1992-11-03 | Minolta Camera Co., Ltd. | Image projecting apparatus |
| WO1992017907A1 (de) * | 1991-03-27 | 1992-10-15 | Siemens Aktiengesellschaft | Thyristor mit einstellbarer kippspannung und verfahren zu seiner herstellung |
| DE4223914C2 (de) * | 1992-06-30 | 1996-01-25 | Fraunhofer Ges Forschung | Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke |
| US5981981A (en) * | 1993-10-13 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a bipolar structure |
| JP2883017B2 (ja) * | 1995-02-20 | 1999-04-19 | ローム株式会社 | 半導体装置およびその製法 |
-
1996
- 1996-03-18 JP JP06136496A patent/JP3394383B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-17 EP EP97104524A patent/EP0797257B1/en not_active Expired - Lifetime
- 1997-03-17 DE DE69729905T patent/DE69729905T2/de not_active Expired - Lifetime
- 1997-03-17 US US08/818,886 patent/US6163040A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472692B1 (en) * | 1998-09-10 | 2002-10-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US9608128B2 (en) * | 2000-09-29 | 2017-03-28 | Infineon Technologies Ag | Body of doped semiconductor material having scattering centers of non-doping atoms of foreign matter disposed between two layers of opposing conductivities |
| US6943382B2 (en) | 2003-03-19 | 2005-09-13 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| US7301178B2 (en) | 2003-03-19 | 2007-11-27 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| US7307289B2 (en) | 2003-03-19 | 2007-12-11 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| JP2017183403A (ja) * | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0797257A3 (en) | 1999-08-18 |
| EP0797257B1 (en) | 2004-07-21 |
| DE69729905T2 (de) | 2005-08-25 |
| DE69729905D1 (de) | 2004-08-26 |
| US6163040A (en) | 2000-12-19 |
| EP0797257A2 (en) | 1997-09-24 |
| JP3394383B2 (ja) | 2003-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11569092B2 (en) | Semiconductor device | |
| JP6515990B2 (ja) | 半導体装置 | |
| US7569914B2 (en) | Semiconductor devices and method of manufacturing them | |
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20170373141A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3394383B2 (ja) | サイリスタの製造方法およびサイリスタ | |
| US5017508A (en) | Method of annealing fully-fabricated, radiation damaged semiconductor devices | |
| US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
| US20050035405A1 (en) | Vertical power semiconductor component | |
| US10497570B2 (en) | Method for manufacturing semiconductor device having buffer layer | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| US5292672A (en) | Method of manufacturing an insulated gate bipolar transistor | |
| US5717244A (en) | Semiconductor device having layers with varying lifetime characteristics | |
| KR20130129961A (ko) | 태양 전지 제조에서 고체 상태 에피택셜 재성장을 위한 직류 이온 주입 | |
| JPH1050724A (ja) | 半導体装置 | |
| JP5080744B2 (ja) | 半導体デバイス及びその製造方法 | |
| EP0767500A2 (en) | Power semiconductor device with lattice defects | |
| EP0030370B1 (en) | Ion implanted reverse-conducting thyristor | |
| JPH01162368A (ja) | 半導体装置 | |
| CN111739930B (zh) | 一种抗电离辐射加固的mos栅控晶闸管 | |
| US20110233731A1 (en) | Semiconductor device and method of producing the same | |
| JPS63205958A (ja) | 静電誘導サイリスタ | |
| JP5707765B2 (ja) | 半導体装置の製造方法 | |
| JPH06216400A (ja) | 半導体装置 | |
| CN116547788A (zh) | 半导体装置的制造方法以及半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |