JP5707765B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5707765B2
JP5707765B2 JP2010169690A JP2010169690A JP5707765B2 JP 5707765 B2 JP5707765 B2 JP 5707765B2 JP 2010169690 A JP2010169690 A JP 2010169690A JP 2010169690 A JP2010169690 A JP 2010169690A JP 5707765 B2 JP5707765 B2 JP 5707765B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
oxygen
mask
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010169690A
Other languages
English (en)
Other versions
JP2012033568A (ja
Inventor
真也 岩崎
真也 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010169690A priority Critical patent/JP5707765B2/ja
Publication of JP2012033568A publication Critical patent/JP2012033568A/ja
Application granted granted Critical
Publication of JP5707765B2 publication Critical patent/JP5707765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、酸素・空孔欠陥が形成された半導体層を備える半導体装置の製造方法に関する。
半導体装置のスイッチング特性を改善するために、半導体層に結晶欠陥を形成する技術が開発されている。結晶欠陥のエネルギー準位は、電子と正孔の再結合中心である。このため、半導体層に結晶欠陥を形成すると、キャリアのライフタイムを制御することが可能となり、半導体装置のスイッチング特性を改善することができる。
特許文献1には、結晶欠陥の中でも酸素と空孔が結合した酸素・空孔欠陥を形成する技術が開示されている。特許文献1の技術では、半導体層の所定深さに酸素を予め導入した後に、電子線等の荷電粒子を照射して空孔を形成し、酸素・空孔欠陥を半導体層の所定深さに形成する。特許文献1の技術では、サイクロトロン加速装置又はバンデグラフ加速装置を利用して、半導体層の所定深さに酸素を導入する。
ところで、半導体装置によっては、半導体層の所定深さの面内において、結晶欠陥の密度を変動させたいことがある。例えば、特許文献2には、IGBTとダイオードが混在した半導体装置において、半導体層の所定深さのうちのダイオード領域に多量の結晶欠陥を選択的に形成する技術が開示されている。ダイオード領域に多量の結晶欠陥を選択的に形成することで、IGBT領域におけるオン抵抗の増大が抑えられ、スイッチング特性とオン抵抗の双方を改善することができる。
特開2007−266103号公報 特開2008−192737号公報
特許文献1の技術を利用して半導体層の所定深さの面内の一部に酸素を導入するためには、酸素を遮蔽するためのマスクを半導体層の表面にパターニングする必要がある。例えば、半導体層の深い位置に酸素を導入したい場合、加速された酸素を遮蔽するためには、厚いマスクを半導体層の表面にパターニングしなければならない。このような厚いマスクを形成するのは困難であり、実用的ではない。厚いマスクを形成するのに代えて、半導体層の浅い位置に酸素を導入した後に、半導体層の深い位置まで酸素を熱拡散させることが考えられる。熱拡散によって半導体層の深い位置にまで必要な濃度の酸素を導入するためには、半導体層の浅い位置に予め導入される酸素の濃度が極めて濃くなければならない。しかしながら、酸素が必要とされる深さ及び必要とされる酸素の濃度によっては、半導体層の浅い位置に導入しなければならない酸素が固溶限界を超えることとなり、この方法もまた現実的ではない。
本明細書では、半導体層の所定の深さの面内において、酸素・空孔欠陥の密度を変動させることができる製造方法を提供することを目的としている。
本明細書で開示される技術では、酸素を導入したい範囲に対応する半導体層の表面に熱酸化膜を選択的に形成することを特徴としている。半導体層の表面に形成された熱酸化膜は、半導体層の表層部への酸素の供給源として働くことができる。このため、熱酸化工程では、半導体層の表層部への酸素の導入と導入された酸素の拡散が連続的に生じることにより、半導体層の深い位置に高濃度の酸素を導入することができる。本明細書で開示される技術によると、所望の深さに必要な濃度の酸素を容易に導入することができる。
本明細書で開示される半導体装置の製造方法は、マスク形成工程と熱酸化膜形成工程と除去工程と荷電粒子照射工程とを備えている。マスク形成工程では、半導体層の表面の第1範囲にマスクを形成する。熱酸化膜形成工程では、マスクを残存させた状態で、半導体層の表面の第1範囲とは異なる第2範囲に、酸素ガス雰囲気下で熱酸化膜を形成する。除去工程では、マスクと熱酸化膜を除去する。荷電粒子照射工程では、半導体層に向けて荷電粒子を照射する。この製造方法によると、半導体層のうちの第2範囲に対応する部分に第1範囲に対応する部分に比較して酸素を高濃度に導入することができる。さらに、荷電粒子照射工程を実施することで、半導体層のうちの第2範囲に対応する部分に酸素・空孔欠陥を高密度に形成することができる。
本明細書で開示される製造方法は、マスクが窒化シリコン膜であるのが望ましい。窒化シリコン膜は、熱酸化処理工程において、酸素が半導体層の表層部に導入されるのを効果的に抑制することができる。また、窒化シリコンは緻密な結晶構造を有しており、熱に対して安定である。このため、窒化シリコンのマスクは、熱酸化処理工程での破損が抑制される。
本明細書で開示される製造方法では、第1範囲に対応する半導体層内にIGBT構造を形成する工程と、第2範囲に対応する半導体層内にダイオード構造を形成する工程をさらに備えるのが望ましい。これにより、IGBT構造が形成されている範囲の酸素・空孔欠陥の密度が小さく、ダイオード構造が形成されている範囲の酸素・空孔欠陥の密度が大きい半導体装置が製造される。
本明細書で開示される技術によると、半導体層の所定深さの面内において、酸素・空孔欠陥の密度を変動させることができる。
図1は、半導体装置の要部断面図を模式的に示す。 図2は、ライフタイム制御領域を形成する方法の概要を示す。 図3は、ライフタイム制御領域の形成過程における半導体層の要部拡大断面図を示す(1)。 図4は、ライフタイム制御領域の形成過程における半導体層の要部拡大断面図を示す(2)。 図5は、ライフタイム制御領域の形成過程における半導体層の要部拡大断面図を示す(3)。
本明細書で開示される技術の特徴を整理しておく。
(第1特徴)本明細書で開示される半導体装置では、酸素・空孔欠陥を高密度に含むライフタイム制御領域が、半導体層の所定深さの面内の一部に形成されている。一例では、ライフタイム制御領域が選択的に形成される範囲は、IGBT領域とダイオード領域が混在した半導体装置におけるダイオード領域である。また、他の一例では、ライフタイム制御領域が選択的に形成される範囲は、素子領域とその素子領域の周囲に設けられている終端耐圧領域のうちの素子領域である。なお、ここでいう素子領域とは、電流の導通状態と非導通状態を制御するために、複数の拡散領域が形成されている範囲をいい、典型的にはゲート電極又はアノード電極が形成されている範囲をいう。
(第2特徴)半導体層の表層部への酸素の導入を抑制するマスクには、様々な材料を用いることができる。どのような材料のマスクであっても、半導体層の表面にマスクが形成されていれば、半導体層を熱酸化したときに、マスクが形成されている範囲の半導体層の表層部の酸素濃度は、マスクが形成されていない範囲の半導体層の表層部の酸素濃度よりも薄くなる。例えば、マスクが半導体層の同一材料であっても、拡散後の酸素の厚み方向の濃度分布を考慮すると、マスクの厚みによってマスクが形成されている範囲の半導体層の表層部の酸素濃度は、マスクが形成されていない範囲の半導体層の表層部の酸素濃度よりも薄くなる。この結果、半導体層の所定深さの面内において、マスクが形成された範囲の酸素・空孔欠陥の密度は高く、マスクが形成されなかった範囲の酸素・空孔欠陥の密度は低くなる。なお、導入される酸素の濃度をさらに低下させるために、マスクに用いられる材料は、酸素の拡散係数が半導体層における酸素の拡散係数よりも大きいものが望ましい。一例では、マスクに用いられる材料は、窒化シリコン又は酸化アルミニウムが望ましい。
(第3特徴)半導体層に空孔を形成するために用いられる荷電粒子には、ヘリウムイオン、電子線、プロトン又はデュトロンを用いることができる。
(第4特徴)半導体層の深い位置に酸素を導入するために、熱酸化処理を実施した後に、不活性ガス雰囲気下で熱処理を実施してもよい。
図1に示されるように、半導体装置10は、ダイオード領域20とIGBT領域40が混在した半導体層12を備えている。半導体装置10では、ダイオード領域20がフリーホイールダイオードとして利用されており、IGBT領域40がオフのときに、負荷電流を還流させる。一例では、半導体装置10は、車載用の3相インバータ回路を構成する6つのトランジスタの1つとして用いられており、図示しない交流モータに接続されている。PWM(Pulse Width Modulation)方式でON/OFF制御される半導体装置10では、IGBT領域40がオフのとき、ダイオード領域20を介して交流モータに向けて還流電流が流れる。一例では、IGBT領域40は、半導体層12を平面視したときに、ダイオード領域20の周囲を一巡するように形成されていてもよい。あるいは、ダイオード領域20とIGBT領域40は、半導体層12を平面視したときに、少なくとも一方向に繰返し配置されていてもよい。
半導体装置10は、半導体層12の裏面に形成されている共通電極60と、半導体層12の表面に形成されているアノード電極28及びエミッタ電極48を備えている。共通電極60は、ダイオード領域20とIGBT領域40の双方に亘って形成されており、ダイオードにおけるカソード電極であり、IGBTにおけるコレクタ電極である。アノード電極28は、ダイオード領域20に対応して形成されている。エミッタ電極48は、IGBT領域40に対応して形成されている。なお、必要に応じて、アノード電極28とエミッタ電極48を一枚の共通電極としてもよい。
半導体装置10はさらに、半導体層12のダイオード領域20に対応した部位に、n型のカソード領域22と、n型の中間領域24と、p型のアノード領域26を備えている。本明細書では、これらのカソード領域22と中間領域24とアノード領域26をダイオード構造という。
カソード領域22は、例えば、イオン注入技術を利用して、半導体層12の裏層部に形成されている。カソード領域22の不純物濃度は濃く、共通電極60にオーミック接触している。
中間領域24は、カソード領域22とアノード領域26の間に設けられている。中間領域24は、低濃度中間領域24aとバッファ領域24bを備えている。低濃度中間領域24aとバッファ領域24bは、不純物濃度が異なっており、低濃度中間領域24aの不純物濃度がバッファ領域24bよりも薄い。低濃度中間領域24aは、半導体層12に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である、バッファ領域24bは、例えば、イオン注入技術を利用して形成されている。
アノード領域26は、例えば、イオン注入技術を利用して、半導体層12の表層部に形成されている。アノード領域26は、複数の高濃度アノード領域26aと、その複数の高濃度アノード領域26aを取囲む低濃度アノード領域26bを備えている。複数の高濃度アノード領域26aは、半導体層12の表層部に分散して配置されている。複数の高濃度アノード領域26aの不純物濃度は濃く、アノード電極28にオーミック接触している。低濃度アノード領域26bの不純物濃度は、高濃度アノード領域26aより薄い。なお、この例に代えて、低濃度アノード領域26bは、隣合う高濃度アノード領域26a間にのみ設けられていてもよい。アノード領域26の形態は、ダイオード領域20に所望する特性に応じて、様々な形態を採用することができる。
半導体装置10はさらに、半導体層12のIGBT領域40に対応した部位に、p型のコレクタ領域42と、n型のドリフト領域44と、p型のボディ領域46と、n型のエミッタ領域47を備えている。本明細書では、これらコレクタ領域42とドリフト領域44とボディ領域46とエミッタ領域47をIGBT構造という。
コレクタ領域42は、例えば、イオン注入技術を利用して、半導体層12の裏層部に形成されている。コレクタ領域42の不純物濃度は濃く、共通電極60にオーミック接触している。IGBT領域40のコレクタ領域42とダイオード領域20のカソード領域22は、半導体層12の共通した深さに位置しており、半導体層12の水平方向に隣接している。この例では、コレクタ領域42とカソード領域22の接合面が、IGBT領域40とダイオード領域20の境界である。
ドリフト領域44は、コレクタ領域42とボディ領域46の間に設けられている。ドリフト領域44は、低濃度ドリフト領域44aとバッファ領域44bを備えている。低濃度ドリフト領域44aとバッファ領域44bは、不純物濃度が異なっており、低濃度ドリフト領域44aの不純物濃度がバッファ領域44bよりも薄い。低濃度ドリフト領域44aは、半導体層12に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である、バッファ領域44bは、例えば、イオン注入技術を利用して形成されている。
ボディ領域46は、例えば、イオン注入技術を利用して、半導体層12の表層部に形成されている。ボディ領域46は、複数のボディコンタクト領域46aと、そのボディコンタクト領域46aを取囲む低濃度ボディ領域46bを備えている。ボディコンタクト領域46aは、半導体層12の表層部に分散して配置されている。複数のボディコンタクト領域46aの不純物濃度は濃く、エミッタ電極48にオーミック接触している。低濃度ボディ領域46bの不純物濃度は、複数のボディコンタクト領域46aよりも薄い。
複数のエミッタ領域47は、例えば、イオン注入技術を利用して、半導体層12の表層部に形成されている。複数のエミッタ領域47は、半導体層12の表層部に分散して配置されている。複数のエミッタ領域47の不純物濃度は濃く、エミッタ電極48にオーミック接触している。
半導体装置10はさらに、IGBT領域40に対応した部位に形成されている複数のトレンチゲート52を備えている。複数のトレンチゲート52は、半導体層12の表層部に分散して配置されている。トレンチゲート52は、トレンチゲート電極54と、そのトレンチゲート電極54を被覆するゲート絶縁膜56を備えている。トレンチゲート52は、半導体層12の表面から裏面に向けて伸びており、ボディ領域46を貫通して伸びている。トレンチゲート52は、エミッタ領域47と低濃度ボディ領域46bと低濃度ドリフト領域44aに接している。トレンチゲート電極54は、絶縁膜58によってエミッタ電極48から絶縁されている。
半導体装置10はさらに、半導体層12の所定の深さに形成されたライフタイム制御領域32を備えていることを特徴としている。ライフタイム制御領域32は、酸素と空孔が結合した酸素・空孔欠陥を高密度に含んでいる。ライフタイム制御領域32に含まれる酸素・空孔欠陥の密度は、周囲の低濃度中間領域24a及び低濃度ドリフト領域44aの酸素・空孔欠陥の密度よりも高い。半導体装置10では、ライフタイム制御領域32が、半導体層12の所定の深さにおいて、ダイオード領域20の範囲に高密度に形成されていることを特徴としている。
一般的に、結晶欠陥のエネルギー準位は、電子と正孔の再結合中心であるとともに、高電界が加わったときには(逆バイアス状態)、電子と正孔の発生中心でもある。このため、結晶欠陥が半導体層12内に多量に形成されると、逆バイアス状態において、リーク電流の増加を招いてしまう。ライフタイム制御領域32を構成する酸素・空孔欠陥は、伝導帯端(Ec)から比較的に浅いレベルにエネルギー準位を有しており、電子と正孔を発生する度合い(電子と正孔の発生確率ともいう)が低い。このため、酸素・空孔欠陥で構成されるライフタイム制御領域32は、高密度に形成されていたとしても、リーク電流の増大が抑えられる。
さらに、ライフタイム制御領域32は、ダイオード領域20に高密度に形成されており、IGBT領域40には低密度に形成されている(あるいは、ほとんど無視できるほどに少ない)。仮に、ライフタイム制御領域32がIGBT領域40に高密度に形成されていると、オン状態においてドリフト領域44のキャリア密度を減少させてしまうので、IGBT領域40のオン電圧を上昇させてしまう。このように、ライフタイム制御領域32は、ダイオード領域20に選択的に形成されていることで、IGBT領域40におけるオン電圧の上昇を抑えることができる。半導体装置10は、酸素・空孔欠陥で構成されるライフタイム制御領域32をダイオード領域20に選択的に有することで、スイッチング特性の改善、リーク電流の増大の抑制及びオン電圧の増大の抑制を同時に得ることができる。
(半導体装置10の製造方法)
以下、図1に示される半導体装置10の製造方法において、特に、半導体層12の所定深さの面内の一部にライフタイム制御領域32を選択的に形成する方法を説明する。図2に、ライフタイム制御領域32を形成する方法の概要を示す。図3〜図5に、半導体層12の要部拡大断面図を示す。なお、図3〜5では、A−A断面に対応した酸素濃度とB−B断面に対応した酸素濃度を併せて図示する。また、図面の明瞭化のために、図3〜図5では、IGBT構造及びダイオード構造の詳細は省略して図示する。
まず、図3に示されるように、酸素濃度が約5×1016cm-3以下の半導体層12を準備する。半導体層12は、エピタキシャル成長技術を利用して、FZ法(Floating Zone法)又はCZ法(Czochralski法)で作製されたシリコン単結晶のバルク基板上に結晶成長させて形成することができる。なお、エピタキシャル成長させる半導体層12の厚み及び比抵抗は、半導体装置10に要求される特性に応じて設定される。
次に、図3に示されるように、半導体層12の表面に窒化シリコンのマスク72を形成する。マスク72の形成方法は、既知の様々な方法を利用することができる。一例では、CVD(Chemical Vapor Deposition)技術を利用して、半導体層12の表面にマスク72を形成してもよい。半導体層12の表面にマスク72を形成した後に、マスク72をパターニングする。マスク72の除去方法は、既知の様々な方法を利用することができる。一例では、ウェットエッチング技術又はドライエッチング技術を利用して、マスク72の一部を除去してもよい。これにより、マスク72は、IGBT領域40に対応した半導体層12の表面に形成される。
次に、図4に示されるように、熱酸化技術を利用して、マスク72を残存させた状態で半導体層12の表面を熱酸化する。熱酸化処理は、酸素雰囲気下で実施される。これにより、マスク72で被覆されていない半導体層12の表面には熱酸化膜74が形成される。すなわち、熱酸化膜74は、ダイオード領域20に対応した半導体層12の表面に形成される。半導体層12の表面に熱酸化膜74が形成されると、熱酸化膜74内の酸素の一部が半導体層12の表層部に拡散し、半導体層12の表層部に酸素が固溶する。この結果、図4に示されるように、ダイオード領域20に対応する半導体層12の表層部には酸素が多量に導入されており(A−A断面参照)、一方で、IGBT領域40に対応する半導体層12の表層部にはほとんど酸素が導入されていない(B−B断面)。なお、ダイオード領域20に対応した半導体層12の表層部への酸素の導入量は、半導体装置10に要求される特性によって設定される。一例では、ダイオード領域20に対応した半導体層12の表層部の酸素の最大濃度が約1×1017cm-3〜約4×1017cm-3となるように、熱酸化処理の時間及び温度を設定してもよい。これにより、ダイオード領域20に対応する半導体層12の表層部とIGBT領域40に対応する半導体層12の表層部の間では、酸素の最大濃度の差が約5×1016cm-3以上となる。また、熱酸化処理を実施した後に、不活性ガス雰囲気下で半導体層12を熱処理してもよい。例えば、半導体層12の深い位置に酸素を導入したい場合、熱酸化処理を継続すると、熱酸化膜74の厚みが大きくなり、熱酸化膜74と半導体層12の接合面に過大なストレスが加わる虞がある。これを回避するために、不活性ガス雰囲気下で熱処理を実施するのが望ましい。これにより、熱酸化膜74の成長を止めながら、熱酸化膜74から半導体層12への酸素の供給と供給された酸素の拡散を継続することができる。
次に、図示は省略するものの、半導体層12の表面に形成されているマスク72と熱酸化膜74を除去する。マスク72と熱酸化膜74を除去した後に、イオン注入技術及び熱拡散技術を利用して、IGBT領域40に対応する半導体層12にIGBT構造を形成し、ダイオード領域20に対応する半導体層12にダイオード構造を形成する。
次に、図5に示されるように、半導体層12の裏面から所定深さの面内の全域にヘリウムイオンを照射する。ヘリウムイオンの飛程距離は、半導体層12の裏面を覆うアルミホイルによって調整することができる。なお、ヘリウムイオンの照射は、後述する各種電極を形成した後であってもよいし、半導体層12の表面から実施してもよい。ヘリウムイオンを照射すると、半導体層12の所定深さの面内の全域に空孔が形成される。形成された空孔は、ダイオード領域20では予め導入されていた酸素と結合して酸素・空孔欠陥となり、IGBT領域40では空孔同士が結合して複空孔欠陥となる。これにより、ダイオード領域20に対応する半導体層12には、酸素・空孔欠陥を高密度に含むライフタイム制御領域32が選択的に形成される。
なお、IGBT領域40に形成される複空孔欠陥は複数の空孔が結合したものなので、その密度はダイオード領域20に形成される酸素・空孔欠陥の密度よりも圧倒的に少ない。これにより、ライフタイムキラーとして働く結晶欠陥の密度という指標で比較すると、ダイオード領域20の酸素・空孔欠陥がIGBT領域40の複空孔欠陥よりも圧倒的に大きい。なお、結晶欠陥を形成した後に、結晶欠陥を安定化させるために熱処理を実施してもよい。
最後に、図示は省略するものの、半導体層12の表面にエミッタ電極48及びアノード電極28を形成し、半導体層12の裏面に共通電極60を形成する。これらの工程を経て、図1に示される半導体装置10が完成する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体層
20:ダイオード領域
32:ライフタイム制御領域
40:IGBT領域
72:マスク
72:窒化シリコン膜
74:熱酸化膜

Claims (2)

  1. 半導体装置の製造方法であって、
    半導体層の表面の第1範囲にマスクを形成するマスク形成工程と、
    前記マスクを残存させた状態で、前記半導体層の表面の前記第1範囲とは異なる第2範囲に、酸素ガス雰囲気下で熱酸化膜を形成し、前記熱酸化膜の下方の前記半導体層内に酸素を導入する熱酸化膜形成工程と、
    前記マスクと前記熱酸化膜を除去する除去工程と、
    少なくとも前記半導体層内の前記酸素が導入された領域に、空孔を形成するヘリウムイオンを照射するヘリウムイオン照射工程と、
    前記第1範囲に対応する前記半導体層内にIGBT構造を形成する工程と、
    前記第2範囲に対応する前記半導体層内にダイオード構造を形成する工程と、を備え、
    前記IGBT構造は、p型のコレクタ領域とn型のドリフト領域とp型のボディ領域とn型のエミッタ領域が前記半導体層の裏面からその順に形成された構造を有し、
    前記ダイオード構造は、n型のカソード領域とp型のアノード領域が前記半導体層の裏面からその順に形成された構造を有する半導体装置の製造方法。
  2. 前記マスクが窒化シリコン膜である請求項1に記載の半導体装置の製造方法。
JP2010169690A 2010-07-28 2010-07-28 半導体装置の製造方法 Expired - Fee Related JP5707765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010169690A JP5707765B2 (ja) 2010-07-28 2010-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169690A JP5707765B2 (ja) 2010-07-28 2010-07-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012033568A JP2012033568A (ja) 2012-02-16
JP5707765B2 true JP5707765B2 (ja) 2015-04-30

Family

ID=45846680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169690A Expired - Fee Related JP5707765B2 (ja) 2010-07-28 2010-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5707765B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056170A (ja) * 1996-08-08 1998-02-24 Denso Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP4288797B2 (ja) * 1998-11-05 2009-07-01 株式会社デンソー 半導体装置の製造方法
JP2002208699A (ja) * 2001-01-10 2002-07-26 Toshiba Corp 絶縁ゲート型半導体装置
JP5124964B2 (ja) * 2006-03-27 2013-01-23 サンケン電気株式会社 半導体装置の製法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009141304A (ja) * 2007-11-13 2009-06-25 Toyota Motor Corp 半導体装置とその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010171259A (ja) * 2009-01-23 2010-08-05 Toyota Motor Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012033568A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
US11508581B2 (en) Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium
JP6844635B2 (ja) 半導体装置
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5641055B2 (ja) 半導体装置およびその製造方法
JP6078961B2 (ja) 半導体装置の製造方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
JP3684962B2 (ja) 半導体装置の製造方法
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6169249B2 (ja) 半導体装置および半導体装置の製造方法
JP2008091705A (ja) 半導体装置及びその製造方法
JP2007311627A (ja) 半導体装置及びその製造方法
US10134832B2 (en) Semiconductor device and method of manufacturing the same
WO2016157935A1 (ja) 電力用半導体装置の製造方法
WO2014202750A1 (en) Fast recovery diode
JP2004247593A (ja) 半導体装置及びその製造方法
CN111933705B (zh) 一种功率半导体器件的制作方法及功率半导体器件
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP6639739B2 (ja) 半導体装置
JP5707765B2 (ja) 半導体装置の製造方法
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2003264288A (ja) 半導体装置
US11245010B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R151 Written notification of patent or utility model registration

Ref document number: 5707765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees