JP2010171259A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 上面側素子構造と下面側素子構造を高い位置精度で形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板１００の上面側から半導体基板の選択した平面範囲内にイオンを注入することによって、半導体基板１００内にイオン注入領域１１２を形成するイオン注入工程と、半導体基板１００に上面側素子構造２２、２４、２４ａ、３０、３２、３４、４２、６２を形成する上面側素子構造形成工程と、イオン注入領域１１２を利用して、半導体基板に下面側素子構造２８、４８を形成する下面側素子構造形成工程を有することを特徴とする半導体装置の製造方法。
【選択図】図８

Description

本発明は、半導体装置の製造方法に関する。

半導体基板の下面部に複数の半導体層が形成されている半導体装置が知られている。例えば、特許文献１には、ＩＧＢＴとダイオードが１つの半導体基板に形成されている半導体装置が開示されている。この半導体装置では、半導体基板の上面部に、ＩＧＢＴの一部（エミッタ領域、ボディ領域、及び、ゲート電極等）とダイオードのｐ型領域が形成されている。また、半導体基板の下面部には、ＩＧＢＴのｐ^＋型領域とダイオードのｎ^＋型領域が形成されている。以下では、半導体基板の上面部に形成されている半導体素子の構造（特許文献１の例では、ＩＧＢＴのエミッタ領域、ボディ領域、ゲート電極等と、ダイオードのｐ型領域）を上面側素子構造といい、半導体基板の下面部に形成されている半導体素子の構造（特許文献１の例では、ＩＧＢＴのｐ^＋型領域とダイオードのｎ^＋型領域）を下面側素子構造という。
このような半導体装置を製造する際には、上面側素子構造と下面側素子構造との間の相対位置（半導体基板の表面に対して平行な方向における相対位置）にずれが生じないように、上面側素子構造と下面側素子構造を正確に対応させて（すなわち、設計通りの相対位置関係となるように）形成する必要がある。上面側素子構造と下面側素子構造の間に位置ずれが生じると、半導体装置の特性が意図した特性とならない。
特許文献１では、以下のようにして半導体装置を製造する。まず、半導体基板に、上面側素子構造を形成する。このとき、半導体基板の上面にアライメント用凸部も形成する。次に、半導体基板の下面にイオン注入等を行う。次に、半導体基板の下面部を選択的にレーザアニールする。これによって、半導体基板の下面部が、ｐ^＋型領域とｎ^＋型領域に作り分けられる（すなわち、下面側素子構造が形成される）。レーザアニールの際には、半導体基板の上面がステージと接触するように、半導体基板をステージ上に載置する。このとき、上面に形成されているアライメント用の凸部は、ステージに形成されている貫通孔を通してカメラで撮影できるようになっている。半導体基板を載置したら、上面に形成されているアライメント用凸部をカメラで撮影して、半導体基板の基準位置あわせを行う。次に、前記基準位置を基準として、下面に対するレーザ照射範囲を選択し、その範囲にレーザを照射する。これによって、上面側素子構造に対応する位置に、下面側素子構造（すなわち、ｐ^＋型領域とｎ^＋型領域）を形成する。

特開２００８−４８６７号公報

アライメント用凸部によって基準位置合わせを行ってレーザを照射する際には、レーザの照射範囲として指定した座標と、実際にレーザが照射される目標照射位置との間に誤差が生じる。一般的な半導体装置の製造プロセスでは、レーザを照射する面とアライメント用の凸部が形成されている面が同一面であるので、レーザの目標照射位置とアライメント用凸部との相対位置を画像認識等により検出することで、この誤差を修正することができる。しかしながら、特許文献１の製造方法では、上面に形成されているアライメント用凸部を基準として、下面に対してレーザを照射する。すなわち、アライメント用凸部が形成されている面とレーザを照射する面が異なる。このため、レーザの照射位置の誤差を修正することができない。また、特許文献１の製造方法では、半導体基板の上面をステージに接触させる必要があるため、半導体基板の上面にキズ防止用のシート等を貼り付ける必要がある。上面にシートを貼り付けると、アライメント用凸部の認識精度が低下する。これによっても、レーザの照射位置の誤差が大きくなる。このように、特許文献１の製造方法では、下面に対して正確にレーザを照射することができない。このため、上面側素子構造と下面側素子構造との間の相対位置のずれが大きくなり、意図した特性の半導体装置を製造することが困難であるという問題があった。すなわち、製造する半導体装置の特性ばらつきが大きくなるという問題があった。

本発明は、上述した実情に鑑みてなされたものであり、上面側素子構造と下面側素子構造を高い位置精度で形成することが可能な半導体装置の製造方法を提供することを目的とする。

本発明の半導体装置の製造方法は、イオン注入工程と、上面側素子構造形成工程と、下面側素子構造形成工程を有している。イオン注入工程では、半導体基板の上面側から半導体基板の選択した平面範囲内にイオンを注入することによって、半導体基板内にイオン注入領域を形成する。上面側素子構造形成工程では、半導体基板に上面側素子構造を形成する。下面側素子構造形成工程では、イオン注入領域を利用して、半導体基板に下面側素子構造を形成する。

なお、「選択した平面範囲内にイオンを注入する」とは、半導体基板の表面と平行な方向における一定の範囲内にイオンを注入することを意味する。例えば、半導体基板の上面にマスクを形成し、そのマスク越しに半導体基板にイオンを注入する場合には、マスクを形成する範囲を選択することがイオンを注入する平面範囲を選択することに相当する。
また、上面側素子構造形成工程は、イオン注入工程より先に実施してもよいし、イオン注入工程後であって下面側素子構造形成工程前に実施してもよいし、下面側素子構造形成工程後に実施してもよい。

この製造方法においては、イオン注入工程と上面側素子構造形成工程の何れもが、半導体基板の上面側から半導体基板に加工を施す工程である。したがって、イオン注入領域と上面側素子構造を正確な相対位置関係で形成することができる。また、下面側素子構造形成工程では、イオン注入領域を利用して下面側素子構造を形成するので、下面側素子構造を上面側素子構造に対して正確な相対位置に形成することができる。この製造方法によれば、上面側素子構造と下面側素子構造を正確に対応させて形成することができる。

上述した製造方法は、第１半導体層を有する半導体基板を用いて実施することができる。この場合、以下のように、各工程を実施することができる。すなわち、イオン注入工程では、半導体基板の第１半導体層の上端より下側であるとともに第１半導体層の上端を含まない深さ範囲内に酸化イオンを注入することによって、その注入範囲に酸化膜を形成すると同時に、半導体基板の上面にアライメントマークを形成する。上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する。下面側素子構造形成工程では、半導体基板の下面側から第１半導体層にイオンを注入することによって、酸化膜が形成されていない平面範囲内の第１半導体層内に第２半導体層を形成する。そして、下面側素子構造形成工程後に、少なくとも酸化膜を含む半導体基板の下側の層を除去することによって、半導体基板の下面に第１半導体層と第２半導体層を露出させる下面側素子構造露出工程を実施する。

なお、「第１半導体層を有する半導体基板」とは、第１半導体層のみからなる半導体基板であってもよいし、第１半導体層の上部や下部に他の層が形成されている半導体基板であってもよい。
また、この製造方法においては、上面側素子構造形成工程は、イオン注入工程後であって下面側素子構造形成工程前に実施してもよいし、下面側素子構造形成工程後であって下面側素子構造露出工程前に実施してもよいし、下面側素子構造露出工程後に実施してもよい。
また、下面側素子構造形成工程では、酸化膜が形成されていない平面範囲内の第１半導体層の深さ方向全体に第２半導体層を形成してもよいし、深さ方向の一部の範囲内に第２半導体層を形成してもよい。
また、下面側半導体層露出工程では、第１半導体層の下側に酸化膜のみが存在している場合には酸化膜のみを除去し、第１半導体層の下側に酸化膜以外の層も存在している場合にはその下側の層全体を除去する。

この製造方法では、イオン注入工程において酸化イオンを注入することによって、第１半導体層の上端より下側であるとともに第１半導体層の上端を含まない深さ範囲内に酸化膜を形成する。また、イオン注入工程では、酸化膜とともに、半導体基板の上面にアライメントマークを形成する。例えば、酸化膜形成時の膨張によって半導体基板の上面に段差状のアライメントマークを形成することができる。また、半導体基板の上面近傍にも酸化イオンを注入することで、半導体基板の上面に酸化物からなるアライメントマークを形成することもできる。このように、酸化膜とアライメントマークを同時に形成することで、アライメントマークと酸化膜を正確な相対位置関係で形成することができる。下面側素子構造形成工程では、半導体基板の下面側から第１半導体層にイオンを注入する。このとき、酸化膜がマスクとなるので、酸化膜が形成されていない平面範囲内の第１半導体層内に第２半導体層が形成される。このため、第２半導体層を、酸化膜に対して正確な相対位置に形成することができる。すなわち、第２半導体層は、アライメントマークに対して正確な相対位置に形成される。第２半導体層を形成した後に、下面側素子構造露出工程を実施することで、第１半導体層と第２半導体層（すなわち、下面側素子構造）が半導体基板の下面に露出する。また、上面側素子構造形成工程では、上面に形成されているアライメントマークを基準として位置決めして上面側素子構造を形成するので、上面側素子構造はアライメントマークに対して正確な相対位置に形成される。このように、上面側素子構造と下面側素子構造の双方が同一のアライメントマークに対して正確な相対位置に形成されるので、上面側素子構造と下面側素子構造を正確に対応する位置に形成することができる。

上述した第１半導体層を有する半導体基板を用いた製造方法は、以下のように実施することもできる。すなわち、イオン注入形成工程後、かつ、上面側素子構造形成工程前に、半導体基板上に第３半導体層を成長させる第３半導体層成長工程を実施し、上面側素子構造形成工程では、第３半導体層の上面に現れているアライメントマークに倣った形状を基準として位置決めして、第３半導体層に上面側素子構造を形成する。

この製造方法では、イオン注入後に半導体基板上に第３半導体層が成長される。この際、成長させる第３半導体層の上面にアライメントマークに倣った形状が現れる。例えば、イオン注入工程で形成されるアライメントマークが段差状のアライメントマークであれば、その段差の上に成長される第３半導体層にも段差が形成される。また、イオン注入工程で形成されるアライメントマークが酸化物であれば、酸化物上に第３半導体層が成長しない方法で第３半導体層を成長させることで、第３半導体層の上面に凹部が形成される。このように、第３半導体層の上面には、アライメントマークに倣った形状が現れる。上面側素子構造形成工程では、このアライメントマークに倣った形状を基準として位置決めして上面側素子構造を形成することができる。アライメントマークに倣った形状を基準として位置決めすることは、アライメントマークを基準として位置決めしているに等しい。したがって、上面側素子構造をアライメントマークに対して正確な相対位置に形成することができる。すなわち、上面側素子構造と下面側素子構造を正確に対応させて形成することができる。また、この製造方法では、イオン注入後に半導体基板上に第３半導体層を成長させる。このため、第３半導体層にイオン注入時のダメージ（結晶欠陥等）が残らない。その第３半導体層の上面に上面側素子構造を形成するので、品質の高い半導体装置を製造することができる。

上述した第１半導体層を有する半導体基板を用いた製造方法は、イオン注入工程において、酸化膜の形成による体積膨張によって半導体基板の上面に段差形状のアライメントマークが形成される構成とすることができる。

また、上述した第３半導体層を成長させる製造方法は、以下のように実施することもできる。イオン注入工程では、半導体基板の上面を含む範囲にも酸化イオンを注入することによって、半導体基板の上面に酸化物からなるアライメントマークを形成する。第３半導体層形成工程では、酸化物上に半導体層が成長しない方法によって第３半導体層を成長させる。上面側素子構造形成工程では、アライメントマーク上の第３半導体層が形成されていない領域（第３半導体層の上面の凹部）を基準として位置決めして、第３半導体層に上面側素子構造を形成する。

また、上述した製造方法は、上面にアライメントマークが形成されている半導体基板を用いて実施することもできる。この場合、以下のように各工程を実施することができる。イオン注入工程では、アライメントマークを基準として平面範囲を選択して、半導体基板にイオンを注入する。上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する。

この製造方法では、イオン注入工程と上面側素子構造形成工程の双方が、半導体基板の上面に形成されているアライメントマークを基準として位置決めして行われる。したがって、イオン注入領域と上面側素子構造を正確な相対位置で形成することができる。下面側素子構造はイオン注入領域を利用して形成されるので、下面側素子構造は上面側素子構造に対して正確な相対位置に形成される。

上述したアライメントマークが形成されている半導体基板を用いた製造方法は、以下のように実施することができる。この製造方法では、アライメントマークが形成されているとともに、第１半導体層を有している半導体基板を用いる。イオン注入工程では、半導体基板の第１半導体層の上端より下側であるとともに第１半導体層の上端を含まない深さ範囲内に酸化イオンを注入することによって、その注入範囲に酸化膜を形成する。上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する。下面側素子構造形成工程では、半導体基板の下面側から第１半導体層にイオンを注入することによって、酸化膜が形成されていない平面範囲内の第１半導体層内に第２半導体層を形成する。下面側素子構造形成工程後に、少なくとも酸化膜を含む半導体基板の下側の層を除去することによって、半導体基板の下面に第１半導体層と第２半導体層を露出させる下面側素子構造露出工程を実施する。

なお、この製造方法においては、上面側素子構造形成工程は、イオン注入工程より前に実施してもよいし、イオン注入工程後であって下面側素子構造形成工程前に実施してもよいし、下面側素子構造形成工程後であって下面側素子構造露出工程前に実施してもよいし、下面側素子構造露出工程後に実施してもよい。

この製造方法では、アライメントマークを基準として選択した平面範囲内への酸化イオン注入によって、酸化膜が形成される。すなわち、酸化膜はアライメントマークに対して正確な相対位置に形成される。したがって、第２半導体層も、アライメントマークに対して正確な相対位置に形成される。また、上面側半導体素子構造も、アライメントマークを基準として位置決めして形成されるので、アライメントマークに対して正確な相対位置に形成される。すなわち、この製造方法によれば、上面側素子構造と下面側素子構造を正確に対応する位置に形成することができる。

アライメントマークが形成されている半導体基板を用いた製造方法は、以下のように実施することができる。すなわち、イオン注入形成工程後、かつ、上面側素子構造形成工程前に、半導体基板上に第３半導体層を成長させる第３半導体層成長工程を実施する。そして、上面側素子構造形成工程では、第３半導体層の上面に現れているアライメントマークに倣った形状を基準として位置決めして、第３半導体層に上面側素子構造を形成する。
なお、アライメントマークを例えば凸形状や凹形状とすることで、成長される第３半導体層の上面にアライメントマークに倣った形状が現れる。
この製造方法によれば、イオン注入によるダメージを受けていない第３半導体層に上面側素子構造を形成することができる。したがって、品質の高い半導体装置を製造することができる。

上述したアライメントマークが形成されている半導体基板を用いた製造方法は、以下のように実施することができる。この製造方法では、アライメントマークが形成されているとともに、下面に露出する範囲に第１半導体層が形成されており、第１半導体層の上側に隣接する範囲に第２半導体層が形成されている半導体基板を用いる。イオン注入工程では、アライメントマークを基準として位置決めして、半導体基板の上面に半導体基板の上面に接する側が広がっているテーパ形状の側面を有するマスクを形成する工程と、マスクの上面を通過したイオンが第２半導体層内に注入され、マスクを通過しないイオンが半導体基板を貫通する強度でマスク越しに半導体基板にイオンを注入する工程を実施することによって、イオンが注入された領域にその領域外の半導体層に対するエッチング選択比を有する分離領域を形成する。下面側素子構造形成工程では、分離領域をエッチングにより除去することによって、半導体基板の下面に第２半導体層を露出させる。上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する。
この製造方法では、アライメントマークを基準として位置決めして、半導体基板の上面にテーパ形状の側面を有するマスクを形成する。マスクは、アライメントマークに対して正確な相対位置に形成される。また、イオン注入時には、マスクの上面を通過したイオンが第２半導体層内に注入され、マスクを通過しないイオンが半導体基板を貫通する強度で、マスク越しに半導体基板にイオンを注入する。このとき、マスクの側面がテーパ形状であるので、側面を通過したイオンの注入深さ（停止深さ）が、第２半導体層から半導体基板の下面に跨って分布する。このため、マスクの上面に対応する範囲では第２半導体層内に分離領域が形成され、マスクの側面に対応する範囲では、第２半導体層から半導体基板の下面に跨って分離領域が形成される。マスクがアライメントマークに対して正確な相対位置に形成されているので、分離領域もアライメントマークに対して正確な相対位置に形成される。その後、分離領域をエッチングで除去することによって、分離領域に囲まれた部分が半導体基板から分離され、半導体基板の下面に第２半導体層が露出する。すなわち、下面の一部で第２半導体層が露出しており、下面の他部で第１半導体層が露出している構造（下面側素子構造）が形成される。上記のように、分離領域がアライメントマークに対して正確な相対位置に形成されているので、下面側素子構造もアライメントマークに対して正確な相対位置に形成される。また、上面側素子構造は、アライメントマークを基準として位置決めして形成されるので、アライメントマークに対して正確な相対位置に形成される。すなわち、この製造方法によれば、上面側素子構造と下面側素子構造を正確に対応させて形成することができる。

上述したアライメントマークが形成されている半導体基板を用いた製造方法は、以下のように実施することもできる。この製造方法では、アライメントマークが形成されているとともに、下面に露出する範囲に第１半導体層が形成されており、第１半導体層の上側に隣接する範囲に第２半導体層が形成されている半導体基板を用いる。イオン注入工程では、アライメントマークを基準として位置決めして、半導体基板の上面に半導体基板の上面に接する側が広がっているテーパ形状の側面を有するマスクを形成する工程と、マスクの上面を通過したイオンが第２半導体層内に注入され、マスクを通過しないイオンが半導体基板を貫通する強度でマスク越しに半導体基板にイオンを注入する工程を実施することによって、イオンが注入された領域にマイクロバブルを有する分離領域を形成する。下面側素子構造形成工程では、半導体基板を熱処理することによって、分離領域に囲まれた部分を半導体基板から分離し、半導体基板の下面に第２半導体層を露出させる。上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する。
この製造方法では、イオン注入工程において、マイクロバブルを有する分離領域を形成する。例えば、水素イオンや希ガスイオン等を半導体基板に注入すると、注入した物質が半導体基板内で凝集して、マイクロバブルと呼ばれる微小な空孔が多数形成される。イオン注入工程を実施することで、マスクの上面に対応する範囲では第２半導体層内に分離領域が形成され、マスクの側面に対応する範囲では、第２半導体層から半導体基板の下面に跨って分離領域が形成される。下面側素子構造形成工程では、半導体基板を熱処理する。すると、マイクロバブル（すなわち、水素や希ガス等）が熱膨張して、分離領域に囲まれた部分が分離領域を境界として半導体基板から分離される。これによって、半導体基板の下面に第２半導体層が露出する。すなわち、下面の一部で第２半導体層が露出しており、下面の他部で第１半導体層が露出している構造（下面側素子構造）が形成される。この製造方法によれば、上面側素子構造と下面側素子構造の双方がアライメントマークを基準として位置決めして形成されるので、上面側素子構造と下面側素子構造を正確に対応させて形成することができる。

上述した本発明の製造方法の何れによっても、高い相対位置精度で上面側素子構造と下面側素子構造が形成されている半導体装置を製造することができる。

半導体装置１０の断面図。 半導体ウエハ１００の断面図。 第１実施例の製造方法における、マスク層１１０形成後の半導体ウエハ１００の断面図。 第１実施例の製造方法における、酸化シリコン層１１２形成後の半導体ウエハ１００の断面図。 第１実施例の製造方法における、ｎ⁻層１０５形成後の半導体ウエハ１００の断面図。 第１実施例の製造方法における、上面側素子構造形成後の半導体ウエハ１００の断面図。 第１実施例の製造方法における、下面研磨後の半導体ウエハ１００の断面図。 第１実施例の製造方法における、コレクタ層２８形成後の半導体ウエハ１００の断面図。 第２実施例の製造方法における、マスク層１１０形成後の半導体ウエハ１００の断面図。 第２実施例の製造方法における、酸化シリコン層１１２形成後の半導体ウエハ１００の断面図。 第２実施例の製造方法における、ｎ⁻層１０５形成後の半導体ウエハ１００の断面図。 第３実施例の製造方法における、凹部１４０形成後の半導体ウエハ１００の断面図。 第３実施例の製造方法における、ｎ⁻層１０５形成後の半導体ウエハ１００の断面図。 半導体装置２００の断面図。 半導体ウエハ２１０の断面図。 第４実施例の製造方法における、マスク層２２０形成後の半導体ウエハ２１０の断面図。 第４実施例の製造方法における、分離層２３０形成後の半導体ウエハ２１０の断面図。 第４実施例の製造方法における、分離層２３０除去後の半導体ウエハ２１０の断面図。

第１実施例に係る半導体装置の製造方法について説明する。図１は、第１実施例の製造方法により製造されるＩＧＢＴ−ダイオード一体型の半導体装置１０の断面図を示している。図１に示すように、半導体装置１０は、主にシリコンからなる半導体基板１２と、半導体基板１２の表面に形成されている絶縁膜、金属配線等によって構成されている。半導体基板１２には、ＩＧＢＴ領域２０とダイオード領域４０が形成されている。

ＩＧＢＴ領域２０の半導体基板１２の上面１２ａには、複数のトレンチ３０が形成されている。トレンチ３０の壁面には、ゲート絶縁膜３２が形成されている。トレンチ３０内には、ゲート電極３４が形成されている。ＩＧＢＴ領域２０の半導体基板１２の上面１２ａに臨む領域には、ｎ型のエミッタ領域２２と、ｐ型のボディコンタクト領域２４ａが選択的に形成されている。エミッタ領域２２は、ゲート絶縁膜３２と接するように形成されている。ボディコンタクト領域２４ａは、２つのエミッタ領域２２の間に形成されている。エミッタ領域２２とボディコンタクト領域２４ａの下側には、ボディ層２４が形成されている。ボディ層２４は、トレンチ３０の下端より浅い位置まで形成されている。ボディコンタクト領域２４ａ内のｐ型不純物濃度は、ボディ層２４内のｐ型不純物濃度よりも高い。ボディ層２４の下側には、ｎ型のドリフト層２６が形成されている。ドリフト層２６は、ボディ層２４によってエミッタ領域２２から分離されている。ＩＧＢＴ領域２０内のドリフト層２６の下側（半導体基板１２の下面１２ｂに臨む領域）には、ｐ型のコレクタ層２８が形成されている。コレクタ層２８は、ドリフト層２６によってボディ層２４から分離されている。ＩＧＢＴ領域２０には、エミッタ領域２２、ボディコンタクト領域２４ａ、ボディ層２４、ドリフト層２６、コレクタ層２８、及び、ゲート電極３４によって、多数のＩＧＢＴが形成されている。

ダイオード領域４０の半導体基板１２の上面１２ａに臨む領域には、ｐ型のアノード層４２が形成されている。アノード層４２は、ＩＧＢＴ領域２０のボディ層２４と同じ深さまで形成されている。アノード層４２の下側には、ｎ型のドリフト層２６が形成されている。ダイオード領域４０内のドリフト層２６の厚さは、ＩＧＢＴ領域２０内のドリフト層２６の厚さと等しい。ダイオード領域４０内のドリフト層２６の下側（半導体基板１２の下面１２ｂに臨む領域）には、ドリフト層２６よりｎ型不純物濃度が高いカソード層４８が形成されている。半導体基板１２の下面１２ｂは、ダイオード領域４０内でＩＧＢＴ領域２０内よりも凹んでいる。このため、ダイオード領域４０のカソード層４８は、ＩＧＢＴ領域２０のコレクタ層２８よりも薄い。ダイオード領域４０には、アノード層４２とドリフト層２６とカソード層４８によって、多数のダイオードが形成されている。

半導体基板１２の下面１２ｂには、全面に亘って下部電極６０が形成されている。下部電極６０は、コレクタ層２８及びカソード層４８とオーミック接触している。
半導体基板１２の上面１２ａのうち、トレンチ３０の上部には、キャップ絶縁膜６２が形成されている。各ゲート電極３４は、図示しない位置で半導体基板１２上に形成されている電極と接続されている。
半導体基板１２の上面１２ａには、上部電極６４が形成されている。上部電極６４は、キャップ絶縁膜６２を覆うように形成されている。上部電極６４は、ゲート電極３４から絶縁されている。上部電極６４は、エミッタ領域２２、ボディコンタクト領域２４ａ及びアノード層４２とオーミック接触している。

次に、半導体装置１０の製造方法について説明する。半導体装置１０は、図２に示す半導体ウエハ１００から製造される。半導体ウエハ１００は、ｎ^＋層１０２と、ｎ⁻層１０４と、支持層１０６を備えている。ｎ^＋層１０２は、図１のカソード層４８と略同じ濃度のｎ型不純物を含有するシリコン層である。ｎ⁻層１０４は、ｎ^＋層１０２の上側に薄く形成されており、図１のドリフト層２６と略同じ濃度のｎ型不純物を含有するシリコン層である。支持層１０６は、ｎ^＋層１０２の下側に形成されているシリコン層である。

最初に、図３に示すように、半導体ウエハ１００の上面上に、マスク層１１０を形成する。マスク層１１０は、ＩＧＢＴ領域２０に対応する範囲に形成する。そして、半導体ウエハ１００の上面側から半導体ウエハ１００に酸素イオンを注入する。マスク層１１０が形成されている範囲では、マスク層１１０内で酸素イオンが停止するので、半導体ウエハ１００に酸素イオンが注入されない。マスク層１１０が形成されていない範囲では、酸素イオンが半導体ウエハ１００に注入される。本実施例では、半導体ウエハ１００に注入される酸素イオンが、ｎ^＋層１０２の深さ方向中央部（ｎ^＋層１０２の上端と下端を含まない深さ範囲内）で停止するように、酸素イオンの注入強度を調整してイオン注入を行う。

酸素イオンを注入したら、マスク層１１０を除去する。そして、半導体ウエハ１００を熱処理する。すると、注入した酸素イオンがシリコンと反応して、図４に示すように、酸素イオンを注入した範囲に酸化シリコン層１１２が形成される。酸化シリコン層１１２が形成される際には体積膨張が生じるので、半導体ウエハ１００の上面（すなわち、ｎ⁻層１０４の上面）に微小な段差１１４が形成される。

酸化シリコン層１１２を形成したら、図５に示すように、半導体ウエハ１００上（すなわち、ｎ⁻層１０４上）にｎ⁻層１０４と略等しいｎ型不純物を含有するシリコン層をエピタキシャル成長させる。以下では、ｎ⁻層１０４と成長させた層を合わせて、ｎ⁻層１０５という。上述したように、ｎ⁻層１０４の上面に段差１１４が形成されているので、成長させたｎ⁻層１０５の上面にも段差１１４に倣った段差１１８が形成される。

ｎ⁻層１０５を形成したら、図６に示すように、ｎ⁻層１０５の上面部に、上面側素子構造（すなわち、図１のエミッタ領域２２、ボディコンタクト領域２４ａ、ボディ層２４、ゲート電極３４、ゲート絶縁膜３２、キャップ絶縁膜６２、及び、アノード層４２）を形成する。上面側素子構造を形成する際には、ｎ⁻層１０５の上面の段差１１８をアライメントマークとして位置決めする。
すなわち、段差１１８を基準として位置決めして、半導体ウエハ１００上（すなわち、ｎ⁻層１０５上）に所望のパターンのマスクを形成し、その後、半導体ウエハ１００の上面側から半導体ウエハ１００にイオンを注入する。この工程を繰り返す（マスクのパターンは随時変更する）ことによって、エミッタ領域２２、ボディコンタクト領域２４ａ、ボディ層２４、アノード層４２を形成する。次に、段差１１８を基準として位置決めして、半導体ウエハ１００上（すなわち、ｎ⁻層１０５上）に所望のパターンのマスクを形成し、その後、半導体ウエハ１００の上面側からＲＩＥ法によるエッチングを行う。これによって、トレンチ３０を形成する。次に、熱酸化法等によってゲート絶縁膜３２を形成する。次に、ＣＶＤ法等によって、トレンチ３０内にゲート電極３４を充填する。次に、ＣＶＤ法等によって、ゲート電極３４上にキャップ絶縁膜６２を形成する。以上の工程によって、上面側素子構造が形成される。上面側素子構造の形成後に残存するｎ⁻層１０５が、ドリフト層２６となる。
以上のように、この工程では、半導体ウエハ１００の上面に形成されている段差１１８を基準として位置決めして、上面側素子構造を形成する（すなわち、イオン注入時とエッチング時のマスクを形成する）。加工を施す面とアライメントマーク（段差１１８）が形成されている面が同じ面であるので、上面側素子構造は段差１１８に対して正確に位置決めして形成することができる。段差１１８は、酸化シリコン層１１２の形成に伴って生じる段差である。したがって、上面側素子構造を、酸化シリコン層１１２に対応する位置に正確に形成することができる。

上面側素子構造を形成したら、半導体ウエハ１００の下面を研磨して、支持層１０６とｎ^＋層１０２の一部を除去する。これによって、図７に示すように、半導体ウエハ１００の下面に、ｎ^＋層１０２と酸化シリコン層１１２を露出させる。

半導体ウエハ１００の下面を研磨したら、下面側から半導体ウエハ１００にボロンイオン（若しくは、砒素イオン）を注入する。酸化シリコン層１１２が形成されている範囲では、酸化シリコン層１１２内でボロンイオンが停止するので、ｎ^＋層１０２にボロンイオンが注入されない。酸化シリコン層１１２が形成されていない範囲では、ボロンイオンがｎ^＋層１０２に注入される。本実施例では、酸化シリコン層１１２が形成されていない範囲に注入されるボロンイオンが、ｎ^＋層１０２が形成されている深さ範囲全体に分布するように、ボロンイオンの注入強度を調整してイオン注入を行う。ボロンイオンを注入したら、半導体ウエハ１００の下面をレーザアニールにより局所的に加熱する。これによって、注入したボロンイオンが拡散すると共に活性化する。これによって、図８に示すように、酸化シリコン層１１２に覆われていない範囲のｎ^＋層１０２がｐ^＋層（すなわち、図１のコレクタ層２８）に変化する。残存したｎ^＋層１０２が、図１のカソード層４８となる。

コレクタ層２８を形成したら、酸化シリコン層１１２をエッチングにより除去する。これによって、半導体ウエハ１００の下面に、コレクタ層２８とカソード層４８が露出する。酸化シリコン層１１２を除去したら、半導体ウエハ１００の下面に下部電極６０を形成する。また、半導体ウエハ１００の上面に、上部電極６４を形成する。その後、半導体ウエハ１００をダイシングして分割することで、図１に示す半導体装置１０が完成する。なお、段差１１８は非常に微小な段差であるため、図１では段差１１８の図示を省略している。

以上に説明したように、第１実施例の製造方法では、上面側素子構造を形成する際に、半導体ウエハ１００の上面の段差１１８を基準（アライメントマーク）として位置決めを行う。位置決めの基準とする段差１１８が形成されている面と上面側素子構造の形成用のマスクを形成する面とが同じ面であるので、上面側素子構造を段差１１８に対して正確に位置決めして形成することができる。また、段差１１８は、酸化シリコン層１１２の形成時に形成される段差１１４に起因して形成される段差である。したがって、段差１１８は、酸化シリコン層１１２の位置を正確に表している。コレクタ層２８は、酸化シリコン層１１２をマスクとするイオン注入によって形成する。このため、コレクタ層２８とカソード層４８の境界部が、酸化シリコン層１１２の縁部に沿って形成される。すなわち、コレクタ層２８とカソード層４８（すなわち、下面側素子構造）は、段差１１８に対して正確に位置決めして形成される。このように、上面側素子構造と下面側素子構造の双方が段差１１８に対して正確に位置決めして形成されるので、第１実施例の製造方法では、上面側素子構造と下面側素子構造を正確に対応させて形成することができる。
また、第１実施例の製造方法では、酸化シリコン層１１２の形成に伴って形成される段差１１８をアライメントマークとして用いるので、別途にアライメントマークを形成する必要がない。このため、効率よく半導体装置を製造することができる。
また、第１実施例の製造方法では、上面側素子構造を形成した後に、コレクタ層２８を形成する。すなわち、上面側素子構造の形成工程において実施される高温の熱処理（例えば、ゲート絶縁膜３２を形成するための熱処理）の際に、まだコレクタ層２８が形成されていない。このため、コレクタ層２８が高温に曝されて、コレクタ層２８とカソード層４８の境界があいまいになったり、その境界が移動することが防止される。このため、上面側素子構造と下面側素子構造をより正確に対応させて形成することができる。

次に、第２実施例の製造方法について説明する。第２実施例の製造方法でも、第１実施例の製造方法と同様に、図２に示す半導体ウエハ１００から図１に示す半導体装置１０を製造する。

第２実施例の製造方法では、最初に、図９に示すように、半導体ウエハ１００の上面にマスク層１１０を形成する。このとき、マスク層１１０の一部に、厚さが薄い領域１１０ａを形成しておく。領域１１０ａは、半導体ウエハ１００の半導体装置とならない領域の上に形成する。領域１１０ａの厚さは、後の酸素イオン注入工程において、酸素イオンが領域１１０ａを貫通し、半導体ウエハ１００の上面近傍に停止する厚さに調整する。

マスク層１１０を形成したら、第１実施例と同様にして、上面側から半導体ウエハ１００に酸素イオンを注入する。マスク層１１０が形成されている範囲（領域１１０ａを除く）では、酸素イオンがマスク層１１０内で停止する。また、マスク層１１０が形成されていない範囲では、第１実施例と同様の位置に酸素イオンが停止する。一方、領域１１０ａでは、酸素イオンがマスク層１１０を貫通し、半導体ウエハ１００の上面近傍に停止する。酸素イオンを注入したら、マスク層１１０を除去する。その後、半導体ウエハ１００を熱処理する。すると、図１０に示すように、酸化シリコン層１１２と共に、半導体ウエハ１００の上面に臨む領域（領域１１０ａに対応する範囲）に、酸化シリコン層１３０（アライメントマーク）が形成される。また、第２実施例の製造方法では、酸素イオンの注入量等を調整することによって、酸化シリコン層１１２を第１実施例よりも薄く形成する。したがって、半導体ウエハ１００には段差がほとんど形成されない。

酸化シリコン層１１２、１３０を形成したら、半導体ウエハ１００上にｎ⁻層をエピタキシャル成長させる。このエピタキシャル成長工程は、原料ガスにシランガスと塩素ガスの混合ガスを用いる方法（いわゆる、選択エピタキシャル成長法）により行う。選択エピタキシャル成長法によると、シリコン層の表面にはエピタキシャル層（シリコン層）が成長するが、酸化シリコン層の表面にはエピタキシャル層が成長しない。したがって、エピタキシャル成長工程を実施すると、図１１に示すように、酸化シリコン層１３０上にシリコン層が形成されず、成長したｎ⁻層１０５に凹部１３２が形成される。

ｎ⁻層１０５を形成したら、凹部１３２を基準として位置決めして、第１実施例と同様に上面側素子構造を形成する。

上面側素子構造を形成したら、第１実施例と同様にして、半導体ウエハ１００の下面を研磨する。そして、第１実施例と同様にして、酸化シリコン層１１２をマスクとして半導体ウエハ１００の下面にボロンイオンを注入し、下面をレーザアニールすることで、コレクタ層２８を形成する。コレクタ層２８を形成したら、酸化シリコン層１１２をエッチングして除去する。次いで、上部電極６４と下部電極６０を形成する。その後、半導体ウエハ１００をダイシングにより分割して、図１に示す半導体装置１０が完成する。

以上に説明したように、第２実施例の製造方法では、ｎ^＋層１０２に酸素イオンを注入する際に、半導体ウエハ１００の上面近傍にも酸素イオンを注入する。これによって、半導体ウエハ１００の上面に酸化シリコン層１３０を形成する。酸化シリコン層１３０は、酸化シリコン層１１２と同時に形成されるので、酸化シリコン層１１２の位置と正確に対応している。コレクタ層２８は、酸化シリコン層１１２をマスクとするイオン注入により形成されるので、凹部１３２に対して正確に位置決めして形成される。また、上面側素子構造は、酸化シリコン層１３０を底部とした凹部１３２を基準として正確に位置決めして形成される。このように、上面側素子構造と下面側素子構造の双方が凹部１３２を基準として正確に位置決めして形成されるので、上面側素子構造と下面側素子構造を正確に対応して形成することができる。
また、第２実施例の製造方法では、酸化シリコン層１１２を薄くすることができる。これによって、半導体ウエハ１００内に生じる応力を低減することができる。

次に、第３実施例の製造方法について説明する。第３実施例の製造方法でも、第１実施例の製造方法と同様に、図２に示す半導体ウエハ１００から図１に示す半導体装置１０を製造する。

第３実施例の製造方法では、エッチング等によって、図１２に示すように半導体ウエハ１００の上面（ｎ⁻層１０４の上面）に、凹部１４０（アライメントマーク）を形成する。凹部１４０は、半導体ウエハ１００の半導体装置とならない領域に形成する。

凹部１４０を形成したら、凹部１４０を基準として位置決めして、半導体ウエハ１００の上面にマスク層１１０を形成する。そして、第１実施例と同様に、酸素イオン注入と熱処理を実施して、酸化シリコン層１１２を形成する。但し、第３実施例の製造方法では、酸化シリコン層１１２を第１実施例よりも薄く形成する。したがって、半導体ウエハ１００には段差がほとんど形成されない。

酸化シリコン層１１２を形成したら、第１実施例と同様にして、半導体ウエハ１００上にシリコン層をエピタキシャル成長させる。エピタキシャル成長により形成されたｎ⁻層１０５の上面には、図１３に示すように、凹部１４０に倣った凹部１４２が形成される。

ｎ⁻層１０５を形成したら、凹部１４２を基準として位置決めして、第１実施例と同様に半導体ウエハ１００に上面側素子構造を形成する。

上面側素子構造を形成したら、第１実施例と同様にして、半導体ウエハ１００の下面を研磨する。そして、第１実施例と同様にして、酸化シリコン層１１２をマスクとして半導体ウエハ１００の下面にボロンイオンを注入し、下面をレーザアニールすることで、コレクタ層２８を形成する。コレクタ層２８を形成したら、酸化シリコン層１１２をエッチングして除去する。次いで、上部電極６４と下部電極６０を形成する。その後、半導体ウエハ１００をダイシングにより分割して、図１に示す半導体装置１０が完成する。

以上に説明したように、第３実施例の製造方法では、最初に半導体ウエハ１００の上面に凹部１４０を形成する。そして、凹部１４０を基準として位置決めして、マスク層１１０を形成する。凹部１４０が形成されている面とマスク層１１０を形成する面が同一の面であるので、マスク層１１０は正確に位置決めして形成することができる。そして、そのマスク層１１０をマスクとした酸素イオン注入によって、酸化シリコン層１１２を形成し、その酸化シリコン層１１２をマスクとするイオン注入によりコレクタ層２８を形成する。したがって、コレクタ層２８を、凹部１４０に対して正確に位置決めして形成することができる。また、上面側素子構造は、凹部１４０に倣って形成される凹部１４２を基準として位置決めして形成される。この位置決めは、凹部１４０を基準として行っているに等しい。このため、上面側素子構造も、凹部１４０に対して正確に位置決めして形成される。このように、上面側素子構造と下面側素子構造の双方が凹部１４０を基準として正確に位置決めして形成されるので、上面側素子構造と下面側素子構造を正確に対応して形成することができる。
また、第３実施例の製造方法では、酸化シリコン層１１２を薄くすることができる。これによって、半導体ウエハ１００内に生じる応力を低減することができる。

なお、上述した第１実施例〜第３実施例では、ｎ^＋層１０２内に酸化シリコン層１１２を形成したが（図４、図１０、及び、図１３参照）、支持層１０６内に酸化シリコン層１１２を形成してもよい。支持層１０６内に酸化シリコン層１１２を形成しても、酸化シリコン層１１２をマスクとしたイオン注入によって、コレクタ層２８を形成することができる。

次に、第４実施例の製造方法について説明する。第４実施例の製造方法では、図１４に示す半導体装置２００を製造する。半導体装置２００では、ダイオード領域４０の両側にＩＧＢＴ領域２０が形成されている。ＩＧＢＴ領域２０内の上面側素子構造は、図１の半導体装置１０と略等しい。また、この半導体装置２００では、ダイオード領域４０内の上面側素子構造が、ＩＧＢＴ領域２０内の上面側素子構造と同様に形成されている。また、半導体基板１２の下面側には、コレクタ層２８とｎ^＋層２０２が形成されている。ＩＧＢＴ領域２０内では、コレクタ層２８が半導体基板１２の下面１２ｂに露出している。ダイオード領域４０内では、半導体基板１２の下面１２ｂに凹部２０４が形成されており、その凹部２０４の底部においてｎ^＋層２０２が露出している。ｎ^＋層２０２は、ＩＧＢＴ領域２０内では、ドリフト層２６とコレクタ層２８の間に設けられたバッファ層として機能する。また、ｎ^＋層２０２は、ダイオード領域４０内では、ダイオードのカソード領域として機能する。ダイオード領域４０内には、ボディコンタクト領域２４ａと、ボディ層２４と、ドリフト層２６と、ｎ^＋層２０２（カソード層）によって、ダイオードが形成されている。この半導体装置２００では、ＩＧＢＴ領域２０とダイオード領域４０とで上面側素子構造を作り分けていない。しかしながら、ダイオード領域４０の位置（すなわち、凹部２０４の位置）が意図した位置に形成されていないと、一方のＩＧＢＴ領域２０と他方のＩＧＢＴ領域２０の面積が設計値と異なってしまう。各ＩＧＢＴ領域２０の面積が設計値と異なると、コレクタ層２８からドリフト層２６に注入されるホールの注入効率が意図した値とならず、その結果、ＩＧＢＴのスイッチング特性やオン電圧が設計値と異なってしまう。すなわち、ダイオード領域４０を上面側素子構造と正確に対応させて形成しなければ、ＩＧＢＴの特性のばらつきを低減することができない。半導体装置２００でも、上面側素子構造と下面側素子構造を正確に対応させて形成する必要がある。

第４実施例の製造方法では、図１５に示す半導体ウエハ２１０から半導体装置２００を製造する。半導体ウエハ２１０の下面に臨む範囲には、コレクタ層２８が形成されている。コレクタ層２８の上側に隣接する範囲には、ｎ^＋層２０２が形成されている。ｎ^＋層２０２の上側（半導体ウエハ２１０の上面に臨む範囲）には、ｎ⁻層２１６が形成されている。また、半導体ウエハ２１０の上面には、凹部２１８（アライメントマーク）が形成されている。凹部２１８は、半導体ウエハ２１０の半導体装置とならない領域に形成されている。

最初に、凹部２１８を基準として位置決めして、図１６に示すように、半導体ウエハ２１０の上面にマスク層２２０を形成する。マスク層２２０は、図１の凹部２０４に対応する位置に形成する。マスク層２２０は、上面２２０ａが平坦であり、側面２２０ｂがテーパ状（すなわち、マスク層２２０の幅が上側に向かうほど狭くなるように傾斜した形状）に形成する。

マスク層２２０を形成したら、上面側から半導体ウエハ２１０に酸素イオンを注入する。このとき、図１６に示すように、マスク層２２０が形成されていない範囲では、酸素イオンが半導体ウエハ２１０を貫通し、酸素イオンがマスク層２２０の上面２２０ａに入射する範囲では、酸素イオンがｎ^＋層２０２内で停止する強度で、酸素イオンを注入する。このとき、マスク層２２０の側面２２０ｂがテーパ状に形成されているので、マスク層２２０の側面２２０ｂに入射した酸素イオンの停止位置が、ｎ^＋層２０２内から半導体ウエハ２１０の下面に跨って分布するようになる。酸素イオンを注入したら、マスク層２２０を除去し、その後、半導体ウエハ２１０を熱処理する。すると、注入した酸素とシリコンが反応して、図１７に示すように、酸素イオンが注入された範囲内に酸化シリコンからなる分離領域２３０が形成される。

分離領域２３０を形成したら、半導体ウエハ２１０の下部をフッ酸中に浸漬して、分離領域２３０（酸化シリコン）をエッチングする。これによって、分離領域２３０を除去する。分離領域２３０を除去すると、半導体ウエハ２１０の下面部のうちの分離領域２３０によって囲まれている部分２３２が、半導体ウエハ２１０から分離される。これによって、図１８に示すように、半導体ウエハ２１０の下面に凹部２０４が形成され、凹部２０４の底部にｎ^＋層２０２が露出する。

凹部２０４を形成したら、凹部２１８を基準として位置決めして、半導体ウエハ２１０に上面側素子構造を形成する。次いで、上部電極６４と下部電極６０を形成する。その後、半導体ウエハ２１０をダイシングにより分割することで、図１４に示す半導体装置２００が完成する。

以上に説明したように、第４実施例の製造方法では、半導体ウエハ２１０の上面に形成されている凹部２１８を基準として位置決めをして、マスク層２２０を形成する。凹部２１８が形成されている面とマスク層２２０を形成する面が同一の面であるので、マスク層２２０を正確に形成することができる。そして、そのマスク層２２０をマスクとした酸素イオン注入によって、分離領域２３０を形成し、その分離領域２３０をエッチングで除去することによって凹部２０４（すなわち、下面にｎ^＋層２０２が露出する領域）を形成する。したがって、凹部２０４を、凹部２１８に対して正確に位置決めして形成することができる。また、上面側素子構造も、凹部２１８を基準として位置決めして形成される。このように、上面側素子構造と下面側素子構造の双方が凹部２１８を基準として正確に位置決めして形成されるので、上面側素子構造と下面側素子構造を正確に対応して形成することができる。

次に、第５実施例の製造方法について説明する。第５実施例の製造方法では、第４実施例と同様に、図１５に示す半導体ウエハ２１０から、図１４に示す半導体装置２００を製造する。

最初に、第４実施例と同様に、図１６に示すように、半導体ウエハ２１０の上面にマスク層２２０を形成する。マスク層２２０を形成したら、上面側から半導体ウエハ２１０に水素イオンを注入する。このとき、第４実施例と同様に、図１６に示すように、マスク層２２０が形成されていない範囲では、水素イオンが半導体ウエハ２１０を貫通し、水素イオンがマスク層２２０の上面２２０ａに入射する範囲では、水素イオンがｎ^＋層２０２内で停止する強度で、水素イオンを注入する。このとき、マスク層２２０の側面２２０ｂがテーパ状に形成されているので、マスク層２２０の側面２２０ｂに入射した水素イオンの停止位置が、ｎ^＋層２０２内から半導体ウエハ２１０の下面に跨って分布するようになる。水素イオンが注入された範囲内には、水素によって多数のマイクロバブルが形成される。すなわち、図１７に示すように、水素イオンが注入された範囲内に、多数のマイクロバブルが存在する分離領域２３０が形成される。

分離領域２３０を形成したら、半導体ウエハ２１０を熱処理する。熱処理を実施すると、マイクロバブル（すなわち、水素）が熱膨張する。これによって、半導体ウエハ２１０の下面部のうちの分離領域２３０によって囲まれている部分２３２が、分離領域２３０を境界として、半導体ウエハ２１０から分離される。これによって、図１８に示すように、半導体ウエハ２１０の下面に凹部２０４が形成され、凹部２０４の底部にｎ^＋層２０２が露出する。

凹部２０４を形成したら、凹部２１８を基準として位置決めして、半導体ウエハ２１０に上面側素子構造を形成する。次いで、上部電極６４と下部電極６０を形成する。その後、半導体ウエハ２１０をダイシングにより分割することで、図１４に示す半導体装置２００が完成する。

以上に説明したように、第５実施例の製造方法では、第４実施例の製造方法と同様にして、上面側素子構造と下面側素子構造の双方が凹部２１８を基準として正確に位置決めして形成される。したがって、上面側素子構造と下面側素子構造を正確に対応して形成することができる。
また、第５実施例の製造方法では、質量が小さい水素イオンの注入によって分離領域２３０を形成する。このため、水素イオン注入時に水素イオンが通過する領域に、結晶欠陥が形成され難い。また、水素イオンの質量が小さいために、低いエネルギーで水素イオンを注入することができる。このため、一般的なイオン注入装置でイオン注入を行うことができる。この製造方法は、汎用性が高い。

以上に説明したように、第１実施例〜第５実施例の製造方法では、アライメントマーク（１１４、１３０、１４０、２１８）と、イオン注入領域（第１実施例〜第３実施例では酸化シリコン層１１２、第４、第５実施例では分離領域２３０）を正確な相対位置関係で配置する。より詳細には、第１実施例と第２実施例では、イオン注入によって酸化シリコン層１１２とアライメントマーク（１１４、１３０）を同時に形成することで、これらを正確な相対位置関係で配置する。第３実施例と第４実施例と第５実施例では、アライメントマーク（１４０、２１８）を基準として正確に位置決めしてイオン注入領域（酸化シリコン層１１２または分離領域２３０）を形成することで、これらを正確な相対位置関係で配置する。そして、形成したイオン注入領域を利用して、下面側素子構造を形成する。また、アライメントマーク（または、アライメントマークに基づいて形成される形状（第１実施例では段差１１８、第２実施例では凹部１３２、第３実施例では凹部１４２：これらはアライメントマークと同一視できる））を基準として、上面側素子構造を形成する。したがって、上面側素子構造と下面側素子構造を正確に対応させて形成することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：半導体基板
２０：ＩＧＢＴ領域
２２：エミッタ領域
２４：ボディ層
２４ａ：ボディコンタクト領域
２６：ドリフト層
２８：コレクタ層
３０：トレンチ
３２：ゲート絶縁膜
３４：ゲート電極
４０：ダイオード領域
４２：アノード層
４８：カソード層
６０：下部電極
６２：キャップ絶縁膜
６４：上部電極
１００：半導体ウエハ
１０２：ｎ^＋層
１０４：ｎ⁻層
１０５：ｎ⁻層
１０６：支持層
１１０：マスク層
１１２：酸化シリコン層
１１４：段差
１１８：段差
１３０：酸化シリコン層
１３２：凹部
１４０：凹部
１４２：凹部
２００：半導体装置
２０２：ｎ^＋層
２０４：凹部
２１０：半導体ウエハ
２１６：ｎ⁻層
２１８：凹部
２２０：マスク層
２３０：分離領域

Claims (10)

1. 半導体基板の上面側から半導体基板の選択した平面範囲内にイオンを注入することによって、半導体基板内にイオン注入領域を形成するイオン注入工程と、
   半導体基板に上面側素子構造を形成する上面側素子構造形成工程と、
   イオン注入領域を利用して、半導体基板に下面側素子構造を形成する下面側素子構造形成工程、
   を有することを特徴とする半導体装置の製造方法。
2. 半導体基板は、第１半導体層を有しており、
   イオン注入工程では、半導体基板の第１半導体層の上端より下側であるとともに第１半導体層の上端を含まない深さ範囲内に酸化イオンを注入することによって、その注入範囲に酸化膜を形成すると同時に、半導体基板の上面にアライメントマークを形成し、
   上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成し、
   下面側素子構造形成工程では、半導体基板の下面側から第１半導体層にイオンを注入することによって、酸化膜が形成されていない平面範囲内の第１半導体層内に第２半導体層を形成し、
   下面側素子構造形成工程後に、少なくとも酸化膜を含む半導体基板の下側の層を除去することによって、半導体基板の下面に第１半導体層と第２半導体層を露出させる下面側素子構造露出工程を実施する、
   ことを特徴とする請求項１に記載の半導体装置の製造方法。
3. イオン注入形成工程後、かつ、上面側素子構造形成工程前に、半導体基板上に第３半導体層を成長させる第３半導体層成長工程を実施し、
   上面側素子構造形成工程では、第３半導体層の上面に現れているアライメントマークに倣った形状を基準として位置決めして、第３半導体層に上面側素子構造を形成する、
   ことを特徴とする請求項２に記載の半導体装置の製造方法。
4. イオン注入工程では、酸化膜の形成による体積膨張によって半導体基板の上面に段差形状のアライメントマークが形成されることを特徴とする請求項２または３に記載の半導体装置の製造方法。
5. イオン注入工程では、半導体基板の上面を含む範囲にも酸化イオンを注入することによって、半導体基板の上面に酸化物からなるアライメントマークを形成し、
   第３半導体層形成工程では、酸化物上に半導体層が成長しない方法によって第３半導体層を成長させ、
   上面側素子構造形成工程では、アライメントマーク上の第３半導体層が形成されていない領域を基準として位置決めして、第３半導体層に上面側素子構造を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
6. 半導体基板の上面にはアライメントマークが形成されており、
   イオン注入工程では、アライメントマークを基準として平面範囲を選択して、半導体基板にイオンを注入し、
   上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する、
   ことを特徴とする請求項１に記載の半導体装置の製造方法。
7. 半導体基板は、第１半導体層を有しており、
   イオン注入工程では、半導体基板の第１半導体層の上端より下側であるとともに第１半導体層の上端を含まない深さ範囲内に酸化イオンを注入することによって、その注入範囲に酸化膜を形成し、
   上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成し、
   下面側素子構造形成工程では、半導体基板の下面側から第１半導体層にイオンを注入することによって、酸化膜が形成されていない平面範囲内の第１半導体層内に第２半導体層を形成し、
   下面側素子構造形成工程後に、少なくとも酸化膜を含む半導体基板の下側の層を除去することによって、半導体基板の下面に第１半導体層と第２半導体層を露出させる下面側素子構造露出工程を実施する、
   ことを特徴とする請求項６に記載の半導体装置の製造方法。
8. イオン注入形成工程後、かつ、上面側素子構造形成工程前に、半導体基板上に第３半導体層を成長させる第３半導体層成長工程を実施し、
   上面側素子構造形成工程では、第３半導体層の上面に現れているアライメントマークに倣った形状を基準として位置決めして、第３半導体層に上面側素子構造を形成する、
   ことを特徴とする請求項７に記載の半導体装置の製造方法。
9. 半導体基板は、下面に露出する範囲に形成されている第１半導体層と、第１半導体層の上側に隣接する範囲に形成されている第２半導体層を有しており、
   イオン注入工程では、アライメントマークを基準として位置決めして、半導体基板の上面に半導体基板の上面に接する側が広がっているテーパ形状の側面を有するマスクを形成する工程と、マスクの上面を通過したイオンが第２半導体層内に注入され、マスクを通過しないイオンが半導体基板を貫通する強度でマスク越しに半導体基板にイオンを注入する工程を実施することによって、イオンが注入された領域にその領域外の半導体層に対してエッチング選択比を有する分離領域を形成し、
   下面側素子構造形成工程では、分離領域をエッチングにより除去することによって、半導体基板の下面に第２半導体層を露出させ、
   上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する、
   ことを特徴とする請求項６に記載の半導体装置の製造方法。
10. 半導体基板は、下面に露出する範囲に形成されている第１半導体層と、第１半導体層の上側に隣接する範囲に形成されている第２半導体層を有しており、
    イオン注入工程では、アライメントマークを基準として位置決めして、半導体基板の上面に半導体基板の上面に接する側が広がっているテーパ形状の側面を有するマスクを形成する工程と、マスクの上面を通過したイオンが第２半導体層内に注入され、マスクを通過しないイオンが半導体基板を貫通する強度でマスク越しに半導体基板にイオンを注入する工程を実施することによって、イオンが注入された領域にマイクロバブルを有する分離領域を形成し、
    下面側素子構造形成工程では、半導体基板を熱処理することによって、分離領域に囲まれた部分を半導体基板から分離し、半導体基板の下面に第２半導体層を露出させ、
    上面側素子構造形成工程では、アライメントマークを基準として位置決めして、半導体基板に上面側素子構造を形成する、
    ことを特徴とする請求項６に記載の半導体装置の製造方法。

Images