JP2014017407A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014017407A
JP2014017407A JP2012154720A JP2012154720A JP2014017407A JP 2014017407 A JP2014017407 A JP 2014017407A JP 2012154720 A JP2012154720 A JP 2012154720A JP 2012154720 A JP2012154720 A JP 2012154720A JP 2014017407 A JP2014017407 A JP 2014017407A
Authority
JP
Japan
Prior art keywords
alignment mark
semiconductor wafer
film
protective tape
sheet member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012154720A
Other languages
English (en)
Inventor
teruhiko Yashiro
輝彦 八代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012154720A priority Critical patent/JP2014017407A/ja
Priority to US13/933,621 priority patent/US20140015150A1/en
Priority to TW102124179A priority patent/TW201407743A/zh
Priority to CN201310284976.1A priority patent/CN103545175A/zh
Publication of JP2014017407A publication Critical patent/JP2014017407A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】アライメントマークの近傍に気泡が入り込むこと自体を阻止することで、アライメントマークの検出を適切に行うことができる技術を提供する。
【解決手段】本明細書が開示する半導体装置の製造方法は、膜形成工程と、アライメントマーク成形工程と、シート部材貼着工程を有する。膜形成工程では、半導体ウエハ２の一方の面の少なくとも一部に膜を形成する。アライメントマーク成形工程では、形成された膜に凹部を設けることでアライメントマーク６を成形する。シート部材貼着工程では、アライメントマーク６が形成された半導体ウエハの一方の面にシート部材を貼着する。
【選択図】図５

Description

本明細書に開示する技術は、半導体装置の製造方法に関する。
半導体装置の製造方法では、半導体ウエハの表面にアライメントマークを形成し、そのアライメントマークを検出することで半導体ウエハの位置合わせを行うことが行われている（例えば、特許文献１）。
特開２００７−２００９５３号公報
半導体装置を製造する際に、半導体ウエハの表面にシート部材を貼着することがある。例えば、薄板化した半導体ウエハを備える半導体装置を製造する場合、半導体ウエハの一方の表面（アライメントマークが形成された表面）にシート部材を貼着し、半導体ウエハの他方の表面を加工（例えば、研磨、拡散層や電極の形成等）することがある。このような場合、アライメントマークが形成された表面（すなわち、半導体ウエハの一方の表面）にシート部材が貼着されることになる。ここで、半導体ウエハの表面に形成されるアライメントマークは、通常、半導体ウエハの表面から突出するように形成されている。このため、シート部材を半導体ウエハの表面に貼着する際に、シート部材とアライメントマークとの間に隙間が形成され、その隙間に気泡が入り込むことがある。この場合、気泡の存在により、アライメントマークを誤検出する虞がある。
本明細書では、アライメントマークの近傍に気泡が入り込むこと自体を抑制することで、アライメントマークの検出を適切に行うことができる技術を提供する。
本明細書が開示する半導体装置の製造方法は、膜形成工程と、アライメントマーク成形工程と、シート部材貼着工程を有する。膜形成工程では、半導体ウエハの一方の面の少なくとも一部に膜を形成する。アライメントマーク成形工程では、形成された膜に凹部を設けることでアライメントマークを成形する。シート部材貼着工程では、アライメントマークが形成された半導体ウエハの一方の面にシート部材を貼着する。
本明細書が開示する技術では、アライメントマークは、半導体ウエハの一方の面に形成された膜に凹状に形成される。このため、アライメントマークが形成された半導体ウエハの一方の面にシート部材を貼着する場合に、シート部材がアライメントマーク上を平らに覆うため、アライメントマーク近傍に気泡が入り込むことを抑制することができる。そのため、アライメントマークを適切に検出することができる。
本明細書が開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び、実施例にて詳しく説明する。
半導体ウエハの断面図を表す。 表面にＡｌ膜が形成された半導体ウエハの断面図を示す。 Ａｌ膜にアライメントマークが成形された半導体ウエハの断面図（アライメントマークが形成された部分の近傍の断面図）を示す。 Ａｌ膜にアライメントマークが成形された半導体ウエハの平面図（アライメントマークが形成された部分の近傍の平面図）を示す。 Ａｌ膜の上に保護テープが貼着された半導体ウエハの断面図（アライメントマークが形成された部分の近傍の断面図）を示す。 Ａｌ膜の上に保護テープが貼着された半導体ウエハの平面図（アライメントマークが形成された部分の近傍の平面図）を示す。 半導体ウエハの裏面を露光する処理において、半導体ウエハとフォトマスクとの位置決めをする様子を示す。 凸状のアライメントマークが形成された従来の半導体ウエハの表面に保護テープが貼着された状態を示す断面図。 凸状のアライメントマークが形成された従来の半導体ウエハの表面に保護テープが貼着された状態を示す平面図。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
（特徴１） 本明細書に開示する半導体装置の製造方法は、シート部材越しに検出されるアライメントマークの位置に基づいて、半導体ウエハの他方の面を加工する工程をさらに有していてもよい。アライメントマークを適切に検出できるため、半導体ウエハを正確に位置合わせすることができ、半導体ウエハの他方の面を適切に加工することができる。
本発明の半導体装置の製造方法の実施例について説明する。図１は、半導体ウエハ２の断面図を示している。図示していないが、半導体ウエハ２の表面２ａ側には、拡散層、絶縁膜等の半導体素子構造が形成されている。表面２ａ側の半導体素子構造は従来公知の方法によって形成されているので、その形成方法については説明を省略する。なお、図１に示す段階では、半導体ウエハ２の裏面２ｂ側には半導体素子構造は形成されていない。表面２ａは「半導体ウエハの一方の面」の一例に相当し、裏面２ｂは「半導体ウエハの他方の面」の一例に相当する。本実施例では、図１に示す半導体ウエハ２に対して、膜形成工程、アライメントマーク成形工程、シート部材貼着工程、裏面加工工程を実施することによって、半導体装置を製造する。
（膜形成工程）
膜形成工程では、半導体ウエハ２の表面２ａの少なくとも一部にＡｌ膜４を形成する。Ａｌ膜４の形成には、例えばスパッタ法を用いることができる。具体的には、プラズマ中でイオン化したアルゴンを電界で加速させてＡｌ板に衝突させる。そして、衝突時の衝撃ではじき飛ばされたＡｌ原子を、半導体ウエハ２の表面２ａ上に付着させて、図２に示すようなＡｌ膜４を形成する。Ａｌ膜４は、「膜」の一例に相当する。なお、半導体ウエハ２の表面２ａ上に形成される膜（アライメントマーク形成に利用される膜）は、Ａｌ膜に限られない。例えば、Ｃｕが含有される膜、或いはその他の金属膜でもよいし、Ｓｉが含有される膜でもよい。また、膜の形成には、スパッタ法以外の方法が用いられてもよい。例えば蒸着法やめっきによって膜を形成してもよい。さらに、上述したように、膜は半導体ウエハ２の表面２ａの全面を覆う膜ではなく、一部を覆う膜でもよい。
（アライメントマーク成形工程）
アライメントマーク成形工程では、Ａｌ膜４に凹部を設けることでアライメントマーク６を成形する。本実施例では、フォトリソグラフィでＡｌ膜４の表面にマスクを形成し、マスク越しにＡｌ膜４にエッチングを施す。Ａｌ膜４にエッチングを施すと、図３に示すようにＡｌ膜４上にパターンに沿った凹部が形成される。その凹部又は凹部の一部をアライメントマーク６とする。本実施例では、図４に示すような十字型の凹部をアライメントマーク６とする。なお、図３は、図４のIII―III線における半導体ウエハ２の断面図である。
（シート部材貼着工程）
シート部材貼着工程では、アライメントマーク６が形成された半導体ウエハ２の表面２ａに保護テープ８を貼着する。保護テープ８は、「シート部材」の一例に相当する。保護テープ８には、その後の製造工程で貼着面から半導体ウエハ２が剥離することがないように、高剛性、高粘着力を有するテープを使用する。図５は、アライメントマーク６が形成されたＡｌ膜４の上に保護テープ８を貼着した半導体ウエハ２の断面図を示す。図５に示すように、保護テープ８を貼着する際は、保護テープ８がアライメントマーク６を形成する凹部に入り込むことがないように、Ａｌ膜４上に平らに貼着する。こうすることで、アライメントマーク６には、半導体ウエハ２の表面２ａ、Ａｌ膜４、及び保護テープ８で囲まれた空間が形成される。図６は、図５の半導体ウエハ２の平面図を示す。保護テープ８には透明な保護テープが用いられるため、保護テープ８をＡｌ膜４上に貼着すると、保護テープ８越しに十字型のアライメントマーク６を認識することができる。なお、保護テープ８は、例えば、半導体ウエハ２の裏面２ｂを加工する際に、加工工程で生じる屑が表面２ａに付着することがないように、表面２ａに貼着される。保護テープ８の役割はこれに限られず、半導体ウエハ２を薄型化するために裏面２ｂを研削する場合に、研削工程で生じる研削屑が表面２ａに付着するのを防ぐために貼着してもよい。また、研削することによって薄くなった半導体ウエハ２が割れることを防ぐために貼着してもよい。なお、図５は、図６のV―V線における半導体ウエハ２の断面図である。
（裏面加工工程）
裏面加工工程では、保護テープ８越しに検出されるアライメントマーク６の位置に基づいて、半導体ウエハ２の裏面２ｂを加工する。図７は、裏面２ｂの加工工程において実施される露光処理にて、半導体ウエハ２とフォトマスク１４とを位置決めする様子を示す。図７を参照して裏面加工工程の一例について説明する。まず、半導体ウエハ２の裏面２ｂにフォトレジスト１０を塗布する。次に、半導体ウエハ２とフォトマスク１４とを位置決めする。位置決めは、半導体ウエハ２の表面２ａに形成されたアライメントマーク６と、フォトマスク１４に形成されたアライメントマーク１６とを位置合わせすることによって行われる。具体的には、まず、半導体ウエハ２は、裏面２ｂを上方にして図示しないステージに載置される。次に、半導体ウエハ２の表面２ａ側に設置されているアライメントカメラ１２が、アライメントマーク６を、保護テープ８越しに画像認識する。アライメントカメラ１２は、取得した画像データを、予めアライメントカメラ１２に登録されているマスターパターンと照合して、基準点（例えばマスターパターンのセンター）からのずれ量を算出し、算出したずれ量に基づいてステージを移動させる。こうして、半導体ウエハ２は、所定の位置にセッティングされる。フォトマスク１４のセッティングについても、基本的には上記の方法と同じ方法で行われる。即ち、フォトマスク１４に対して半導体ウエハ２が配置されている側と反対側に設置されているアライメントカメラ１８が、フォトマスク１４に形成されたアライメントマーク１６を画像認識し、取得した画像データを、予めアライメントカメラ１８に登録されているマスターパターンと照合してずれ量を算出し、算出したずれ量に基づいてフォトマスク１４を移動する。なお、アライメントマーク６とアライメントマーク１６の形状は同一でもよいし、異なっていてもよい。続いて、図示しない露光装置がフォトマスク１４越しにフォトレジスト１０に光を照射して、フォトマスク１４のパターンをフォトレジスト１０に転写する。そして、フォトレジスト１０を現像してマスクを形成し、そのマスクを利用して拡散層の形成等を行う。裏面２ｂの加工が終了したら、保護テープ８を剥離する。保護テープ８は、図示しない剥離テープによって剥離される。保護テープ８を剥離したら、半導体ウエハ２にダイシングテープを貼りつける。そして、半導体ウエハ２をダイシングして、半導体ウエハ２を所定のチップサイズの半導体装置に分割する。これによって、半導体装置が完成する。
本実施例における半導体装置の製造方法の利点を、従来技術と比較して説明する。図８は、従来の半導体ウエハ３２の断面図を示し、図９は、従来の半導体ウエハ３２の平面図を示す。図８に示すように、従来のアライメントマーク３６は、半導体ウエハ３２の表面３２ａから突出するように成形される。別言すれば、半導体ウエハ３２に形成された膜にフォトリソグラフィなどによってパターンを形成することでできた凹部と凸部の内、凸部又は凸部の一部をアライメントマーク３６として用いる。この場合、アライメントマーク３６が形成された表面３２ａに保護テープ３８を貼着すると、保護テープ３８と半導体ウエハ３２の間に隙間が形成され、その隙間に気泡３９が入り込むことがある。すると、図９に示すように、アライメントマーク３６の近傍に入り込んだ気泡の存在により、アライメントマーク３６の輪郭が不鮮明となる。従って、アライメントカメラがアライメントマーク３６を画像認識し難くなり、アライメントマークを誤検出する場合がある。この場合、半導体ウエハ３２を所定の位置にセッティングすることができない。一方、本実施例における半導体装置の製造方法では、図５に示すように、半導体ウエハ２に形成されたＡｌ膜４にパターンを形成することでできた凹部と凸部の内、凹部または凹部の一部をアライメントマーク６として用いる。この場合、半導体ウエハ２の表面２ａ（Ａｌ膜４）に保護テープ８を貼着する際に、アライメントマーク６の近傍は保護テープ８と密着しているため、アライメントマーク６の近傍に気泡が入り込むことが抑制される。従って、図６に示すようにアライメントマーク６の輪郭が鮮明となり、アライメントカメラ１２はアライメントマーク６を正確に検出することができる。その結果、半導体ウエハ２を、所定の位置に適切にセッティングすることができる。また、アライメントマーク３６を画像認識できないために位置決め処理が滞ることが起こらないため、生産効率の低下を抑制できる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置の製造方法は、上記の実施例を様々に変形、変更したものが含まれる。例えば、実施例１では、アライメントマーク６の成形はフォトリソグラフィによって行われたが、アライメントマークの成形は他の方法を用いて行われてもよい。また、アライメントマーク６及びアライメントマーク１６が形成される個数は２箇所に限られず、例えば、半導体ウエハ２及びフォトマスク１４の前後左右に複数個形成されていてもよい。また、実施例１では、半導体ウエハ２の裏面２ｂにフォトレジスト１０を塗布したが、フォトレジスト１０を塗布する前に、膜が形成されてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体ウエハ
２ａ：表面
２ｂ：裏面
４：Ａｌ膜
６：アライメントマーク
８：保護テープ
１０：フォトレジスト
１２：アライメントカメラ
１４：フォトマスク
１６：アライメントマーク
１８：アライメントカメラ
３２：半導体ウエハ
３２ａ：表面
３２ｂ：裏面
３６：アライメントマーク
３８：保護テープ
３９：気泡

Claims (2)

  1. 半導体装置を製造する方法であって、
    半導体ウエハの一方の面の少なくとも一部に膜を形成する工程と、
    形成された膜に凹部を設けることでアライメントマークを成形する工程と、
    アライメントマークが形成された半導体ウエハの一方の面にシート部材を貼着する工程と、を有する半導体装置の製造方法。
  2. シート部材越しに検出されるアライメントマークの位置に基づいて、半導体ウエハの他方の面を加工する工程をさらに有する請求項１に記載の半導体装置の製造方法。
JP2012154720A 2012-07-10 2012-07-10 半導体装置の製造方法 Pending JP2014017407A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012154720A JP2014017407A (ja) 2012-07-10 2012-07-10 半導体装置の製造方法
US13/933,621 US20140015150A1 (en) 2012-07-10 2013-07-02 Semiconductor device and manufacturing method of same
TW102124179A TW201407743A (zh) 2012-07-10 2013-07-05 半導體裝置及其製造方法
CN201310284976.1A CN103545175A (zh) 2012-07-10 2013-07-08 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012154720A JP2014017407A (ja) 2012-07-10 2012-07-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014017407A true JP2014017407A (ja) 2014-01-30

Family

ID=49913315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012154720A Pending JP2014017407A (ja) 2012-07-10 2012-07-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20140015150A1 (ja)
JP (1) JP2014017407A (ja)
CN (1) CN103545175A (ja)
TW (1) TW201407743A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054294A (zh) * 2016-04-29 2016-10-26 沈阳造币有限公司 具有doe防伪图案的金属币或章及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171259A (ja) * 2009-01-23 2010-08-05 Toyota Motor Corp 半導体装置の製造方法
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866281A (en) * 1996-11-27 1999-02-02 Wisconsin Alumni Research Foundation Alignment method for multi-level deep x-ray lithography utilizing alignment holes and posts
US6667222B1 (en) * 2002-01-03 2003-12-23 Taiwan Semiconductor Manufacturing Company Method to combine zero-etch and STI-etch processes into one process
JP2003257828A (ja) * 2002-03-01 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
JP2004306440A (ja) * 2003-04-07 2004-11-04 Seiko Epson Corp インクジェットヘッドの製造方法
JP4736821B2 (ja) * 2006-01-24 2011-07-27 株式会社日立製作所 パターン形成方法およびパターン形成装置
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171259A (ja) * 2009-01-23 2010-08-05 Toyota Motor Corp 半導体装置の製造方法
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140015150A1 (en) 2014-01-16
CN103545175A (zh) 2014-01-29
TW201407743A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
US8026153B2 (en) Wafer processing method
US7129172B2 (en) Bonded wafer processing method
US20130155004A1 (en) Strengthened glass, touch panel and method of manufacturing strengthened glass
US8945988B2 (en) Method for thinning, metalizing, and dicing a semiconductor wafer and, semiconductor device made using the method
JP6730891B2 (ja) ウエーハの加工方法
CN105702626A (zh) 制造半导体芯片的方法以及定位切割部件的方法
US20140113452A1 (en) Wafer edge trimming method
JP2018056502A (ja) デバイスウエーハの加工方法
US10014202B2 (en) Device and method for aligning substrates
US20110256690A1 (en) Integrated circuit wafer dicing method
JP2007214268A (ja) 半導体装置の製造方法
TWI354325B (ja)
US7323397B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
JP2014017407A (ja) 半導体装置の製造方法
US20080064215A1 (en) Method of fabricating a semiconductor package
CN106463385A (zh) 辊对辊式晶片背面颗粒及污染移除
US7816184B2 (en) Micromachine device processing method
KR20150023360A (ko) 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
CN109461647A (zh) 半导体装置的制造方法
JP6591240B2 (ja) デバイスの製造方法
US20040175903A1 (en) Semiconductor device fabrication method
TW202101551A (zh) 半導體裝置的製造方法及層疊體
TW201602712A (zh) 曝光罩之製造方法
JP2016201493A (ja) 導電性ボール定置用マスク、及びその製造方法
CN104934293B (zh) 一种金属层图形化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909